JPH08321533A - 合わせマークの位置ずれ検査方法 - Google Patents
合わせマークの位置ずれ検査方法Info
- Publication number
- JPH08321533A JPH08321533A JP7128317A JP12831795A JPH08321533A JP H08321533 A JPH08321533 A JP H08321533A JP 7128317 A JP7128317 A JP 7128317A JP 12831795 A JP12831795 A JP 12831795A JP H08321533 A JPH08321533 A JP H08321533A
- Authority
- JP
- Japan
- Prior art keywords
- alignment mark
- reticle
- pattern
- silicon substrate
- mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【目的】合わせマークによる位置ずれ量を簡単な方法で
定量的に読みとれるようにする。 【構成】レチクル１、１０の中心に形成される矩形の合
わせマーク３、１２と該合わせマーク３、１２を囲む形
で形成される枠体の合わせマーク３、１２の２種を１つ
のパターンにまとめたことにより、シリコン基板４に形
成された第１のパターンと第２のレチクル１０上の合わ
せマーク１２との重なり具合から両パターン間の位置ず
れ量が定量的に検査される。
定量的に読みとれるようにする。 【構成】レチクル１、１０の中心に形成される矩形の合
わせマーク３、１２と該合わせマーク３、１２を囲む形
で形成される枠体の合わせマーク３、１２の２種を１つ
のパターンにまとめたことにより、シリコン基板４に形
成された第１のパターンと第２のレチクル１０上の合わ
せマーク１２との重なり具合から両パターン間の位置ず
れ量が定量的に検査される。
Description
【０００１】
【産業上の利用分野】本発明は、リソグラフィ技術にお
ける合わせマークの位置ずれ検査方法に関する。
ける合わせマークの位置ずれ検査方法に関する。
【０００２】
【従来の技術】此種の従来技術を半導体装置の製造工程
中の例えばシリコン基板にＬＯＣＯＳ酸化膜を形成した
後に、コンタクト孔を形成する工程における合わせマー
クの合わせ工程を示す図１１乃至図１５を基に説明す
る。図１１はＬＯＣＯＳ工程用の第１のレチクル５１の
一部分を示しており、透明なガラス面から成る外枠５２
とクローム面から成る合わせマーク５３が形成されてい
る。
中の例えばシリコン基板にＬＯＣＯＳ酸化膜を形成した
後に、コンタクト孔を形成する工程における合わせマー
クの合わせ工程を示す図１１乃至図１５を基に説明す
る。図１１はＬＯＣＯＳ工程用の第１のレチクル５１の
一部分を示しており、透明なガラス面から成る外枠５２
とクローム面から成る合わせマーク５３が形成されてい
る。
【０００３】図１２に示す５４はシリコン基板で、Ｓｉ
Ｏ2 膜５５及びＳｉ3Ｎ4膜５６の上にレジスト膜５７が
形成されており、前記第１のレチクル５１を介して光が
照射され、現像されると図１２に示すように光が照射さ
れた部分のレジスト膜５７が除去され、合わせマーク５
３がシリコン基板５４上に転写される。次に、該レジス
ト膜５７をマスクにしてＳｉ3Ｎ4膜５６及びＳｉＯ2 膜
５５がエッチングされた後にレジスト膜５７を除去し、
図１３に示すように熱酸化してＬＯＣＯＳ酸化膜５８を
形成し、Ｓｉ3Ｎ4膜５６及びＳｉＯ2 膜５５を除去し、
ゲート酸化膜５９を形成する。
Ｏ2 膜５５及びＳｉ3Ｎ4膜５６の上にレジスト膜５７が
形成されており、前記第１のレチクル５１を介して光が
照射され、現像されると図１２に示すように光が照射さ
れた部分のレジスト膜５７が除去され、合わせマーク５
３がシリコン基板５４上に転写される。次に、該レジス
ト膜５７をマスクにしてＳｉ3Ｎ4膜５６及びＳｉＯ2 膜
５５がエッチングされた後にレジスト膜５７を除去し、
図１３に示すように熱酸化してＬＯＣＯＳ酸化膜５８を
形成し、Ｓｉ3Ｎ4膜５６及びＳｉＯ2 膜５５を除去し、
ゲート酸化膜５９を形成する。
【０００４】図１４はコンタクト工程用の第２のレチク
ル６０の一部分を示しており、ガラス面から成る外枠６
１とクローム面から成る合わせマーク６２が形成されて
いる。図１５は前記レチクル６０を基板５４の上方に位
置させた状態を示しており、作業者が基板５４上方から
ＬＯＣＯＳ酸化膜５８の端と合わせマーク６２の端間の
隙間（Ｌ１）を目視検査することにより、前記ＬＯＣＯ
Ｓ酸化膜形成用に用いた第１のレチクル５１とコンタク
ト孔形成用に用いる第２のレチクル６０との合わせマー
クの位置ずれの有無を確認していた。
ル６０の一部分を示しており、ガラス面から成る外枠６
１とクローム面から成る合わせマーク６２が形成されて
いる。図１５は前記レチクル６０を基板５４の上方に位
置させた状態を示しており、作業者が基板５４上方から
ＬＯＣＯＳ酸化膜５８の端と合わせマーク６２の端間の
隙間（Ｌ１）を目視検査することにより、前記ＬＯＣＯ
Ｓ酸化膜形成用に用いた第１のレチクル５１とコンタク
ト孔形成用に用いる第２のレチクル６０との合わせマー
クの位置ずれの有無を確認していた。
【０００５】しかし、この場合には合っている、合って
いないの判定はできるが、位置ずれが生じていてもその
位置ずれ量を定量的に読みとることはできなかった。
いないの判定はできるが、位置ずれが生じていてもその
位置ずれ量を定量的に読みとることはできなかった。
【０００６】
【発明が解決しようとする課題】従って、本発明は合わ
せマークによる位置ずれ量を簡単な方法で定量的に読み
とれるようにすることを目的とする。
せマークによる位置ずれ量を簡単な方法で定量的に読み
とれるようにすることを目的とする。
【０００７】
【課題を解決するための手段】そこで本発明は、第１の
工程に対応したその中心に形成される矩形の合わせマー
クと該マークを囲む形で形成される枠体の合わせマーク
を有する第１のレチクルを使用してシリコン基板に第１
のパターンを形成した後に、第２の工程に対応したその
中心に形成される前記矩形の合わせマークより小さいサ
イズの矩形の合わせマークと前記枠体の合わせマークの
幅厚内に収まるように形成された枠体の合わせマークを
有する第２のレチクルのガラス面を通して前記シリコン
基板に形成された第１のパターンと該レチクルの合わせ
マークとの重なり具合から該パターンとマークとの位置
ずれ量を検査するようにしたものである。
工程に対応したその中心に形成される矩形の合わせマー
クと該マークを囲む形で形成される枠体の合わせマーク
を有する第１のレチクルを使用してシリコン基板に第１
のパターンを形成した後に、第２の工程に対応したその
中心に形成される前記矩形の合わせマークより小さいサ
イズの矩形の合わせマークと前記枠体の合わせマークの
幅厚内に収まるように形成された枠体の合わせマークを
有する第２のレチクルのガラス面を通して前記シリコン
基板に形成された第１のパターンと該レチクルの合わせ
マークとの重なり具合から該パターンとマークとの位置
ずれ量を検査するようにしたものである。
【０００８】また本発明は、第１の工程に対応したその
中心に形成される矩形の合わせマークと該マークを囲む
形で形成される枠体の合わせマークを有する第１のレチ
クルを使用してシリコン基板に第１のパターンを形成し
た後に、第２の工程に対応したその中心に形成される前
記矩形の合わせマークより小さいサイズの矩形の合わせ
マークと前記枠体の合わせマークの幅厚内に収まるよう
に形成された枠体の合わせマークを有する第２のレチク
ルを使用してシリコン基板に第２のパターンを形成す
る。そして、前記シリコン基板に形成された第１のパタ
ーンと第２のパターンとの重なり具合から両パターン間
の位置ずれ量を検査するようにしたものである。
中心に形成される矩形の合わせマークと該マークを囲む
形で形成される枠体の合わせマークを有する第１のレチ
クルを使用してシリコン基板に第１のパターンを形成し
た後に、第２の工程に対応したその中心に形成される前
記矩形の合わせマークより小さいサイズの矩形の合わせ
マークと前記枠体の合わせマークの幅厚内に収まるよう
に形成された枠体の合わせマークを有する第２のレチク
ルを使用してシリコン基板に第２のパターンを形成す
る。そして、前記シリコン基板に形成された第１のパタ
ーンと第２のパターンとの重なり具合から両パターン間
の位置ずれ量を検査するようにしたものである。
【０００９】
【作用】以上の構成から、その中心に形成される矩形の
合わせマークと該マークを囲む形で形成される枠体の合
わせマークの２種を１つのパターンにまとめたことによ
り、シリコン基板に形成された第１のパターンと第２の
レチクル上の合わせマークとの重なり具合から両パター
ン間の位置ずれ量が定量的に検査される。
合わせマークと該マークを囲む形で形成される枠体の合
わせマークの２種を１つのパターンにまとめたことによ
り、シリコン基板に形成された第１のパターンと第２の
レチクル上の合わせマークとの重なり具合から両パター
ン間の位置ずれ量が定量的に検査される。
【００１０】また、その中心に形成される矩形の合わせ
マークと該マークを囲む形で形成される枠体の合わせマ
ークの２種を１つのパターンにまとめたことにより、シ
リコン基板に形成された第１のパターンと第２のパター
ンとの重なり具合から両パターン間の位置ずれ量が定量
的に検査される。
マークと該マークを囲む形で形成される枠体の合わせマ
ークの２種を１つのパターンにまとめたことにより、シ
リコン基板に形成された第１のパターンと第２のパター
ンとの重なり具合から両パターン間の位置ずれ量が定量
的に検査される。
【００１１】
【実施例】以下、本発明の一実施例を半導体装置の製造
工程中の例えばシリコン基板にＬＯＣＯＳ酸化膜を形成
した後に、コンタクト孔を形成する工程における合わせ
マークの合わせ工程を示す図１乃至図７を基に詳述す
る。ここで、先ず本発明の特徴となるバーニアの原理に
ついて簡単に説明する。
工程中の例えばシリコン基板にＬＯＣＯＳ酸化膜を形成
した後に、コンタクト孔を形成する工程における合わせ
マークの合わせ工程を示す図１乃至図７を基に詳述す
る。ここで、先ず本発明の特徴となるバーニアの原理に
ついて簡単に説明する。
【００１２】この原理は、ノギスに用いられる長さ測定
と同様に主尺と副尺とからなり、基準レチクルに主尺を
入れ、合わせるべきレチクルの同位置に副尺を入れてお
き、合わせ誤差が０のとき、ウエハ上に転写されたパタ
ーンが合わせ０を示すようにしておけば、実際の転写パ
ターンから合わせ誤差を読みとることができる。Ｘ，Ｙ
方向にそれぞれ入れておく。
と同様に主尺と副尺とからなり、基準レチクルに主尺を
入れ、合わせるべきレチクルの同位置に副尺を入れてお
き、合わせ誤差が０のとき、ウエハ上に転写されたパタ
ーンが合わせ０を示すようにしておけば、実際の転写パ
ターンから合わせ誤差を読みとることができる。Ｘ，Ｙ
方向にそれぞれ入れておく。
【００１３】例えば、図８に示すように第１のレチクル
によりシリコン基板に形成された１０μｍ間隔のパター
ンＡから成るウエハ側バーニアに対して、第２のレチク
ルの１０．２μｍ間隔のパターンＢから成るレチクル側
バーニアとを重ねた場合に、両パターン同士が重なり合
った箇所を基に位置ずれ量を定量的に検査するものであ
る。即ち、図面の中央に位置するパターン同士を中心に
して重ねた場合に、両パターンの端面が重なるパターン
位置を見つけだす。そして、そのパターンが中央のパタ
ーンから何番目（本実施例では３番目である。）かを知
ることにより、前述したようにウエハ側バーニアのパタ
ーンとレチクル側バーニアのパターンのずれ量を０．２
μｍとしてあるため、そのずれ量が積み重なって（３に
０．２をかけて）０．６μｍであることが検知できる。
尚、本実施例における測定範囲は±０．６μｍで、測定
精度は０．１μｍであり、同様にパターン同士のずれ量
を任意に設定することにより、測定範囲や測定精度を適
宜設定できる。
によりシリコン基板に形成された１０μｍ間隔のパター
ンＡから成るウエハ側バーニアに対して、第２のレチク
ルの１０．２μｍ間隔のパターンＢから成るレチクル側
バーニアとを重ねた場合に、両パターン同士が重なり合
った箇所を基に位置ずれ量を定量的に検査するものであ
る。即ち、図面の中央に位置するパターン同士を中心に
して重ねた場合に、両パターンの端面が重なるパターン
位置を見つけだす。そして、そのパターンが中央のパタ
ーンから何番目（本実施例では３番目である。）かを知
ることにより、前述したようにウエハ側バーニアのパタ
ーンとレチクル側バーニアのパターンのずれ量を０．２
μｍとしてあるため、そのずれ量が積み重なって（３に
０．２をかけて）０．６μｍであることが検知できる。
尚、本実施例における測定範囲は±０．６μｍで、測定
精度は０．１μｍであり、同様にパターン同士のずれ量
を任意に設定することにより、測定範囲や測定精度を適
宜設定できる。
【００１４】図１はＬＯＣＯＳ工程用の第１のレチクル
１の一部分を示しており、ガラス面から成る外枠２及び
クローム面から成る合わせマーク３が形成されている。
該合わせマーク３は、レチクル１の中心に形成された矩
形とそれを囲む形の太い枠体とから構成されている。図
２に示す４はシリコン基板で、該基板４上にはＳｉＯ2
膜５及びＳｉ3Ｎ4膜６が積層され、その上にレジスト膜
が形成されている。そして、前記第１のレチクル１を介
して光を照射した後に現像することにより、図２に示す
ように光を照射した部分のレジスト膜７を除去する。こ
れにより、合わせマーク３がシリコン基板４上に転写さ
れる。
１の一部分を示しており、ガラス面から成る外枠２及び
クローム面から成る合わせマーク３が形成されている。
該合わせマーク３は、レチクル１の中心に形成された矩
形とそれを囲む形の太い枠体とから構成されている。図
２に示す４はシリコン基板で、該基板４上にはＳｉＯ2
膜５及びＳｉ3Ｎ4膜６が積層され、その上にレジスト膜
が形成されている。そして、前記第１のレチクル１を介
して光を照射した後に現像することにより、図２に示す
ように光を照射した部分のレジスト膜７を除去する。こ
れにより、合わせマーク３がシリコン基板４上に転写さ
れる。
【００１５】次に、該レジスト膜７をマスクにしてＳｉ
3Ｎ4膜６及びＳｉＯ2 膜５をエッチングした後にレジス
ト膜７を除去し、図３に示すように熱酸化してＬＯＣＯ
Ｓ酸化膜８を形成し、Ｓｉ3Ｎ4膜６及びＳｉＯ2 膜５を
除去し、ゲート酸化膜９を形成する。図４はコンタクト
形成用の第２のレチクル１０の一部分を示しており、ガ
ラス面から成る外枠１１と、クローム面（該レチクル１
０の中心に前記第１のレチクル１の合わせマーク３より
小さい矩形と該矩形を囲む形で細い枠体とが形成されて
いる。）から成る合わせマーク１２とが形成されてい
る。尚、該細い枠体は前記太い枠体の幅厚内に収まるよ
うに形成されている。
3Ｎ4膜６及びＳｉＯ2 膜５をエッチングした後にレジス
ト膜７を除去し、図３に示すように熱酸化してＬＯＣＯ
Ｓ酸化膜８を形成し、Ｓｉ3Ｎ4膜６及びＳｉＯ2 膜５を
除去し、ゲート酸化膜９を形成する。図４はコンタクト
形成用の第２のレチクル１０の一部分を示しており、ガ
ラス面から成る外枠１１と、クローム面（該レチクル１
０の中心に前記第１のレチクル１の合わせマーク３より
小さい矩形と該矩形を囲む形で細い枠体とが形成されて
いる。）から成る合わせマーク１２とが形成されてい
る。尚、該細い枠体は前記太い枠体の幅厚内に収まるよ
うに形成されている。
【００１６】図５は前記基板４の上方に第２のレチクル
１０を位置させた状態図（平面図）で、作業者は該レチ
クル１０上方からＬＯＣＯＳ酸化膜８からＬＯＣＯＳ酸
化膜８間に位置される枠体の位置ずれを目視検査するこ
とにより、その位置ずれ量を定量的に検出できる。即
ち、図６には第１のレチクル１と第２のレチクル１０と
を便宜的に重ね合わせた状態を示しており、各々寸法を
記入してある。
１０を位置させた状態図（平面図）で、作業者は該レチ
クル１０上方からＬＯＣＯＳ酸化膜８からＬＯＣＯＳ酸
化膜８間に位置される枠体の位置ずれを目視検査するこ
とにより、その位置ずれ量を定量的に検出できる。即
ち、図６には第１のレチクル１と第２のレチクル１０と
を便宜的に重ね合わせた状態を示しており、各々寸法を
記入してある。
【００１７】以下、前記両レチクル１、１０の合わせマ
ーク同士の位置ずれがないとした場合の例を図６及び図
７を使用して説明する。第１のレチクル１の太い枠体の
合わせマーク３の幅は図６から５５μｍから３７μｍを
引いて２で割って９μｍとわかる。そして、この枠体の
合わせマーク３の中に位置合わせされる第２のレチクル
１０の細い枠体の合わせマーク１２の幅は図から４９μ
ｍから４１μｍを引いて２で割って４μｍとわかる。従
って、太い枠体の合わせマーク３の中央に細い枠体の合
わせマーク１２が位置合わせされているとした場合に
は、図７に示すように９μｍから４μｍを引いて２で割
って２．５μｍとなり、つまり±２．５μｍの範囲内で
位置ずれ量を目分量で計測できる。即ち、前述したバー
ニアと同様に例えば細い枠体の合わせマーク１２の右端
が太い枠体の合わせマーク３の右端と重なっていれば、
太い枠体の合わせマーク３に対して細い枠体の合わせマ
ーク１２が右側に２．５μｍずれていると検知できる。
同様にして、左側や上下にずれている場合も検知でき
る。
ーク同士の位置ずれがないとした場合の例を図６及び図
７を使用して説明する。第１のレチクル１の太い枠体の
合わせマーク３の幅は図６から５５μｍから３７μｍを
引いて２で割って９μｍとわかる。そして、この枠体の
合わせマーク３の中に位置合わせされる第２のレチクル
１０の細い枠体の合わせマーク１２の幅は図から４９μ
ｍから４１μｍを引いて２で割って４μｍとわかる。従
って、太い枠体の合わせマーク３の中央に細い枠体の合
わせマーク１２が位置合わせされているとした場合に
は、図７に示すように９μｍから４μｍを引いて２で割
って２．５μｍとなり、つまり±２．５μｍの範囲内で
位置ずれ量を目分量で計測できる。即ち、前述したバー
ニアと同様に例えば細い枠体の合わせマーク１２の右端
が太い枠体の合わせマーク３の右端と重なっていれば、
太い枠体の合わせマーク３に対して細い枠体の合わせマ
ーク１２が右側に２．５μｍずれていると検知できる。
同様にして、左側や上下にずれている場合も検知でき
る。
【００１８】また、第１のレチクル１の矩形の合わせマ
ーク３の幅は図６から１７μｍで第２のレチクル１０の
矩形の合わせマーク１２の幅は図６から１５μｍであ
り、両者の隙間は１７μｍから１５μｍを引いて２で割
って１μｍとわかる。従って、矩形の合わせマーク３の
中央に矩形の合わせマーク１２が位置合わせされている
とした場合には、±１μｍの範囲内で位置ずれ量を目分
量で計測でき、前述した要領で例えば矩形の合わせマー
ク１２の右端が矩形の合わせマーク３の右端と重なって
いれば、矩形の合わせマーク３に対して矩形の合わせマ
ーク１２が右側に１μｍずれていると検知できる。同様
にして、左側や上下にずれている場合も検知できる。
ーク３の幅は図６から１７μｍで第２のレチクル１０の
矩形の合わせマーク１２の幅は図６から１５μｍであ
り、両者の隙間は１７μｍから１５μｍを引いて２で割
って１μｍとわかる。従って、矩形の合わせマーク３の
中央に矩形の合わせマーク１２が位置合わせされている
とした場合には、±１μｍの範囲内で位置ずれ量を目分
量で計測でき、前述した要領で例えば矩形の合わせマー
ク１２の右端が矩形の合わせマーク３の右端と重なって
いれば、矩形の合わせマーク３に対して矩形の合わせマ
ーク１２が右側に１μｍずれていると検知できる。同様
にして、左側や上下にずれている場合も検知できる。
【００１９】このように、中心のマーク（矩形）と周辺
のマーク（枠体）の２種で簡易的なバーニアの機能を持
たせてあるので、合わせマーク同士の位置ずれ量を定量
的に読みとることができる。また、この実施例では一方
のマークに他方のマークが重なることにより１μｍある
いは２．５μｍの位置ずれ量であることが確認できると
共に、０乃至１μｍの間を２等分することにより０．５
μｍが判定でき、１μｍ乃至２．５μｍの間を３等分す
ることにより１．５μｍ、２μｍ位であると簡単に判定
できる。
のマーク（枠体）の２種で簡易的なバーニアの機能を持
たせてあるので、合わせマーク同士の位置ずれ量を定量
的に読みとることができる。また、この実施例では一方
のマークに他方のマークが重なることにより１μｍある
いは２．５μｍの位置ずれ量であることが確認できると
共に、０乃至１μｍの間を２等分することにより０．５
μｍが判定でき、１μｍ乃至２．５μｍの間を３等分す
ることにより１．５μｍ、２μｍ位であると簡単に判定
できる。
【００２０】以上のように本発明では、例えばシリコン
基板４にＬＯＣＯＳ酸化膜８とコンタクト孔を形成する
際の合わせ工程が正常に行われたか否かを検査する場合
に、中心のマークと周辺のマークの２種を１つのパター
ンにまとめているため、合わせ工程が容易になると共に
簡易的なバーニアの機能があり、簡単な方法により位置
ずれを定量的に検査できる。
基板４にＬＯＣＯＳ酸化膜８とコンタクト孔を形成する
際の合わせ工程が正常に行われたか否かを検査する場合
に、中心のマークと周辺のマークの２種を１つのパター
ンにまとめているため、合わせ工程が容易になると共に
簡易的なバーニアの機能があり、簡単な方法により位置
ずれを定量的に検査できる。
【００２１】また、本発明は前述した合わせ工程以外に
も適用される。更に、本実施例ではシリコン基板に第１
のパターンを形成した後に、該パターンと第２のレチク
ル上の合わせマークとの隙間を検査することにより、位
置合わせ状態を定量的に確認しているが、例えば第２の
レチクルを使用して前記基板に第２のパターンを形成し
た後に、同様にそれらパターン同士の隙間を検査するよ
うにして位置合わせ作業が良好に行われたか否か確認す
るようにしても良い。
も適用される。更に、本実施例ではシリコン基板に第１
のパターンを形成した後に、該パターンと第２のレチク
ル上の合わせマークとの隙間を検査することにより、位
置合わせ状態を定量的に確認しているが、例えば第２の
レチクルを使用して前記基板に第２のパターンを形成し
た後に、同様にそれらパターン同士の隙間を検査するよ
うにして位置合わせ作業が良好に行われたか否か確認す
るようにしても良い。
【００２２】即ち、前述した基板４上に層間絶縁膜１３
及びレジスト膜１４を積層した後に、不図示のレチクル
を介して光を照射して所定のレジスト膜１４を除去した
後に、残ったレジスト膜１４をマスクにして層間絶縁膜
１３をエッチングしてコンタクト孔１５を形成する（図
９参照）。そして、作業者は図１０に示すように基板４
上方からＬＯＣＯＳ酸化膜８からＬＯＣＯＳ酸化膜８間
に形成されるコンタクト孔１５の位置ずれを目視検査す
ることにより、前述したようにその位置ずれを定量的に
検出できる。
及びレジスト膜１４を積層した後に、不図示のレチクル
を介して光を照射して所定のレジスト膜１４を除去した
後に、残ったレジスト膜１４をマスクにして層間絶縁膜
１３をエッチングしてコンタクト孔１５を形成する（図
９参照）。そして、作業者は図１０に示すように基板４
上方からＬＯＣＯＳ酸化膜８からＬＯＣＯＳ酸化膜８間
に形成されるコンタクト孔１５の位置ずれを目視検査す
ることにより、前述したようにその位置ずれを定量的に
検出できる。
【００２３】
【発明の効果】以上、本発明によればシリコン基板にＬ
ＯＣＯＳ酸化膜とコンタクト孔を形成する際の合わせ工
程が正常に行われたか否かを検査する場合に、中心のマ
ークと周辺のマークの２種を１つのパターンにまとめて
いるため、合わせ工程が容易になる。
ＯＣＯＳ酸化膜とコンタクト孔を形成する際の合わせ工
程が正常に行われたか否かを検査する場合に、中心のマ
ークと周辺のマークの２種を１つのパターンにまとめて
いるため、合わせ工程が容易になる。
【００２４】また、簡易的なバーニアの機能があるた
め、目視でも第１のパターンと第２のレチクルの合わせ
マークとの位置ずれ量あるいはパターン同士の位置ずれ
量を定量的に測定でき、合わせマークによる高精度の合
わせ作業が可能となる。
め、目視でも第１のパターンと第２のレチクルの合わせ
マークとの位置ずれ量あるいはパターン同士の位置ずれ
量を定量的に測定でき、合わせマークによる高精度の合
わせ作業が可能となる。
【図１】本発明に使用される第１のレチクルを示す図で
ある。
ある。
【図２】第１のレチクルを使用した半導体装置の製造工
程を示す断面図である。
程を示す断面図である。
【図３】第１のレチクルを使用した半導体装置の製造工
程を示す断面図である。
程を示す断面図である。
【図４】第２のレチクルを示す図である。
【図５】シリコン基板の上方に第２のレチクルを位置さ
せた状態図である。
せた状態図である。
【図６】第１のレチクルと第２のレチクルを便宜的に重
ね合わせた状態を示す図である。
ね合わせた状態を示す図である。
【図７】図６の一部拡大図である。
【図８】バーニアの原理を説明するための図である。
【図９】ＬＯＣＯＳ酸化膜形成後にコンタクト孔を形成
する半導体装置の製造工程を示す断面図である。
する半導体装置の製造工程を示す断面図である。
【図１０】コンタクト孔が形成されたシリコン基板を示
す平面図である。
す平面図である。
【図１１】従来例の第１のレチクルを示す図である。
【図１２】従来例の第１のレチクルを使用した半導体装
置の製造工程を示す断面図である。
置の製造工程を示す断面図である。
【図１３】従来例の第１のレチクルを使用した半導体装
置の製造工程を示す断面図である。
置の製造工程を示す断面図である。
【図１４】従来例の第２のレチクルを示す図である。
【図１５】従来のシリコン基板の上方に第２のレチクル
を位置させた状態図である。
を位置させた状態図である。
Claims (2)
- 【請求項１】 第１の工程に対応してガラス面の中心に
形成される矩形の合わせマークと該マークを囲む形で形
成される枠体の合わせマークを有する第１のレチクルを
使用してシリコン基板に第１のパターンを形成する工程
と、 第２の工程に対応してガラス面の中心に形成される前記
矩形の合わせマークより小さいサイズの矩形の合わせマ
ークと前記枠体の合わせマークの幅厚内に収まるように
形成された枠体の合わせマークを有する第２のレチクル
の当該ガラス面を通して前記シリコン基板に形成された
第１のパターンの端から該第２のレチクルの合わせマー
クとの重なり具合から該パターンと合わせマークとの位
置ずれ量を検査する工程とを有することを特徴とする合
わせマークの位置ずれ検査方法。 - 【請求項２】 第１の工程に対応したその中心に形成さ
れる矩形の合わせマークと該マークを囲む形で形成され
る枠体の合わせマークを有する第１のレチクルを使用し
てシリコン基板に第１のパターンを形成する工程と、 第２の工程に対応したその中心に形成される前記矩形の
合わせマークより小さいサイズの矩形の合わせマークと
前記枠体の合わせマークの幅厚内に収まるように形成さ
れた枠体の合わせマークを有する第２のレチクルを使用
してシリコン基板に第２のパターンを形成する工程と、 前記シリコン基板に形成された第１のパターンと第２の
パターンとの重なり具合から両パターン間の位置ずれ量
を検査する工程とを有することを特徴とする合わせマー
クの位置ずれ検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7128317A JP2975872B2 (ja) | 1995-05-26 | 1995-05-26 | 合わせマークの位置ずれ検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7128317A JP2975872B2 (ja) | 1995-05-26 | 1995-05-26 | 合わせマークの位置ずれ検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08321533A true JPH08321533A (ja) | 1996-12-03 |
| JP2975872B2 JP2975872B2 (ja) | 1999-11-10 |
Family
ID=14981789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7128317A Expired - Fee Related JP2975872B2 (ja) | 1995-05-26 | 1995-05-26 | 合わせマークの位置ずれ検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2975872B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001075108A (ja) * | 1999-09-06 | 2001-03-23 | Seiko Epson Corp | 液晶装置及びその製造方法 |
| US6465322B2 (en) * | 1998-01-15 | 2002-10-15 | Koninklijke Philips Electronics N.V. | Semiconductor processing methods and structures for determining alignment during semiconductor wafer processing |
| KR100356759B1 (ko) * | 1999-12-31 | 2002-10-18 | 아남반도체 주식회사 | 포터 공정에서의 1차 오버레이 측정 방법 |
| CN115274528A (zh) * | 2022-09-22 | 2022-11-01 | 西北电子装备技术研究所(中国电子科技集团公司第二研究所) | 一种芯片倒装键合用标定玻璃片 |
-
1995
- 1995-05-26 JP JP7128317A patent/JP2975872B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6465322B2 (en) * | 1998-01-15 | 2002-10-15 | Koninklijke Philips Electronics N.V. | Semiconductor processing methods and structures for determining alignment during semiconductor wafer processing |
| US6544859B2 (en) | 1998-01-15 | 2003-04-08 | Koninklijke Philips Electronics N.V. | Semiconductor processing methods and structures for determining alignment during semiconductor wafer processing |
| JP2001075108A (ja) * | 1999-09-06 | 2001-03-23 | Seiko Epson Corp | 液晶装置及びその製造方法 |
| KR100356759B1 (ko) * | 1999-12-31 | 2002-10-18 | 아남반도체 주식회사 | 포터 공정에서의 1차 오버레이 측정 방법 |
| CN115274528A (zh) * | 2022-09-22 | 2022-11-01 | 西北电子装备技术研究所(中国电子科技集团公司第二研究所) | 一种芯片倒装键合用标定玻璃片 |
| CN115274528B (zh) * | 2022-09-22 | 2022-12-06 | 西北电子装备技术研究所(中国电子科技集团公司第二研究所) | 一种芯片倒装键合用标定玻璃片 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2975872B2 (ja) | 1999-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0061536B1 (en) | Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method | |
| EP0466335B1 (en) | Process of manufacturing semiconductor devices | |
| KR100424228B1 (ko) | 얼라이먼트 방법, 정합 검사 방법, 및 포토마스크 | |
| JP2988393B2 (ja) | 露光方法 | |
| US5868560A (en) | Reticle, pattern transferred thereby, and correction method | |
| KR970002465A (ko) | 중합(registration)정밀도 측정마크, 그 마크의 결함수정방법, 그 마크를 갖는 포토마스크, 그 포토마스크의 제조방법 및 그의 노광방법 | |
| JP4528464B2 (ja) | アライメント方法、重ね合わせ検査方法及びフォトマスク | |
| JPH09166866A (ja) | フォトマスクの目合わせマーク及び半導体装置 | |
| US6357131B1 (en) | Overlay reliability monitor | |
| JP2975872B2 (ja) | 合わせマークの位置ずれ検査方法 | |
| KR100392744B1 (ko) | 반도체 장치, 그 제조에 이용하는 포토마스크, 및 그 중첩정밀도 향상 방법 | |
| US7136520B2 (en) | Method of checking alignment accuracy of patterns on stacked semiconductor layers | |
| US6330355B1 (en) | Frame layout to monitor overlay performance of chip composed of multi-exposure images | |
| JPH06324475A (ja) | レチクル | |
| US5928820A (en) | Method for measuring pattern line width during manufacture of a semiconductor device | |
| KR100271125B1 (ko) | 정렬마크를 갖는 마스크 및 이를 이용한 마스크간 정렬도 측정방법 | |
| KR960002287B1 (ko) | 정렬/노광장치의 스텝핑 정밀도 측정방법 | |
| JPH08321532A (ja) | 合わせマークの位置ずれ検査方法 | |
| JPH1089921A (ja) | アライメント測定誤差補正方法および半導体装置の製造方法 | |
| JP2513540Y2 (ja) | アライメント測定装置 | |
| KR100298193B1 (ko) | 웨이퍼의수평정렬을위한레티클 | |
| KR100197981B1 (ko) | 반도체소자의 마스크 정렬 측정방법 | |
| JPS6232783B2 (ja) | ||
| JPS588132B2 (ja) | 集積回路製造方法 | |
| KR100192171B1 (ko) | 반도체 소자의 오버레이 버어니어와 그것의 형성방법 및 검사방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |