WO2006118019A1 - 画像認識実装方法 - Google Patents

画像認識実装方法 Download PDF

Info

Publication number
WO2006118019A1
WO2006118019A1 PCT/JP2006/308090 JP2006308090W WO2006118019A1 WO 2006118019 A1 WO2006118019 A1 WO 2006118019A1 JP 2006308090 W JP2006308090 W JP 2006308090W WO 2006118019 A1 WO2006118019 A1 WO 2006118019A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
electrode
substrate
image
alignment mark
Prior art date
Application number
PCT/JP2006/308090
Other languages
English (en)
French (fr)
Inventor
Katsumi Terada
Masafumi Senda
Koji Nishimura
Original Assignee
Toray Engineering Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co., Ltd. filed Critical Toray Engineering Co., Ltd.
Priority to JP2007514595A priority Critical patent/JP5065889B2/ja
Publication of WO2006118019A1 publication Critical patent/WO2006118019A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Definitions

  • the present invention relates to a method for mounting a semiconductor chip on a circuit board by accurately detecting the position of the protruding electrode of the chip and absorbing the positional deviation between the protruding electrode and the electrode of the circuit board.
  • a method of mounting a semiconductor chip on a circuit board a method is known in which a protruding electrode formed on an electrode pad of a semiconductor chip and an electrode of a circuit board are aligned and bonded by pressurization and heating. It has been.
  • the protruding electrode formed on the electrode pad of the semiconductor chip is generally called a stud bump.
  • This stud bump is used to attach a predetermined amount of gold wire to the electrode pad of the semiconductor chip using the wire bonding method, and then keep the wire bonding tool away from the semiconductor chip force while the supply of the gold wire is stopped. It is formed by tearing.
  • the circuit board is a ceramic board or a glass epoxy resin board, and electrodes that are electrically connected to various wirings are provided on the circuit board.
  • This electrode is formed in a substantially trapezoidal shape whose width becomes narrower as the cross-sectional view is separated from the circuit board force.
  • a stud bump formed on a semiconductor chip and an electrode of a circuit board are arranged to face each other, the width of the electrode is formed equal to or less than the width of the stud bump, and the tip end of the stud bump is the electrode.
  • a method is disclosed in which the stud bump and the electrode are joined by thermocompression bonding until the width is approximately equal to the width, and the joint is sealed with grease after joining.
  • Patent Document 1 Japanese Patent Laid-Open No. 2003-332374
  • an object of the present invention is to provide an electronic component mounting method capable of good bonding even if the position of the stud bump of the chip is not arranged at the center of the electrode of the chip. Is to provide.
  • Another object of the present invention is to avoid mounting defects in mounting performed by aligning alignment marks on a chip and a circuit board.
  • an image recognition mounting method performs chip alignment by aligning a chip alignment mark and a substrate alignment mark with a recognition means before mounting.
  • ⁇ Appearance of protruding electrodes formed at predetermined positions from the chip alignment mark after image recognition of the chip alignment mark by the recognition means using a mounting method that joins the protruding electrode of the chip and the electrode of the substrate.
  • the method recognizes the image by the recognition means, calculates the coordinates of the position of the protruding electrode, corrects the misalignment amount of the alignment mark force of the protruding electrode, and joins the chip and the substrate. It becomes.
  • the alignment mark on the board is recognized by the recognition means before mounting
  • the alignment mark card on the board is recognized after the recognition mark on the board is recognized by the recognition means.
  • the recognition of the appearance of the electrode formed at a predetermined position is recognized by the recognition means, the coordinates of the position of the electrode are calculated, the amount of positional deviation from the alignment mark of the substrate electrode is corrected, and the chip and the substrate are joined. Can be done.
  • the tip holding plate of the chip transport means for transporting the chip is made of a transparent member, and the projecting electrode formed on the chip when the chip is transported It is also possible to recognize the position of the protruding electrode of the chip by recognizing the image with a recognition means arranged below the chip conveying means.
  • the protruding electrodes can be image-recognized during the transfer of the chip.
  • an average image pattern of the protruding electrodes is registered in advance, and the protruding electrodes formed on the chip are image-recognized by a recognition unit, and the average image is recorded. It is also possible to compare the pattern and the image pattern recognized by the recognition means to recognize the position of the protruding electrode on the chip.
  • the projected electrodes of the chip that are not aligned and mounted based on the alignment marks of the chip and the substrate are recognized, and the positions of the projected electrodes are determined. Since the protruding electrode and the substrate are aligned accurately, even if the protruding electrode is formed at a position off the center of the chip electrode, it has a target positional relationship with respect to the substrate.
  • the chip can be mounted with high accuracy.
  • the tip holding plate of the chip transfer means is formed of a transparent member so that the protruding electrode can be recognized during the transfer of the chip, the tact time of the entire bonding process can be shortened. Is possible.
  • FIG. 1 is a front view of a principal part of a mounting apparatus for performing a mounting method according to an embodiment of the present invention.
  • FIG. 1 is a front view of a principal part of a mounting apparatus for performing a mounting method according to an embodiment of the present invention.
  • FIG. 2 is a diagram for explaining a stud bump forming surface of a chip.
  • FIG. 3 is a diagram for explaining registration data and detection data used during image recognition processing.
  • FIG. 4 is a diagram for explaining the positional relationship between the electrodes on the substrate and the alignment marks.
  • FIG. 7 is a cross-sectional view of a chip and a substrate showing defects in the conventional mounting method.
  • FIG. 1 is a front view of an essential part of a flip chip mounting apparatus for carrying out an image recognition mounting method according to an embodiment of the present invention.
  • the bonding portion of this mounting apparatus is composed of a bonding head 6 that holds the chip 1 by suction, a bonding stage 7 that holds the substrate 4 by suction, and a two-field camera 8 that is a recognition means.
  • the bonding head 6 can move up and down, and the bonding stage 7 can move in the X, ⁇ , and ⁇ directions.
  • the two-view camera 8 is configured to be able to advance and retract so that it can be inserted between the bonding head 6 and the bonding stage 7.
  • the conveyance of the chip 1 to the joint part of the mounting apparatus is performed using a chip adsorption / reversal tool (not shown).
  • Substrate 4 is transported by V, a substrate transport tool not shown!
  • FIG. 2 shows a formation surface of the stud bump 3 as a protruding electrode which is a mounting surface of the chip 1.
  • the alignment mark 9 of the chip 1 and a plurality of electrodes 2 are formed on the surface where the stud bump 3 is formed.
  • a stud bump 3 is formed as a protruding electrode.
  • the stud bump 3 is shifted up, down, left and right from the electrode center 10 of the electrode 2 because it is difficult to attach the gold wire to the electrode 2 by the wire bonding method in the previous process. Formed in position! Speak.
  • the chip 1 in which the stud bump 3 is formed on the electrode 2 of the chip 1 in the previous process is sucked and held by the bonding head 6 by using an adsorption reversal tool. Further, the substrate 4 having the electrode 5 is conveyed to the bonding stage 7 by the substrate conveying tool and held by suction (step Sl).
  • the two-field camera 8 enters between the chip 1 and the substrate 4 (step S2).
  • the position where the entry of the two-field camera 8 is completed is a position where the alignment marks of the chip 1 and the substrate 4 fall within the field-of-view range of the two-field camera 8.
  • the two-field camera 8 recognizes the image of the chip 1, and searches for the alignment mark 9 from the image data in the obtained field-of-view range (step S3).
  • the search range at this time is the first search range A1.
  • Figure 2 shows this first search range A1 with a dotted line. Since the first search range A1 includes all the images in the field of view of the two-field camera 8, there are multiple Electrode 2 and stud bump 3 are present! Since the appearance of alignment mark 9 is different from that of electrode 2 and stud bump 3, comparison (coarse search) with the preset image data of alignment mark 9 is performed in the first search range A1.
  • stud bump 3 is searched using second search range A2 that is a predetermined distance away from alignment mark 9 as the search range.
  • Figure 2 shows the second search range A2.
  • the two-field camera 8 searches (detailed search) in the second search range A2 indicated by the dotted line starting from the alignment mark 9. If stud bump 3 is not detected in the second search range A2, the position of the two-field camera 8 is moved by a predetermined amount, the field of view is changed, and the second search range A2 is set again to perform the search operation. I do.
  • an image DID (Fig. 3 (B)) close to the preset registered stud bump image data RID (Fig. 3 (A)) as shown in Fig. 3 is detected. Then, comparison between image data is performed as shown in Fig. 3 (C).
  • BP in Fig. 3 (A) indicates the center of the registered stud bump.
  • Registered stud bump image The circle representing the contour of the RID is superimposed on the detected image DID of the stud bump 3 to obtain the difference area ⁇ A between the two images as shown in FIG. 3C (step S4).
  • step S5 the preset allowable difference area is compared with the difference area calculated in step S4 (step S5). If the area ratio is out of the allowable range, a defective product is handled as a bad stud bump formation (step S24).
  • step S5 if the area ratio is within the allowable range in step S5, the center position 12 (shown in FIG. 2) is calculated from the detected image data of the stud bump 3. Then, the positional relationship between the center position 12 and the alignment mark 9 is calculated to obtain the xl and yl data shown in FIG. 2 (step S6).
  • Step S7 Similar to the operations from step S3 to step S6, another stud bump 3 is searched to obtain the data of the center coordinates xl, yl of the stud bump 3 (steps S7 to S10).
  • step SI 1 the slope kl of the straight line connecting stud bump 3 and stud bump 3 and the coordinates of the midpoint of the straight line x3 and y3 are calculated.
  • the inclination kl and coordinates x3, y3 are used as the bonding reference position of the chip.
  • the two-field camera 8 recognizes an image of the alignment mark 13 (illustrated in FIG. 4) on the substrate 4 (rough search for the alignment mark on the substrate). Then, an image search operation for the electrode 5 of the substrate 4 is performed within a preset range from the alignment mark 13 (detailed search for electrodes) (step S12).
  • step S14 the preset allowable value of the difference area is compared with the difference area calculated in step S8 (step S14). If the area ratio is outside the allowable range, a defective product is handled as an electrode formation defect (step S26).
  • step S 9 the center position 14 (shown in FIG. 4) is calculated from the detected image data of the electrode 5. Then, the positional relationship between the center position 14 and the alignment mark 13 is calculated to obtain x2 and y2 data (step S15).
  • Step S16 Similar to the operations from step SI 2 to step SI 5, a search is performed for another electrode 5 ′, and data on the center coordinates x2 ′ and y2 ′ of the electrode 5 ′ are acquired (steps 316 to 319).
  • step S18 if the area ratio is out of the allowable range, an electrode formation failure is handled as a defective product (step S27).
  • Step S20 The inclination k2 and the coordinates x4 and y4 are used as the bonding reference position of the substrate.
  • step S21 alignment is performed by moving the bonding stage 7 in the X, ⁇ , and ⁇ directions based on the chip inclination kl and coordinates x3, y3 and the substrate inclination k2 and coordinates x4, y4 (step S21). .
  • step S2 the bonding head 6 is lowered to apply pressure and heat. After a predetermined time, the stud bump 3 of the chip 1 and the electrode 5 of the substrate 4 are joined (step S2 2).
  • step S23 the bonding head 6 is raised to complete the bonding
  • step S7 and subsequent steps in the above embodiment an image of the electrode 5 on the substrate 4 is detected and the position data x2 and y2 of the electrode 5 are obtained.
  • the alignment mark on the substrate 4 instead of the position data x2 and y2
  • the alignment of chip 1 and substrate 4 may be performed using 13 position data.
  • the tact time can be shortened accordingly.
  • the protruding electrode may be a force bump that is a stud bump 3 (a bump formed of a wire of gold or aluminum) or a bump.
  • the force for recognizing the image of the chip 1 sucked and held by the bonding head 6 with the two-view camera 8, for example, as shown in FIG. 15 can also be used to recognize an image by using a CCD camera 16 as a recognition means while the chip supply source force is transporting the chip 1 to the bonding head 6.
  • the chip 1 can be transferred in a face-down state (the bump surface of the chip 1 faces down).
  • the suction holding surface of the chip 1 is composed of a transparent member 17 (for example, glass).
  • the CCD camera 16 recognizes an image of the chip 1 on the chip transport means 15 stopped at the standby position.
  • the force for recognizing two points of the electrodes 5, 5 'on the substrate 4 side after recognizing two points of the stud bumps 3, 3, and 2 of the chip 1 2 field-of-view camera 8 Thus, a method of simultaneously recognizing the stud bumps 3, 3 ′ and the electrodes 5, 5 ′ may be used. By doing this, the tact time is shortened because the camera needs to be moved only twice. In addition, the simultaneous recognition of the stud bumps 3, 3 'and the electrodes 5, 5' with the two-view camera 8 is not affected by the stop accuracy of the camera axis!
  • the apparatus can be simplified and the process can be greatly shortened. Therefore, the present invention can be applied to all fields where bonding of a chip to a substrate is required. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Image Analysis (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

　チップのアライメントマークと基板のアライメントマークを実装前に認識手段で画像認識してチップと基板のアライメントを行い、チップの突起電極と基板の電極を接合する実装方法において、チップのアライメントマークを認識手段で画像認識した後にチップのアライメントマークから所定の位置に形成された突起電極の外観を認識手段で画像認識して突起電極の位置の座標を計算し、突起電極のアライメントマークからの位置ずれ量を補正してチップと基板の接合を行う画像認識実装方法。チップの突起電極の位置がチップの電極の中央に配置されていない場合にあっても、所望の良好な接合を行うことができる。

Description

明 細 書
画像認識実装方法
技術分野
[0001] 本発明は、半導体チップの回路基板への実装において、チップの突起電極の位置 を精度良く検出し突起電極と回路基板の電極の位置ずれを吸収して実装する方法 に関する。
背景技術
[0002] 半導体チップを回路基板に実装する方法として、半導体チップの電極パッド上に形 成された突起電極と回路基板の電極を位置合わせして、加圧および加熱して接合す る方法が知られている。半導体チップの電極パッド上に形成された突起電極は、一 般にスタッドバンプと呼ばれている。このスタッドバンプは、半導体チップの電極パッド にワイヤボンディング法を用いて所定量の金ワイヤを付着させた後、金ワイヤの供給 を止めた状態でワイヤボンディングのツールを半導体チップ力も遠ざけ、金ワイヤを 引きちぎって形成させている。また、回路基板はセラミック基板やガラス'エポキシ榭 脂基板が用いられ、回路基板上に各種配線と電気的に接続された電極が設けられ ている。この電極 (インナーリード）は、その断面視が回路基板力も離れるに従って幅 が狭くなる略台形状に形成されている。特許文献 1には、半導体チップに形成された スタッドバンプと回路基板の電極とを対向して配置し、電極の幅をスタッドバンプの幅 と同等以下に形成し、スタッドバンプの先端部が電極の幅と同程度の幅になるまで熱 圧着してスタッドバンプと電極の接合を行 ヽ、接合後に接合部を榭脂で封止する方 法が開示されている。
[0003] 近年の電子部品の高密度実装化は、半導体チップの端子のファインピッチ化ゃチ ップ部品が実装される回路基板のパターンの微細化によって対応されている。その ため、ファインピッチ化が進み、 10 mから 30 mの電極の幅の回路基板への半導 体チップの実装が求められている。このようなファインピッチの回路基板の電極に接 合する半導体チップのスタッドバンプは、バンプの径が 15 μ m力 35 μ m程度であり 、例えば図 2に示すように、電極 2の前後左右等の片側に電極 2の中心より位置ずれ していることがごくまれにある。このため、例えば図 7に示すように、チップ 1と回路基 板 4を接合する際、チップ 1のスタッドバンプ 3が回路基板 4の電極 5の中央に配置さ れず、片側に寄ってしまい、実装時にスタッドバンプ 3が矢印で示すように横滑りして しまい、実装不良を引き起こすことがあった。
[0004] また、回路基板 4の伸びなどにより、電極 5の位置が回路基板 4のァライメントマーク から位置ずれし、チップ 1と回路基板 4のァライメントマーク同士を合わせて行う実装 では実装不良を引き起こすことがあるという問題もあった。
特許文献 1：特開 2003 - 332374号公報
発明の開示
発明が解決しょうとする課題
[0005] そこで本発明の課題は、上記問題点に鑑み、チップのスタッドバンプの位置がチッ プの電極の中心に配置されていなくても、良好な接合をすることができる電子部品の 実装方法を提供することにある。
[0006] また本発明は、チップと回路基板のァライメントマーク同士を合わせて行う実装にお ける実装不良を回避することも課題とする。
課題を解決するための手段
[0007] 上記課題を解決するために、本発明に係る画像認識実装方法は、チップのァラィメ ントマークと基板のァライメントマークを実装前に認識手段で画像認識してチップと基 板のァライメントを行 ヽ、チップの突起電極と基板の電極を接合する実装方法にぉ ヽ て、チップのァライメントマークを認識手段で画像認識した後にチップのァライメントマ ークから所定の位置に形成された突起電極の外観を認識手段で画像認識して突起 電極の位置の座標を計算し、突起電極のァライメントマーク力ゝらの位置ずれ量を補正 してチップと基板の接合を行うことを特徴とする方法カゝらなる。
[0008] この画像認識実装方法においては、基板のァライメントマークを実装前に認識手段 で画像認識するに際し、基板のァライメントマークを認識手段で画像認識した後に基 板のァライメントマークカゝら所定の位置に形成された電極の外観を認識手段で画像 認識して電極の位置の座標を計算し、基板の電極のァライメントマークからの位置ず れ量を補正してチップと基板の接合を行うようにすることができる。 [0009] また、上記画像認識実装方法にお!、ては、チップを搬送するチップ搬送手段のチ ップ保持板を透明部材で構成し、チップを搬送するに際し、チップに形成された突起 電極をチップ搬送手段の下方に配置された認識手段で画像認識し、チップの突起 電極の位置を認識するようにすることもできる。つまり、チップの搬送中に突起電極を 画像認識できるようにした構成である。
[0010] さらに、上記画像認識実装方法においては、予め突起電極の平均的な画像パター ンを登録しておき、チップに形成された突起電極を認識手段で画像認識し、前記平 均的な画像パターンと認識手段で画像認識した画像パターンの比較を行 ヽ、チップ の突起電極の位置を認識するよう〖こすることもできる。
発明の効果
[0011] 本発明に係る画像認識実装方法によれば、チップと基板のァライメントマークを基 準にして位置合わせし実装を行うのではなぐチップの突起電極を画像認識して突 起電極の位置を正確に把握し、その突起電極と基板をァライメントするので、突起電 極がチップの電極の中心部カゝら外れた位置に形成されていたとしても、基板に対し て目標とする位置関係をもって高精度にチップを実装することができる。
[0012] また、基板の電極位置を画像認識してァライメントするようにすれば、基板の伸びな どにより基板の電極がァライメントマーク力 位置ずれしていたとしても、所定の良好 な接合を達成することが可能になる。
[0013] また、チップ搬送手段のチップ保持板を透明部材で構成してチップの搬送中に突 起電極を画像認識できるようにすれば、接合工程全体としてのタクトタイムの短縮を は力ることが可能になる。
[0014] さらに、予め突起電極の平均的な画像パターンを登録しておき、それと画像認識し た画像パターンとの比較を行うようにすれば、チップに突起電極を形成する時に突起 電極の一部が欠如して 、たとしても、予め登録された突起電極の画像パターンとの 差が少なければ、実装することが可能となるので、突起電極の作成の精度がそれほ ど要求されなくなり、歩留まりが上がって、実装効率が上がる。
図面の簡単な説明
[0015] [図 1]本発明の一実施形態に係る実装方法を実施するための実装装置の要部正面 図である。
[図 2]チップのスタッドバンプ形成面を説明する図である。
[図 3]画像認識処理時に使用する登録データと検出データを説明する図である。 圆 4]基板の電極とァライメントマークの位置関係を説明する図である。
圆 5]本発明の一実施形態に係る画像認識実装方法のフロチャートである。
圆 6]チップ搬送手段に保持されたチップを下方カゝら画像認識する方法を説明する 斜視図である。
圆 7]従来の実装方法における不具合を示すチップと基板の断面図である。
符号の説明
1 チップ
2 電極
3 スタッドバンプ (突起電極）
4 基板
5 電極
6 ボンディングヘッド
7 ボンディングステージ
8 2視野カメラ
9 ァライメントマーク
10 電極中心
11 スタッドバンプ中心
12 中心位置
13 ァライメントマーク
14 中心位置
15 チップ搬送手段
16 CCDカメラ
17 透明部材
18 固定レーノレ
発明を実施するための最良の形態 [0017] 以下に、本発明の一実施形態について、図面を参照して説明する。
図 1は、本発明の一実施形態に係る画像認識実装方法を実施するためのフリップ チップ実装装置の要部正面図である。この実装装置の接合部は、チップ 1を吸着保 持するボンディングヘッド 6と、基板 4を吸着保持するボンディングステージ 7と、認識 手段である 2視野カメラ 8から構成されて 、る。ボンディングヘッド 6は昇降可能になつ ており、ボンディングステージ 7は X、 Υ、 Θ方向に移動可能になっている。 2視野カメ ラ 8は、ボンディングヘッド 6とボンディングステージ 7の間に挿入できるよう、進退可能 に構成されている。実装装置の接合部へのチップ 1の搬送は、図示していないチップ 吸着反転ツールを用いて行われるようになつている。基板 4の搬送は、図示していな V、基板搬送ツールで行われるようになって!/、る。
[0018] 図 2に、チップ 1の実装面である突起電極としてのスタッドバンプ 3の形成面を示す 。スタッドバンプ 3形成面には、チップ 1のァライメントマーク 9と複数の電極 2が形成さ れている。各電極 2の上に、突起電極としてのスタッドバンプ 3が形成されている。スタ ッドバンプ 3は、前工程でワイヤボンディング法で金ワイヤを電極 2に付着させる際、 位置精度良く付着させることが困難なため、図示例では、電極 2の電極中心 10より上 下左右にずれた位置に形成されて！ヽる。
[0019] 次に、本発明に係る画像認識実装方法について、図 5のフロチャートを使用して説 明する。まず、前工程でチップ 1の電極 2にスタッドバンプ 3が形成されたチップ 1が吸 着反転ツールを用いて、ボンディングヘッド 6に吸着保持される。また、電極 5を有し た基板 4が基板搬送ツールでボンディングステージ 7に搬送され吸着保持される (ス テツプ Sl)。
[0020] 次に、 2視野カメラ 8がチップ 1と基板 4の間に進入する (ステップ S2)。 2視野カメラ 8の進入が完了した位置は、チップ 1および基板 4のァライメントマークが 2視野カメラ 8の視野範囲に入る位置となる。
[0021] 次に、 2視野カメラ 8がチップ 1の画像認識を行い、得られた視野範囲の画像データ の中から、ァライメントマーク 9のサーチを行う（ステップ S3)。この時のサーチ範囲を 第 1のサーチ範囲 A1とする。図 2にこの第 1のサーチ範囲 A1を点線で示す。第 1の サーチ範囲 A1には 2視野カメラ 8の視野範囲の全ての画像が含まれるので、複数の 電極 2およびスタッドバンプ 3が存在して!/、る。ァライメントマーク 9と電極 2およびスタ ッドバンプ 3の外観は異なるため、ァライメントマーク 9の予め設定している画像データ との比較 (粗サーチ）を第 1のサーチ範囲 A1で行う。ァライメントマーク 9のサーチが 完了すると、ァライメントマーク 9から予め設定されている距離だけ離れた第 2のサー チ範囲 A2をサーチ範囲として、スタッドバンプ 3のサーチを行う。図 2に第 2のサーチ 範囲 A2を示す。 2視野カメラ 8はァライメントマーク 9を起点として点線で示した第 2の サーチ範囲 A2内をサーチ (詳細サーチ)する。第 2のサーチ範囲 A2にスタッドバン プ 3が検出されない場合、 2視野カメラ 8の位置を所定量だけ移動し視野範囲を変更 して、再度、第 2のサーチ範囲 A2を再設定してサーチ動作を行う。
[0022] 次に、サーチ動作の結果、図 3に示すような予め設定されている登録スタッドバンプ の画像データ RID (図 3 (A) )に近い画像 DID (図 3 (B) )が検出されると、画像データ 同士の比較が図 3 (C)に示すように行われる。ここで、図 3 (A)における BPは登録ス タッドバンプの中心を示している。登録スタッドバンプの画像 RIDの輪郭を表す円を、 検出したスタッドバンプ 3の画像 DIDに重ね合わせ、図 3 (C)に示すように両画像の 差分の面積 Δ Aを求める (ステップ S4)。
[0023] 次に、予め設定してある差分の面積の許容値とステップ S4で計算した差分の面積 を比較する (ステップ S5)。面積の比率が許容範囲外の場合、スタッドバンプ形成不 良として不良品対応の処理を行う（ステップ S24)。
[0024] 次に、ステップ S5で面積の比率が許容範囲以内の場合、検出したスタッドバンプ 3 の画像データから中心位置 12 (図 2に図示）を計算する。そして、中心位置 12とァラ ィメントマーク 9との位置関係を計算して図 2に示す xl, ylのデータを取得する (ステ ップ S6)。
[0025] 次に、 2視野カメラ 8の位置を所定量だけ移動し視野範囲を変更して、得られた視 野範囲の画像データの中から、ステップ S3とは別のァライメントマーク 9のサーチを 行う（ステップ S7)。ステップ S3からステップ S6までの動作と同様に、別のスタッドバ ンプ 3，についてサーチを行い、スタッドバンプ 3，の中心座標 xl，， yl，のデータを取 得する（ステップ S7〜S10)。
[0026] 次に、スタッドバンプ 3とスタッドバンプ 3，を結ぶ直線の傾き klと直線の中点の座標 x3, y3を計算する（ステップ SI 1)。傾き klと座標 x3, y3はチップのボンディング基 準位置をして用いる。
[0027] 次に、 2視野カメラ 8が基板 4のァライメントマーク 13 (図 4に図示）を画像認識する（ 基板のァライメントマークの粗サーチ)。そして、ァライメントマーク 13から予め設定し てある範囲で、基板 4の電極 5の画像サーチ動作を行う（電極の詳細サーチ）（ステツ プ S12)。
[0028] 次に、サーチ動作の結果、スタッドバンプ 3における場合と同様に、登録電極の画 像データに近い画像が検出されると、画像データ同士の比較が行われる。登録電極 の画像の輪郭で表される四角形を、検出した電極 5の画像に重ね合わせて差分の面 積を求める (ステップ S 13)。
[0029] 次に、予め設定してある差分の面積の許容値とステップ S8で計算した差分の面積 を比較する (ステップ S 14)。面積の比率が許容範囲外の場合、電極形成不良として 不良品対応の処理を行う（ステップ S26)。
[0030] 次に、ステップ S9で許容範囲以内の場合、検出した電極 5の画像データから中心 位置 14 (図 4に図示）を計算する。そして、中心位置 14とァライメントマーク 13との位 置関係を計算して x2, y2のデータを取得する (ステップ S 15)。
[0031] 次に、 2視野カメラ 8の位置を所定量だけ移動し視野範囲を変更して、得られた視 野範囲の画像データの中から、ステップ S12とは別のァライメントマーク 13のサーチ を行う（ステップ S16)。ステップ SI 2からステップ SI 5までの動作と同様に、別の電極 5'についてサーチを行い、電極 5'の中心座標 x2'， y2'のデータを取得する（ステツ プ316〜319)。ステップ S 18において、面積の比率が許容範囲外の場合、電極形 成不良として不良品対応の処理を行う（ステップ S27)。
[0032] 次に、電極 5と電極 5'を結ぶ直線の傾き k2と直線の中点の座標 x4, y4を計算する
(ステップ S20)。傾き k2と座標 x4, y4は基板のボンディング基準位置をして用いる。
[0033] 次に、チップの傾き klおよび座標 x3, y3と、基板の傾き k2および座標 x4, y4に基 づいて、ボンディングステージ 7を X、 Υ、 Θ方向に動作させァライメントする（ステップ S21)。
[0034] 次に、ァライメントが完了すると、ボンディングヘッド 6が下降し加圧および加熱が所 定時間行われ、チップ 1のスタッドバンプ 3と基板 4の電極 5が接合される (ステップ S2 2)。
[0035] 次に、ボンディングヘッド 6が上昇されて接合が完了する (ステップ S23)。
[0036] このように、チップ 1のァライメントマーク 9と基板のァライメントマーク 13の代わりに、 スタッドバンプ 3および電極 5の位置データに基づいてァライメントが行われチップ 1と 基板 4の接合が行われるので、スタッドバンプ 3の位置がチップ 1の電極 2の中心に形 成されていなくても、良好な接合が達成される。また、基板 4のァライメントマーク 13と 電極 5の位置関係が基板の膨張または収縮の影響を受けたとしても、高精度の良好 な接合が可能になる。また、スタッドバンプ 3の形状が前工程で精度良く形成されて いなくても、所定の許容範囲以内の形状ならば、スタッドバンプ 3として認識できるの で、スタッドバンプ 3の良否判定の歩留まりが上がり、生産性が向上する。
[0037] なお、本発明は上述した実施の形態に限らず、次のように変形して実施することも できる。まず、上記実施の形態のステップ S7以降において、基板 4の電極 5の画像を 検出し電極 5の位置データ x2、 y2を求めている力 位置データ x2、 y2の代わりに基 板 4のァライメントマーク 13の位置データを使用してチップ 1と基板 4のァライメントを 行ってもよい。特に、熱による変形の少ない基板 4とチップ 1との接合の場合には、電 極 5の位置データでァライメントする必要がなく、その分タクトタイムを短縮できる。
[0038] また、上述の実施の形態では、突起電極はスタッドバンプ 3 (金やアルミのワイヤー で形成されたバンプ）としている力 半田バンプゃメツキバンプであってもよい。
[0039] なお、スタッドバンプ 3、 3，の画像認識において、図 3 (D)に示すように、照明の反 射などのより画像中央部に空きが生じた画像データ DHDとなることがある。このような 場合においても、スタッドバンプ 3もしくは 3'の外形を基準にパターンマッチングの処 理を行って判定することができる。
[0040] また、本発明の実施の形態では、ボンディングヘッド 6に吸着保持されたチップ 1を 、 2視野カメラ 8で画像認識した力 例えば図 6に示すように、予め、透過型のチップ 搬送手段 15を用 、てチップ供給源力もボンディングヘッド 6にチップ 1を搬送する間 に、認識手段としての CCDカメラ 16を用いて画像認識することもできる。
[0041] 図 6に示すチップ搬送手段 15は、チップ供給源力もボンディングヘッド 6の下部ま で延びる固定レール 18上を移動可能になっており、チップ 1をフェイスダウン状態（チ ップ 1のバンプ面が下向き)で搬送することができる。チップ 1の吸着保持面は透明部 材 17 (例えば、ガラスなど）で構成されている。ボンディング作業中に、待機位置に停 止したチップ搬送手段 15上のチップ 1を CCDカメラ 16で画像認識する。
[0042] このような構成にすることにより、ボンディング作業時に行われる、チップ 1のスタッド バンプ 3を画像認識する粗サーチ、詳細サーチを、予め待機位置で行うことができ、 タクトタイムを短縮できる。
[0043] さらに、この上述の実施の形態のフローチャートではチップ 1のスタッドバンプ 3, 3， を 2点認識した後に基板 4側の電極 5, 5'を 2点認識している力 2視野カメラ 8でスタ ッドバンプ 3, 3'と電極 5, 5 'を同時に認識する方式であってもよい。こうすることによ り、カメラ移動が 2回で済むのでタクトタイムが短くなる。また、スタッドバンプ 3, 3'と電 極 5, 5'を 2視野カメラ 8で同時認識することによりカメラ軸の停止精度の影響を受け な!、ので精度の良!、実装ができる。
[0044] さら〖こ、以上の説明は、突起電極としてのスタッドバンプを有するチップの基板への 実装について行ったが、本発明は、突起電極が形成された他の電子部品の基板へ の実装にも展開できる。したがって、本発明においては、突起電極が形成されたチッ プとは、このような他の電子部品まで含む概念であると解されるべきである。
産業上の利用可能性
[0045] 本発明に係る画像認識実装方法では、装置を簡素化できるとともに工程を大幅に 短縮できるので、本発明は、チップの基板への接合が要求されるあらゆる分野に適 用することができる。

Claims

請求の範囲
[1] チップのァライメントマークと基板のァライメントマークを実装前に認識手段で画像 認識してチップと基板のァライメントを行 、、チップの突起電極と基板の電極を接合 する実装方法にぉ ヽて、チップのァライメントマークを認識手段で画像認識した後に チップのァライメントマークから所定の位置に形成された突起電極の外観を認識手段 で画像認識して突起電極の位置の座標を計算し、突起電極のァライメントマークから の位置ずれ量を補正してチップと基板の接合を行うことを特徴とする画像認識実装 方法。
[2] 基板のァライメントマークを実装前に認識手段で画像認識するに際し、基板のァラ ィメントマークを認識手段で画像認識した後に基板のァライメントマークから所定の位 置に形成された電極の外観を認識手段で画像認識して電極の位置の座標を計算し 、基板の電極のァライメントマークからの位置ずれ量を補正してチップと基板の接合 を行うことを特徴とする、請求項 1に記載の画像認識実装方法。
[3] チップを搬送するチップ搬送手段のチップ保持板を透明部材で構成し、チップを搬 送するに際し、チップに形成された突起電極をチップ搬送手段の下方に配置された 認識手段で画像認識し、チップの突起電極の位置を認識することを特徴とする、請 求項 1に記載の画像認識実装方法。
[4] 予め突起電極の平均的な画像パターンを登録しておき、チップに形成された突起 電極を認識手段で画像認識し、前記平均的な画像パターンと認識手段で画像認識 した画像パターンの比較を行 ヽ、チップの突起電極の位置を認識することを特徴とす る、請求項 1〜3のいずれかに記載の画像認識実装方法。
PCT/JP2006/308090 2005-04-28 2006-04-18 画像認識実装方法 WO2006118019A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007514595A JP5065889B2 (ja) 2005-04-28 2006-04-18 画像認識実装方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005132922 2005-04-28
JP2005-132922 2005-04-28

Publications (1)

Publication Number Publication Date
WO2006118019A1 true WO2006118019A1 (ja) 2006-11-09

Family

ID=37307821

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/308090 WO2006118019A1 (ja) 2005-04-28 2006-04-18 画像認識実装方法

Country Status (3)

Country Link
JP (1) JP5065889B2 (ja)
TW (1) TWI423351B (ja)
WO (1) WO2006118019A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013138243A (ja) * 2007-02-05 2013-07-11 Suss Microtec Inc 射出成形された半田によって半導体ウェーハにバンプを形成するための装置及び方法
JP2019054027A (ja) * 2017-09-13 2019-04-04 パナソニックＩｐマネジメント株式会社 位置特定方法および位置特定装置ならびに部品実装装置
CN110767589A (zh) * 2019-10-31 2020-02-07 长春长光圆辰微电子技术有限公司 一种soi硅片对准键合的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI392417B (zh) * 2008-10-17 2013-04-01 Hon Hai Prec Ind Co Ltd 印刷電路板及其定位系統和方法
JP6538596B2 (ja) * 2016-03-14 2019-07-03 東芝メモリ株式会社 電子部品の製造方法及び電子部品の製造装置
WO2017179152A1 (ja) 2016-04-13 2017-10-19 オリンパス株式会社 半導体装置および半導体装置の製造方法
TWI624894B (zh) * 2016-08-12 2018-05-21 鴻騏新技股份有限公司 重組式晶圓的對貼方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04206534A (ja) * 1990-11-30 1992-07-28 Fujitsu Ltd フリップチップボンディングの位置合わせ方法及び装置
JPH0837209A (ja) * 1994-07-26 1996-02-06 Matsushita Electric Ind Co Ltd バンプ付電子部品の実装方法
JP2002110745A (ja) * 2000-09-27 2002-04-12 Yamaha Motor Co Ltd 部品認識制御方法及び部品認識制御装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04206534A (ja) * 1990-11-30 1992-07-28 Fujitsu Ltd フリップチップボンディングの位置合わせ方法及び装置
JPH0837209A (ja) * 1994-07-26 1996-02-06 Matsushita Electric Ind Co Ltd バンプ付電子部品の実装方法
JP2002110745A (ja) * 2000-09-27 2002-04-12 Yamaha Motor Co Ltd 部品認識制御方法及び部品認識制御装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013138243A (ja) * 2007-02-05 2013-07-11 Suss Microtec Inc 射出成形された半田によって半導体ウェーハにバンプを形成するための装置及び方法
JP2019054027A (ja) * 2017-09-13 2019-04-04 パナソニックＩｐマネジメント株式会社 位置特定方法および位置特定装置ならびに部品実装装置
JP7090219B2 (ja) 2017-09-13 2022-06-24 パナソニックＩｐマネジメント株式会社 位置特定方法および位置特定装置
CN110767589A (zh) * 2019-10-31 2020-02-07 长春长光圆辰微电子技术有限公司 一种soi硅片对准键合的方法
CN110767589B (zh) * 2019-10-31 2021-11-19 长春长光圆辰微电子技术有限公司 一种soi硅片对准键合的方法

Also Published As

Publication number Publication date
JPWO2006118019A1 (ja) 2008-12-18
JP5065889B2 (ja) 2012-11-07
TWI423351B (zh) 2014-01-11
TW200731425A (en) 2007-08-16

Similar Documents

Publication Publication Date Title
WO2006118019A1 (ja) 画像認識実装方法
CN109906029B (zh) 电子部件安装装置以及电子部件安装方法
JP4840862B2 (ja) 実装装置のチップ供給方法、及びその実装装置
JP5232460B2 (ja) 半導体パッケージ
JPWO2006118018A1 (ja) フリップチップ実装ずれ検査方法および実装装置
JP2008085322A (ja) 実装装置および実装方法
TWI741256B (zh) 黏晶裝置及半導體裝置的製造方法
JP3804649B2 (ja) 電子回路装置の製造方法および電子回路装置
JP2006041006A (ja) 半導体チップのボンディング方法及び装置
JP5006357B2 (ja) ボンディング方法およびボンディング装置
JP3530517B2 (ja) アライメント補正機能付きフリップチップ実装装置
CN112331582B (zh) 芯片贴装装置以及半导体器件的制造方法
JP2001338946A (ja) チップ実装方法
KR100718973B1 (ko) 반도체 칩 검사장치 및 검사방법
JPH06310569A (ja) 半導体素子のフェースダウンボンディング法
JP2003086629A (ja) Ｃｏｆ型半導体装置及びその製造方法
JP4308444B2 (ja) 部品接合装置
JP4709535B2 (ja) 半導体装置の製造装置
WO2022158122A1 (ja) ボンディング方法およびボンディング装置使用方法
JP2003031600A (ja) 半導体チップ・マウント方法および装置
JP2004014693A (ja) アライメント・マーク位置検出方法
JP2001196731A (ja) バンプ形成方法および半導体チップの接合方法
JP6167412B2 (ja) 積層パッケージの製造システムおよび製造方法
JP2001345353A (ja) ボンディング方法及び装置
KR20240080768A (ko) 기판 처리 장치 및 기판 처리 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007514595

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 06732019

Country of ref document: EP

Kind code of ref document: A1