JP2003031600A - 半導体チップ・マウント方法および装置 - Google Patents
半導体チップ・マウント方法および装置Info
- Publication number
- JP2003031600A JP2003031600A JP2001218237A JP2001218237A JP2003031600A JP 2003031600 A JP2003031600 A JP 2003031600A JP 2001218237 A JP2001218237 A JP 2001218237A JP 2001218237 A JP2001218237 A JP 2001218237A JP 2003031600 A JP2003031600 A JP 2003031600A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- mounting
- chip
- lop
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】
【課題】 マウント済みの半導体チップのマウント位置
情報が直ちに次の半導体チップのマウント工程にフィー
ドバックされる半導体チップ・マウント方法及び装置を
提供する。 【解決手段】 半導体チップをマウントする半導体チッ
プ・マウント方法において、第１の半導体チップを第２
の半導体チップ上にマウントし、前記でマウントされた
第１の半導体チップのマウント位置ずれを判断し、前記
の半導体チップのマウント位置ずれがある場合に、次に
第１の半導体チップがマウントされるべき第２の半導体
チップのマウント位置を補正する。
情報が直ちに次の半導体チップのマウント工程にフィー
ドバックされる半導体チップ・マウント方法及び装置を
提供する。 【解決手段】 半導体チップをマウントする半導体チッ
プ・マウント方法において、第１の半導体チップを第２
の半導体チップ上にマウントし、前記でマウントされた
第１の半導体チップのマウント位置ずれを判断し、前記
の半導体チップのマウント位置ずれがある場合に、次に
第１の半導体チップがマウントされるべき第２の半導体
チップのマウント位置を補正する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体チップをウエ
ハ上にマウントするときのマウント位置精度を向上させ
る方法および装置に関するものであり、より詳細には、
第１の半導体チップをウエハ上の第２の半導体チップ上
にマウントする方法および装置において、マウント後の
第１の半導体チップ上の認識マークＡ、Ｂと第２の半導
体チップ上の認識マークＣ、Ｄの相対的な位置からマウ
ントされた第１の半導体チップのマウント位置ずれを検
出して、その情報を次のマウント動作にフィードバック
して第２の半導体チップの位置を補正し、半導体チップ
のマウント位置ずれを減少させる半導体チップ・マウン
ト方法および装置に関する。
ハ上にマウントするときのマウント位置精度を向上させ
る方法および装置に関するものであり、より詳細には、
第１の半導体チップをウエハ上の第２の半導体チップ上
にマウントする方法および装置において、マウント後の
第１の半導体チップ上の認識マークＡ、Ｂと第２の半導
体チップ上の認識マークＣ、Ｄの相対的な位置からマウ
ントされた第１の半導体チップのマウント位置ずれを検
出して、その情報を次のマウント動作にフィードバック
して第２の半導体チップの位置を補正し、半導体チップ
のマウント位置ずれを減少させる半導体チップ・マウン
ト方法および装置に関する。
【０００２】
【従来の技術】従来、基板上に形成されたランドマーク
パターン上に半導体チップをマウントするに際して、マ
ウントされるべき半導体チップの端子とランドマークパ
ターンの位置をそれぞれ画像認識し、その半導体チップ
の端子とランドマークパターンの位置が一致するように
マウントデータを補正し、その後、ロット単位で、半導
体チップを基板にマウントしていた。その後、製造され
た製品について半導体チップが基板に正確にマウントさ
れているか否かを画像認識によって検査していた。例え
ば、このような技術として、特開平７―３０２９９に開
示された「装着位置補正方法」がある。
パターン上に半導体チップをマウントするに際して、マ
ウントされるべき半導体チップの端子とランドマークパ
ターンの位置をそれぞれ画像認識し、その半導体チップ
の端子とランドマークパターンの位置が一致するように
マウントデータを補正し、その後、ロット単位で、半導
体チップを基板にマウントしていた。その後、製造され
た製品について半導体チップが基板に正確にマウントさ
れているか否かを画像認識によって検査していた。例え
ば、このような技術として、特開平７―３０２９９に開
示された「装着位置補正方法」がある。
【０００３】この発明は「電子部品をプリント配線基板
に実装した際に、電子部品の電極とプリント配線基板上
のランドマークパターンとのずれを検出し、それに基づ
いて、前記ランドマークパターンに前記電極が一致する
ように装着位置補正データを作成し、次の実装プログラ
ムにフィードバックをかける装着位置補正方法」であ
る。図６は特開平７―３０２９９に開示された「装着位
置補正方法」の概略を示す図である。図６（ａ）におい
て、ランドマークパターン３１は、基板３０上に形成さ
れ、そのランドマークパターン３１の上に図６（ｂ）に
示す半導体チップ３２がマウントされる。図６（ｃ）
は、ランドマークパターン３１と半導体チップ３２の端
子３３との位置関係を示す図である。図６（ｃ）におい
て、半導体チップ３２の端子３３とランドマークパター
ン３１とのずれが画像認識装置で認識され、ランドマー
クパターン３１が端子３３に重なり合うような位置補正
が行われる。この時の位置補正データに基づいて、量産
ベースとしてのマウント工程がロット単位で行われる。
に実装した際に、電子部品の電極とプリント配線基板上
のランドマークパターンとのずれを検出し、それに基づ
いて、前記ランドマークパターンに前記電極が一致する
ように装着位置補正データを作成し、次の実装プログラ
ムにフィードバックをかける装着位置補正方法」であ
る。図６は特開平７―３０２９９に開示された「装着位
置補正方法」の概略を示す図である。図６（ａ）におい
て、ランドマークパターン３１は、基板３０上に形成さ
れ、そのランドマークパターン３１の上に図６（ｂ）に
示す半導体チップ３２がマウントされる。図６（ｃ）
は、ランドマークパターン３１と半導体チップ３２の端
子３３との位置関係を示す図である。図６（ｃ）におい
て、半導体チップ３２の端子３３とランドマークパター
ン３１とのずれが画像認識装置で認識され、ランドマー
クパターン３１が端子３３に重なり合うような位置補正
が行われる。この時の位置補正データに基づいて、量産
ベースとしてのマウント工程がロット単位で行われる。
【０００４】すなわち、従来の発明においては、半導体
チップの端子とそれを取り付けるランドマークパターン
との一致を画像認識に確認し、その後、複数の半導体チ
ップのマウントを行い、その後、製造された半導体チッ
プの検査を行っていた。
チップの端子とそれを取り付けるランドマークパターン
との一致を画像認識に確認し、その後、複数の半導体チ
ップのマウントを行い、その後、製造された半導体チッ
プの検査を行っていた。
【０００５】
【発明が解決しようとする課題】しかしながら、一般
に、マウント工程では数百個から数千個の半導体チップ
で構成されるロット単位でマウント作業が行われ、マウ
ント作業の終了後にそのロット単位で半導体チップの全
数または抜き取りによるマウント検査が行われている。
全数検査の場合には、もし１ロットの途中で半導体チッ
プ３２の端子３３とランドマークパターン３１とのずれ
が生じ、後のマウント検査でそれが発見された場合に
は、１ロットすべての製品が不良になる可能性が大き
い。また、抜き取りマウント検査の場合には、抜き取り
マウント検査が行われる間にもマウント作業は続行され
ており、もしマウント位置ずれが発見されても、マウン
ト工程は進行しているので、多くの不良品が作られるこ
とになる。
に、マウント工程では数百個から数千個の半導体チップ
で構成されるロット単位でマウント作業が行われ、マウ
ント作業の終了後にそのロット単位で半導体チップの全
数または抜き取りによるマウント検査が行われている。
全数検査の場合には、もし１ロットの途中で半導体チッ
プ３２の端子３３とランドマークパターン３１とのずれ
が生じ、後のマウント検査でそれが発見された場合に
は、１ロットすべての製品が不良になる可能性が大き
い。また、抜き取りマウント検査の場合には、抜き取り
マウント検査が行われる間にもマウント作業は続行され
ており、もしマウント位置ずれが発見されても、マウン
ト工程は進行しているので、多くの不良品が作られるこ
とになる。
【０００６】また、従来のマウント工程と検査工程を有
するシステムにおいては、マウント工程の後に検査工程
を追加しなければならないので、作業工数の増加を招い
ていた。
するシステムにおいては、マウント工程の後に検査工程
を追加しなければならないので、作業工数の増加を招い
ていた。
【０００７】本発明は、上述の課題に鑑みてなされたも
ので、その目的とするところは、各半導体チップごとに
マウント工程と検査工程とを行い、半導体チップごとに
マウント位置ずれを補正できる半導体チップのマウント
方法及び装置を提供するものである。
ので、その目的とするところは、各半導体チップごとに
マウント工程と検査工程とを行い、半導体チップごとに
マウント位置ずれを補正できる半導体チップのマウント
方法及び装置を提供するものである。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、半導体チップをマウントする半導体チッ
プ・マウント方法において、第１の半導体チップを第２
の半導体チップ上にマウントするステップと、前記でマ
ウントされた第１の半導体チップのマウント位置ずれを
判断するステップと、前記の半導体チップのマウント位
置ずれがある場合に、次に第１の半導体チップがマウン
トされるべき第２の半導体チップのマウント位置を補正
するステップとを備えたことを特徴とする。
め、本発明は、半導体チップをマウントする半導体チッ
プ・マウント方法において、第１の半導体チップを第２
の半導体チップ上にマウントするステップと、前記でマ
ウントされた第１の半導体チップのマウント位置ずれを
判断するステップと、前記の半導体チップのマウント位
置ずれがある場合に、次に第１の半導体チップがマウン
トされるべき第２の半導体チップのマウント位置を補正
するステップとを備えたことを特徴とする。
【０００９】また、本発明におけるマウントステップ
は、第１の半導体チップの第１の所定位置を画像処理に
よって決定するステップと、第２の半導体チップの第２
の所定位置を画像処理によって決定するステップと、前
記で決定された第１の半導体チップの第１の所定位置が
第２の半導体チップの第２の所定位置に一致するように
マウントするステップとを備えたことを特徴とする
は、第１の半導体チップの第１の所定位置を画像処理に
よって決定するステップと、第２の半導体チップの第２
の所定位置を画像処理によって決定するステップと、前
記で決定された第１の半導体チップの第１の所定位置が
第２の半導体チップの第２の所定位置に一致するように
マウントするステップとを備えたことを特徴とする
【００１０】また、本発明におけるマウント位置ずれを
判断するステップは、マウントされた第１の半導体チッ
プと第２の半導体チップの各認識マークを画像処理によ
って検出するステップと、検出された認識マークから２
つの半導体チップの相互位置を計算するステップと、前
記で計算された相互位置に基づいて上記２つの半導体チ
ップのマウント位置ずれを判断するステップとを備えた
ことを特徴とする。
判断するステップは、マウントされた第１の半導体チッ
プと第２の半導体チップの各認識マークを画像処理によ
って検出するステップと、検出された認識マークから２
つの半導体チップの相互位置を計算するステップと、前
記で計算された相互位置に基づいて上記２つの半導体チ
ップのマウント位置ずれを判断するステップとを備えた
ことを特徴とする。
【００１１】また、本発明のマウントステップにおける
第１の半導体チップの第１の所定位置は、第１の半導体
チップ上の認識マークＡ、Ｂから計算された中心位置Ｑ
であり、第２の半導体チップ上の第２の所定位置は、第
２の半導体チップ上の認識マークＣ、Ｄから計算された
目標位置Ｐであることを特徴とする。
第１の半導体チップの第１の所定位置は、第１の半導体
チップ上の認識マークＡ、Ｂから計算された中心位置Ｑ
であり、第２の半導体チップ上の第２の所定位置は、第
２の半導体チップ上の認識マークＣ、Ｄから計算された
目標位置Ｐであることを特徴とする。
【００１２】また、本発明におけるマウント位置を補正
するステップは、第２の半導体チップが搭載されるｘｙ
θステージ１２のｘｙθ位置を補正するステップを含む
ことを特徴とする。
するステップは、第２の半導体チップが搭載されるｘｙ
θステージ１２のｘｙθ位置を補正するステップを含む
ことを特徴とする。
【００１３】さらに、本発明は、半導体チップをマウン
トする半導体チップ・マウント装置において、第１の半
導体チップを第２の半導体チップ上にマウントする手段
と、前記でマウントされた第１の半導体チップのマウン
ト位置ずれを判断する手段と、前記の半導体チップのマ
ウント位置ずれがある場合に、次に第１の半導体チップ
がマウントされるべき第２の半導体チップのマウント位
置を補正する手段とを備えたことを特徴とする。
トする半導体チップ・マウント装置において、第１の半
導体チップを第２の半導体チップ上にマウントする手段
と、前記でマウントされた第１の半導体チップのマウン
ト位置ずれを判断する手段と、前記の半導体チップのマ
ウント位置ずれがある場合に、次に第１の半導体チップ
がマウントされるべき第２の半導体チップのマウント位
置を補正する手段とを備えたことを特徴とする。
【００１４】また、本発明におけるマウント手段は、第
１の半導体チップの第１の所定位置を画像処理によって
決定する手段と、第２の半導体チップの第２の所定位置
を画像処理によって決定する手段と、前記で決定された
第１の半導体チップの第１の所定位置が第２の半導体チ
ップの第２の所定位置に一致するようにマウントする手
段とを備えたことを特徴とする
１の半導体チップの第１の所定位置を画像処理によって
決定する手段と、第２の半導体チップの第２の所定位置
を画像処理によって決定する手段と、前記で決定された
第１の半導体チップの第１の所定位置が第２の半導体チ
ップの第２の所定位置に一致するようにマウントする手
段とを備えたことを特徴とする
【００１５】また、本発明におけるマウント位置ずれを
判断する手段は、マウントされた第１の半導体チップと
第２の半導体チップの各認識マークを画像処理によって
検出する手段と、検出された認識マークから２つの半導
体チップの相互位置を計算する手段と、前記で計算され
た相互位置に基づいて上記２つの半導体チップのマウン
ト位置ずれを判断する手段とを備えたことを特徴とす
る。
判断する手段は、マウントされた第１の半導体チップと
第２の半導体チップの各認識マークを画像処理によって
検出する手段と、検出された認識マークから２つの半導
体チップの相互位置を計算する手段と、前記で計算され
た相互位置に基づいて上記２つの半導体チップのマウン
ト位置ずれを判断する手段とを備えたことを特徴とす
る。
【００１６】また、本発明のマウント手段における第１
の半導体チップの第１の所定位置は、第１の半導体チッ
プ上の認識マークＡ、Ｂから計算された中心位置Ｑであ
り、第２の半導体チップ上の第２の所定位置は、第２の
半導体チップ上の認識マークＣ、Ｄから計算された目標
位置Ｐであることを特徴とする。
の半導体チップの第１の所定位置は、第１の半導体チッ
プ上の認識マークＡ、Ｂから計算された中心位置Ｑであ
り、第２の半導体チップ上の第２の所定位置は、第２の
半導体チップ上の認識マークＣ、Ｄから計算された目標
位置Ｐであることを特徴とする。
【００１７】また、本発明におけるマウント位置を補正
する手段は、第２の半導体チップが搭載されるｘｙθス
テージ１２のｘｙθ位置を補正する手段を含むことを特
徴とする。
する手段は、第２の半導体チップが搭載されるｘｙθス
テージ１２のｘｙθ位置を補正する手段を含むことを特
徴とする。
【００１８】
【発明の実施の形態】本発明の一実施の形態の半導体チ
ップのマウント方法および装置について、図１から図５
を用いて説明する。図１は本発明の実施の形態の半導体
チップのマウント装置の概要を示す図である。図１にお
いて、半導体チップのマウント装置は、ＬＯＰチップ配
列部２３、搬送部２７、マウント部２８から構成され
る。ここで、ＬＯＰチップ配列部２３は、ＬＯＰチップ
３を貼り付けた粘着シート５、およびその粘着シート５
を取り付けるＬＯＰチップ配列リング６、その上部に設
けられたＣＣＤカメラ１３、およびＬＯＰチップ３を吸
着するＬＯＰチップ吸着部２６およびそのＬＯＰチップ
吸着部２６を支えるコレット７から構成される。一方、
マウント部２８は、ｘｙθステージ１２およびその上部
に設けられたＣＣＤカメラ１４から構成される。
ップのマウント方法および装置について、図１から図５
を用いて説明する。図１は本発明の実施の形態の半導体
チップのマウント装置の概要を示す図である。図１にお
いて、半導体チップのマウント装置は、ＬＯＰチップ配
列部２３、搬送部２７、マウント部２８から構成され
る。ここで、ＬＯＰチップ配列部２３は、ＬＯＰチップ
３を貼り付けた粘着シート５、およびその粘着シート５
を取り付けるＬＯＰチップ配列リング６、その上部に設
けられたＣＣＤカメラ１３、およびＬＯＰチップ３を吸
着するＬＯＰチップ吸着部２６およびそのＬＯＰチップ
吸着部２６を支えるコレット７から構成される。一方、
マウント部２８は、ｘｙθステージ１２およびその上部
に設けられたＣＣＤカメラ１４から構成される。
【００１９】図１において、図示されない前工程におい
て製造されたＬＯＰ（Laser diodeOn Photo diode）チ
ップ３（第１の半導体チップ）は、ＬＯＰチップ配列リ
ング６上の粘着シート５上に整列されて供給される。Ｃ
ＣＤカメラ１３は、ＬＯＰチップ３の画像を取り込んで
その位置データを得る。粘着シート５上のＬＯＰチップ
３はコレット７に設けられたＬＯＰチップ吸着部２６で
吸着され、搬送駆動機構（不図示）によりマウント部２
８へ搬送されて、ウエハ上に配列されたＰＤＩＣ（Phot
o Diode IC）チップ４（第２の半導体チップ）の所定の
位置にマウントされる。なお、ＬＯＰチップ３をＰＤＩ
Ｃチップ４上にマウントする位置は、ウエハ８の上部に
おかれたＣＣＤカメラ１４によりＰＤＩＣチップ４の画
像を取り込んで得られた位置データを基に決定される。
て製造されたＬＯＰ（Laser diodeOn Photo diode）チ
ップ３（第１の半導体チップ）は、ＬＯＰチップ配列リ
ング６上の粘着シート５上に整列されて供給される。Ｃ
ＣＤカメラ１３は、ＬＯＰチップ３の画像を取り込んで
その位置データを得る。粘着シート５上のＬＯＰチップ
３はコレット７に設けられたＬＯＰチップ吸着部２６で
吸着され、搬送駆動機構（不図示）によりマウント部２
８へ搬送されて、ウエハ上に配列されたＰＤＩＣ（Phot
o Diode IC）チップ４（第２の半導体チップ）の所定の
位置にマウントされる。なお、ＬＯＰチップ３をＰＤＩ
Ｃチップ４上にマウントする位置は、ウエハ８の上部に
おかれたＣＣＤカメラ１４によりＰＤＩＣチップ４の画
像を取り込んで得られた位置データを基に決定される。
【００２０】図２は本発明の一実施の形態に係る半導体
チップのマウント装置の構成を示すブロック図である。
図２において、本発明の半導体チップのマウント装置は
ＬＯＰチップ３の位置を認識するためにＬＯＰチップ３
の上部に置かれたＣＣＤカメラ１３、ＣＣＤカメラ１３
によって得られた画像からＬＯＰチップ３のマークを認
識するＬＯＰチップマーク認識部２１、ウエハ８の上部
におかれたＣＣＤカメラ１４、ＣＣＤカメラ１４によっ
て得られた画像からＰＤＩＣチップ４のマークを認識す
るＰＤＩＣチップマーク認識部２２、ＬＯＰチップ３を
吸着するＬＯＰチップ吸着部２６、ＬＯＰチップ吸着部
２６で吸着されたＬＯＰチップ３をマウント部へ搬送す
るＬＯＰチップ搬送部２７、ＬＯＰチップ３をＰＤＩＣ
チップ４上にマウントするマウント部２８、これらのＬ
ＯＰチップマーク認識部２１およびＰＤＩＣチップマー
ク認識部２２からのマーク認識画像を取込んでＬＯＰチ
ップ３およびＰＤＩＣチップ４の位置を計算すると共
に、ＬＯＰチップ吸着部２６、ＬＯＰチップ搬送部２７
およびマウント部２８を制御するＣＰＵ２４、マウント
部２８でマウントされた位置が所定の正しい位置にある
か否かを判断する判断部２５、前記判断部２５からフィ
ードバックされた位置補正データによって、次のＬＯＰ
チップ３のマウント位置を補正駆動するｘｙθステージ
駆動部２９から構成される。
チップのマウント装置の構成を示すブロック図である。
図２において、本発明の半導体チップのマウント装置は
ＬＯＰチップ３の位置を認識するためにＬＯＰチップ３
の上部に置かれたＣＣＤカメラ１３、ＣＣＤカメラ１３
によって得られた画像からＬＯＰチップ３のマークを認
識するＬＯＰチップマーク認識部２１、ウエハ８の上部
におかれたＣＣＤカメラ１４、ＣＣＤカメラ１４によっ
て得られた画像からＰＤＩＣチップ４のマークを認識す
るＰＤＩＣチップマーク認識部２２、ＬＯＰチップ３を
吸着するＬＯＰチップ吸着部２６、ＬＯＰチップ吸着部
２６で吸着されたＬＯＰチップ３をマウント部へ搬送す
るＬＯＰチップ搬送部２７、ＬＯＰチップ３をＰＤＩＣ
チップ４上にマウントするマウント部２８、これらのＬ
ＯＰチップマーク認識部２１およびＰＤＩＣチップマー
ク認識部２２からのマーク認識画像を取込んでＬＯＰチ
ップ３およびＰＤＩＣチップ４の位置を計算すると共
に、ＬＯＰチップ吸着部２６、ＬＯＰチップ搬送部２７
およびマウント部２８を制御するＣＰＵ２４、マウント
部２８でマウントされた位置が所定の正しい位置にある
か否かを判断する判断部２５、前記判断部２５からフィ
ードバックされた位置補正データによって、次のＬＯＰ
チップ３のマウント位置を補正駆動するｘｙθステージ
駆動部２９から構成される。
【００２１】図３は、ＬＯＰチップ３がＰＤＩＣチップ
４上にマウントされる迄の工程を説明する図である。図
３（ａ）は、本発明でマウントすべきＬＯＰチップ３、
およびそのＬＯＰチップ３がマウントされるＰＤＩＣチ
ップ４の平面図を示す。ＬＯＰチップ３は、認識マーク
Ａ、認識マークＢが形成されたＰＤ（photo diode）チ
ップ２上に、ＬＤ（Laser diode）チップ１をマウント
して構成されている。このＬＯＰチップ３は本発明のマ
ウント工程の前工程で製造され、上述のように、ＬＯＰ
チップ配列リング６上の粘着シート５上に整列されて供
給される。図３（ａ）のＰＤＩＣチップ４は、認識マー
クＣ、ＤおよびＬＯＰチップマウントエリア９を有し、
このＬＯＰチップマウントエリア９上にＬＯＰチップ３
がマウントされる。
４上にマウントされる迄の工程を説明する図である。図
３（ａ）は、本発明でマウントすべきＬＯＰチップ３、
およびそのＬＯＰチップ３がマウントされるＰＤＩＣチ
ップ４の平面図を示す。ＬＯＰチップ３は、認識マーク
Ａ、認識マークＢが形成されたＰＤ（photo diode）チ
ップ２上に、ＬＤ（Laser diode）チップ１をマウント
して構成されている。このＬＯＰチップ３は本発明のマ
ウント工程の前工程で製造され、上述のように、ＬＯＰ
チップ配列リング６上の粘着シート５上に整列されて供
給される。図３（ａ）のＰＤＩＣチップ４は、認識マー
クＣ、ＤおよびＬＯＰチップマウントエリア９を有し、
このＬＯＰチップマウントエリア９上にＬＯＰチップ３
がマウントされる。
【００２２】図３（ｂ）は、ＬＯＰチップ３がコレット
７によって吸着され、マウント部へ搬送され、ウエハ上
のＰＤＩＣチップ４の所定の位置にマウントされる動作
を示した側面図である。点線のＬＯＰチップ３が、コレ
ットで吸着搬送され、ＰＤＩＣチップ４上に実線のよう
にマウントされる様子を示す。また、図３（ｃ）は、Ｌ
ＯＰチップ３がＰＤＩＣチップ４上にマウントされた状
態を示す斜視図である。
７によって吸着され、マウント部へ搬送され、ウエハ上
のＰＤＩＣチップ４の所定の位置にマウントされる動作
を示した側面図である。点線のＬＯＰチップ３が、コレ
ットで吸着搬送され、ＰＤＩＣチップ４上に実線のよう
にマウントされる様子を示す。また、図３（ｃ）は、Ｌ
ＯＰチップ３がＰＤＩＣチップ４上にマウントされた状
態を示す斜視図である。
【００２３】図４は、ＬＯＰチップ３がＰＤＩＣチップ
４上にマウントされるマウント位置を決定するための説
明図である。図４（ａ）において、ＬＯＰチップ３をＰ
ＤＩＣチップ４上のＬＯＰチップマウントエリア９にマ
ウントするために、ＰＤＩＣチップマーク認識部２２で
得られた画像データから、目標位置ＰがＰＤＩＣチップ
４上の認識マークＣ、Ｄを結ぶ直線に垂直な線上に計算
で求められる。
４上にマウントされるマウント位置を決定するための説
明図である。図４（ａ）において、ＬＯＰチップ３をＰ
ＤＩＣチップ４上のＬＯＰチップマウントエリア９にマ
ウントするために、ＰＤＩＣチップマーク認識部２２で
得られた画像データから、目標位置ＰがＰＤＩＣチップ
４上の認識マークＣ、Ｄを結ぶ直線に垂直な線上に計算
で求められる。
【００２４】図４（ｂ）は、ＰＤＩＣチップ４上の目標
位置Ｐと、ＬＯＰチップ３上の中心位置Ｑとの関係を示
した図である。ＬＯＰチップ３の中心位置Ｑは、ＬＯＰ
チップマーク認識部２１で得られた画像データから、中
心位置ＱがＰＤチップ２上の認識マークＡおよびＢを結
ぶ直線の中点に垂直な線上に計算で求められる。マウン
トは、これらのＬＯＰチップ３の中心位置ＱがＰＤＩＣ
チップ４の目標位置Ｐに一致するように行われる。
位置Ｐと、ＬＯＰチップ３上の中心位置Ｑとの関係を示
した図である。ＬＯＰチップ３の中心位置Ｑは、ＬＯＰ
チップマーク認識部２１で得られた画像データから、中
心位置ＱがＰＤチップ２上の認識マークＡおよびＢを結
ぶ直線の中点に垂直な線上に計算で求められる。マウン
トは、これらのＬＯＰチップ３の中心位置ＱがＰＤＩＣ
チップ４の目標位置Ｐに一致するように行われる。
【００２５】図５は本発明の一実施の形態のマウント工
程を示すフローチャートである。図５を用いて、本発明
のマウント工程および検査・補正工程を詳しく説明す
る。まず、マウント工程について説明する。図５におい
て、ステップＳ１で、ＣＣＤカメラ１３を用いてＬＯＰ
チップ３の画像を取り込み、画像処理を行い、認識マー
クＡ、Ｂを検出する。ステップＳ２で、ＬＯＰチップ３
上の中心位置Ｑを、認識マークＡ、Ｂの位置を基準に計
算により求める。
程を示すフローチャートである。図５を用いて、本発明
のマウント工程および検査・補正工程を詳しく説明す
る。まず、マウント工程について説明する。図５におい
て、ステップＳ１で、ＣＣＤカメラ１３を用いてＬＯＰ
チップ３の画像を取り込み、画像処理を行い、認識マー
クＡ、Ｂを検出する。ステップＳ２で、ＬＯＰチップ３
上の中心位置Ｑを、認識マークＡ、Ｂの位置を基準に計
算により求める。
【００２６】ステップＳ３で、ＣＣＤカメラ１４を用い
てＰＤＩＣチップ４の画像を取り込み、画像処理を行
い、認識マークＣ、Ｄを検出する。ステップＳ４で、Ｐ
ＤＩＣチップ４上の目標位置Ｐを、認識マークＣ、Ｄの
位置を基準に計算により求める。
てＰＤＩＣチップ４の画像を取り込み、画像処理を行
い、認識マークＣ、Ｄを検出する。ステップＳ４で、Ｐ
ＤＩＣチップ４上の目標位置Ｐを、認識マークＣ、Ｄの
位置を基準に計算により求める。
【００２７】次に、ステップＳ５で、銀ペーストを、Ｐ
ＤＩＣチップ４のＬＯＰチップマウントエリア９中の目
標位置Ｐ付近に塗布する。ステップＳ６で、ＬＯＰチッ
プ吸着部２６がＬＯＰチップ３をＬＯＰチップ配列リン
グ６上の粘着シート５（図１参照）上から吸着し、図示
されない搬送装置で、そのＬＯＰチップ３はＰＤＩＣチ
ップ４が形成されたウエハ上へ搬送される。ステップＳ
７で、ＬＯＰチップ３上の中心位置ＱをＰＤＩＣチップ
４上の目標位置Ｐに一致させ、ステップＳ８で、ＬＯＰ
チップ３の中心位置ＱがＰＤＩＣチップ４の目標位置Ｐ
に重なるようにマウントする。これでマウント工程は終
了する。なお、ステップＳ１、Ｓ２とステップＳ３，Ｓ
４との順序は逆でもかまわない。また、ステップＳ５の
銀ペースト塗布の時期は、ステップＳ８のＬＯＰチップ
３をＰＤＩＣチップ４にマウントする前であればいつで
もよい。
ＤＩＣチップ４のＬＯＰチップマウントエリア９中の目
標位置Ｐ付近に塗布する。ステップＳ６で、ＬＯＰチッ
プ吸着部２６がＬＯＰチップ３をＬＯＰチップ配列リン
グ６上の粘着シート５（図１参照）上から吸着し、図示
されない搬送装置で、そのＬＯＰチップ３はＰＤＩＣチ
ップ４が形成されたウエハ上へ搬送される。ステップＳ
７で、ＬＯＰチップ３上の中心位置ＱをＰＤＩＣチップ
４上の目標位置Ｐに一致させ、ステップＳ８で、ＬＯＰ
チップ３の中心位置ＱがＰＤＩＣチップ４の目標位置Ｐ
に重なるようにマウントする。これでマウント工程は終
了する。なお、ステップＳ１、Ｓ２とステップＳ３，Ｓ
４との順序は逆でもかまわない。また、ステップＳ５の
銀ペースト塗布の時期は、ステップＳ８のＬＯＰチップ
３をＰＤＩＣチップ４にマウントする前であればいつで
もよい。
【００２８】次に、検査・補正工程について説明する。
ステップＳ９で、ＰＤＩＣチップ４上にマウント済みの
ＬＯＰチップ３の認識マークＡ，ＢおよびＰＤＩＣチッ
プ４上の認識マークＣ，ＤをＣＣＤカメラ１４で検出す
る。次に、ステップＳ１０でＰＤＩＣチップ上の目標位
置ＰとＬＯＰチップ３上の中心位置Ｑが所定の範囲内に
あるか否かを確認をする。
ステップＳ９で、ＰＤＩＣチップ４上にマウント済みの
ＬＯＰチップ３の認識マークＡ，ＢおよびＰＤＩＣチッ
プ４上の認識マークＣ，ＤをＣＣＤカメラ１４で検出す
る。次に、ステップＳ１０でＰＤＩＣチップ上の目標位
置ＰとＬＯＰチップ３上の中心位置Ｑが所定の範囲内に
あるか否かを確認をする。
【００２９】ステップＳ１１でマウント済みのＬＯＰチ
ップ３が所定の範囲内にマウントされていれば（ステッ
プ１１でＹｅｓの場合）検査・補正工程は終了する。一
方、マウント位置が所定の範囲内にないと判断されると
（ステップ１１でＮｏの場合）、ステップＳ１２で、そ
の時の位置データを、次にマウントするＬＯＰチップ３
の位置決め補正データとしてＣＰＵ２４（図２）へフィ
ードバックし、ステップＳ１２で、ＣＰＵ２４は、ｘｙ
θステージ駆動部１９を介してｘｙθステージ１２（図
１）を駆動して、ＰＤＩＣチップ４の位置を補正する。
このＰＤＩＣチップ４の位置補正によって、ＬＯＰチッ
プ３はＰＤＩＣチップ４上の正確な位置にマウントされ
る。尚、マウント位置が所定の範囲内にない場合には、
アラームを発し、またはモニタ上に警告を表示するなど
して、速やかにマウント装置を停止することもできる。
ップ３が所定の範囲内にマウントされていれば（ステッ
プ１１でＹｅｓの場合）検査・補正工程は終了する。一
方、マウント位置が所定の範囲内にないと判断されると
（ステップ１１でＮｏの場合）、ステップＳ１２で、そ
の時の位置データを、次にマウントするＬＯＰチップ３
の位置決め補正データとしてＣＰＵ２４（図２）へフィ
ードバックし、ステップＳ１２で、ＣＰＵ２４は、ｘｙ
θステージ駆動部１９を介してｘｙθステージ１２（図
１）を駆動して、ＰＤＩＣチップ４の位置を補正する。
このＰＤＩＣチップ４の位置補正によって、ＬＯＰチッ
プ３はＰＤＩＣチップ４上の正確な位置にマウントされ
る。尚、マウント位置が所定の範囲内にない場合には、
アラームを発し、またはモニタ上に警告を表示するなど
して、速やかにマウント装置を停止することもできる。
【００３０】
【発明の効果】以上説明したように、本発明によれば、
マウント装置は、マウント済みの半導体チップの位置が
所定の位置にマウントされているか否かを各マウント動
作ごとに確認し、その確認した位置データを次にマウン
トする半導体チップのマウント位置決めのためにフィー
ドバックするので、次のＬＯＰチップのマウント動作の
精度を向上させることができる。
マウント装置は、マウント済みの半導体チップの位置が
所定の位置にマウントされているか否かを各マウント動
作ごとに確認し、その確認した位置データを次にマウン
トする半導体チップのマウント位置決めのためにフィー
ドバックするので、次のＬＯＰチップのマウント動作の
精度を向上させることができる。
【００３１】また、マウント済みの半導体チップのマウ
ント位置情報が直ちに次の半導体チップのマウント工程
にフィードバックされるので、半導体チップの歩留まり
が向上すると共に、ＰＤＩＣチップの廃棄（不良品）が
ほとんどなくなる。
ント位置情報が直ちに次の半導体チップのマウント工程
にフィードバックされるので、半導体チップの歩留まり
が向上すると共に、ＰＤＩＣチップの廃棄（不良品）が
ほとんどなくなる。
【００３２】さらに、半導体チップ・マウント装置の中
に検査工程が組込まれているので、従来のように、マウ
ント工程の外に検査工程を付加することが不要になり、
管理工数が削減できると共に、検査設備への投資が軽減
される。
に検査工程が組込まれているので、従来のように、マウ
ント工程の外に検査工程を付加することが不要になり、
管理工数が削減できると共に、検査設備への投資が軽減
される。
【図１】 本発明の一実施の形態に係る半導体チップ・
マウント装置の概略を示す図である。
マウント装置の概略を示す図である。
【図２】 本発明の一実施の形態に係る半導体チップ・
マウント装置のブロック構成を示す図である。
マウント装置のブロック構成を示す図である。
【図３】 本発明の一実施の形態に係る半導体チップ・
マウント装置において、ＬＯＰチップがＰＤＩＣチップ
上にマウントされる迄の工程を説明する図である。
マウント装置において、ＬＯＰチップがＰＤＩＣチップ
上にマウントされる迄の工程を説明する図である。
【図４】 本発明の一実施の形態に係る半導体チップ・
マウント装置において、ウエハ上のＰＤＩＣチップおよ
びＬＯＰチップのマウント位置の部分拡大図を示す図で
ある。
マウント装置において、ウエハ上のＰＤＩＣチップおよ
びＬＯＰチップのマウント位置の部分拡大図を示す図で
ある。
【図５】 本発明の一実施の形態に係る半導体チップ・
マウント装置における半導体チップのマウント工程を示
すフローチャートである。
マウント装置における半導体チップのマウント工程を示
すフローチャートである。
【図６】 従来の半導体チップのマウント工程の概略を
示す図である。
示す図である。
１…ＬＤチップ、 ２…ＰＤチップ、 ３…ＬＯＰチッ
プ、 ４…ＰＤＩＣチップ、 ５…粘着シート、 ６…
ＬＯＰチップ配列リング、 ７…コレット、８…ウエ
ハ、 ９…ＬＯＰチップのマウントエリア、 １２…ｘ
ｙθステージ、１３…ＬＯＰチップ用ＣＣＤカメラ、
１４…ＰＤＩＣチップ用ＣＣＤカメラ、 ２１…ＬＯＰ
チップマーク認識部、 ２２…ＰＤＩＣチップマーク認
識部、２３…ＬＯＰチップ配列部、 ２４…ＣＰＵ、
２５…判断部、 ３６…ＬＯＰチップ吸着部、 ２７…
ＬＯＰチップ搬送部、 ２８…マウント部、 ２９…ｘ
ｙθステージ駆動部
プ、 ４…ＰＤＩＣチップ、 ５…粘着シート、 ６…
ＬＯＰチップ配列リング、 ７…コレット、８…ウエ
ハ、 ９…ＬＯＰチップのマウントエリア、 １２…ｘ
ｙθステージ、１３…ＬＯＰチップ用ＣＣＤカメラ、
１４…ＰＤＩＣチップ用ＣＣＤカメラ、 ２１…ＬＯＰ
チップマーク認識部、 ２２…ＰＤＩＣチップマーク認
識部、２３…ＬＯＰチップ配列部、 ２４…ＣＰＵ、
２５…判断部、 ３６…ＬＯＰチップ吸着部、 ２７…
ＬＯＰチップ搬送部、 ２８…マウント部、 ２９…ｘ
ｙθステージ駆動部
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 25/18
Claims (10)
- 【請求項１】 半導体チップをマウントする半導体チッ
プ・マウント方法において、 第１の半導体チップを第２の半導体チップ上にマウント
するステップと、前記でマウントされた第１の半導体チ
ップのマウント位置ずれを判断するステップと、前記の
半導体チップのマウント位置ずれがある場合に、次に第
１の半導体チップがマウントされるべき第２の半導体チ
ップのマウント位置を補正するステップとを備えたこと
を特徴とする半導体チップ・マウント方法。 - 【請求項２】 前記のマウントステップは、 第１の半導体チップの第１の所定位置を画像処理によっ
て決定するステップと、 第２の半導体チップの第２の所定位置を画像処理によっ
て決定するステップと、 前記で決定された第１の半導体チップの第１の所定位置
が第２の半導体チップの第２の所定位置に一致するよう
にマウントするステップとを備えたことを特徴とする請
求項１記載の半導体チップ・マウント方法。 - 【請求項３】 前記のマウント位置ずれを判断するステ
ップは、 マウントされた第１の半導体チップと第２の半導体チッ
プの各認識マークを画像処理によって検出するステップ
と、前記で検出された認識マークから２つの半導体チッ
プの相互位置を計算するステップと、前記で計算された
相互位置に基づいて上記２つの半導体チップのマウント
位置ずれを判断するステップとを備えたことを特徴とす
る請求項1記載の半導体チップ・マウント方法。 - 【請求項４】 前記の第１の半導体チップの第１の所定
位置は、第１の半導体チップ上の認識マークＡ、Ｂから
計算された中心位置Ｑであり、第２の半導体チップ上の
第２の所定位置は、第２の半導体チップ上の認識マーク
Ｃ、Ｄから計算された目標位置Ｐであることを特徴とす
る請求項２記載の半導体チップ・マウント方法。 - 【請求項５】 前記のマウント位置を補正するステップ
は、第２の半導体チップが搭載されるｘｙθステージ１
２のｘｙθ位置を補正するステップを含むことを特徴と
する請求項１記載の半導体チップ・マウント方法。 - 【請求項６】 半導体チップをマウントする半導体チッ
プ・マウント装置において、 第１の半導体チップを第２の半導体チップ上にマウント
する手段と、前記でマウントされた第１の半導体チップ
のマウント位置ずれを判断する手段と、前記の半導体チ
ップのマウント位置ずれがある場合に、次に第１の半導
体チップがマウントされるべき第２の半導体チップのマ
ウント位置を補正する手段とを備えたことを特徴とする
半導体チップ・マウント装置。 - 【請求項７】 前記のマウント手段は、 第１の半導体チップの第１の所定位置を画像処理によっ
て決定する手段と、 第２の半導体チップの第２の所定位置を画像処理によっ
て決定する手段と、 前記で決定された第１の半導体チップの第１の所定位置
が第２の半導体チップの第２の所定位置に一致するよう
にマウントする手段とを備えたことを特徴とする請求項
６記載の半導体チップ・マウント装置。 - 【請求項８】 前記のマウント位置ずれを判断する手段
は、 マウントされた第１の半導体チップと第２の半導体チッ
プの各認識マークを画像処理によって検出する手段と、
前記で検出された認識マークから２つの半導体チップの
相互位置を計算する手段と、前記で計算された相互位置
に基づいて上記２つの半導体チップのマウント位置ずれ
を判断する手段とを備えたことを特徴とする請求項６記
載の半導体チップ・マウント装置。 - 【請求項９】 前記の第１の半導体チップの第１の所定
位置は、第１の半導体チップ上の認識マークＡ、Ｂから
計算された中心位置Ｑであり、第２の半導体チップ上の
第２の所定位置は、第２の半導体チップ上の認識マーク
Ｃ、Ｄから計算された目標位置Ｐであることを特徴とす
る請求項７記載の半導体チップ・マウント装置。 - 【請求項１０】 前記のマウント位置を補正する手段
は、第２の半導体チップが搭載されるｘｙθステージ１
２のｘｙθ位置を補正する手段を含むことを特徴とする
請求項６記載の半導体チップ・マウント装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001218237A JP2003031600A (ja) | 2001-07-18 | 2001-07-18 | 半導体チップ・マウント方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001218237A JP2003031600A (ja) | 2001-07-18 | 2001-07-18 | 半導体チップ・マウント方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003031600A true JP2003031600A (ja) | 2003-01-31 |
Family
ID=19052444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001218237A Pending JP2003031600A (ja) | 2001-07-18 | 2001-07-18 | 半導体チップ・マウント方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003031600A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010251415A (ja) * | 2009-04-13 | 2010-11-04 | Hitachi High-Technologies Corp | 作業処理装置あるいは表示基板モジュール組立ラインまたは表示基板モジュール組立方法 |
| JP2011119323A (ja) * | 2009-12-01 | 2011-06-16 | Canon Machinery Inc | 被供給物の供給方法。 |
| CN104465553A (zh) * | 2014-01-10 | 2015-03-25 | 立昌先进科技股份有限公司 | 一种小型化表面黏着型二极体封装元件及其制法 |
| JP2017199849A (ja) * | 2016-04-28 | 2017-11-02 | 日亜化学工業株式会社 | 発光装置の製造方法、レーザモジュールの製造方法及び発光装置 |
| JP2019212835A (ja) * | 2018-06-07 | 2019-12-12 | キヤノンマシナリー株式会社 | 位置決め方法及び位置決め装置 |
-
2001
- 2001-07-18 JP JP2001218237A patent/JP2003031600A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010251415A (ja) * | 2009-04-13 | 2010-11-04 | Hitachi High-Technologies Corp | 作業処理装置あるいは表示基板モジュール組立ラインまたは表示基板モジュール組立方法 |
| JP2011119323A (ja) * | 2009-12-01 | 2011-06-16 | Canon Machinery Inc | 被供給物の供給方法。 |
| CN104465553A (zh) * | 2014-01-10 | 2015-03-25 | 立昌先进科技股份有限公司 | 一种小型化表面黏着型二极体封装元件及其制法 |
| JP2015133487A (ja) * | 2014-01-10 | 2015-07-23 | 立昌先進科技股▲分▼有限公司 | 小型ｓｍｄダイオードパッケージおよびその製造プロセス |
| JP2017199849A (ja) * | 2016-04-28 | 2017-11-02 | 日亜化学工業株式会社 | 発光装置の製造方法、レーザモジュールの製造方法及び発光装置 |
| US10612754B2 (en) | 2016-04-28 | 2020-04-07 | Nichia Corporation | Method for manufacturing light-emitting device, method for manufacturing laser module, and light-emitting device |
| JP2019212835A (ja) * | 2018-06-07 | 2019-12-12 | キヤノンマシナリー株式会社 | 位置決め方法及び位置決め装置 |
| JP7158901B2 (ja) | 2018-06-07 | 2022-10-24 | キヤノンマシナリー株式会社 | 位置決め方法及び位置決め装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4629584B2 (ja) | 実装システムおよび電子部品の実装方法 | |
| KR100303960B1 (ko) | 다이-본딩 머신 | |
| KR20190068467A (ko) | 전자 부품 실장 장치 및 전자 부품 실장 방법 | |
| JP3744251B2 (ja) | 電子部品実装方法 | |
| JP2009094283A (ja) | 実装基板の生産方法、表面実装機及び実装基板生産管理装置 | |
| WO2006118019A1 (ja) | 画像認識実装方法 | |
| JP4760752B2 (ja) | 部品搭載装置および部品搭載装置における搭載位置精度測定方法 | |
| JP2003031600A (ja) | 半導体チップ・マウント方法および装置 | |
| JP4122170B2 (ja) | 部品実装方法及び部品実装装置 | |
| JP2000150970A (ja) | 発光素子のボンディング方法および装置 | |
| JP4364333B2 (ja) | スクリーン印刷方法 | |
| JP2004146776A (ja) | フリップチップ実装装置及びフリップチップ実装方法 | |
| JP2002198415A (ja) | ウエハアライメント装置及びウエハアライメント方法 | |
| JP3899867B2 (ja) | 電子部品実装装置および電子部品実装方法 | |
| JP2006041006A (ja) | 半導体チップのボンディング方法及び装置 | |
| JP2000013097A (ja) | 部品搭載装置 | |
| JP3661468B2 (ja) | スクリーン印刷におけるスクリーンマスクの位置合わせ方法 | |
| JP2000252303A (ja) | ペレットボンディング方法 | |
| JP4173890B2 (ja) | フィルムキャリアテープ、フィルムキャリアテープの製造方法、ｉｃモジュールを搭載したフィルムキャリアテープ及びｉｃモジュールを搭載したフィルムキャリアテープの製造方法 | |
| JPH11221690A (ja) | レーザ加工装置およびレーザ加工方法 | |
| CN112331582A (zh) | 芯片贴装装置以及半导体器件的制造方法 | |
| JP3617483B2 (ja) | 電子部品実装方法 | |
| JP2001156498A (ja) | 表面実装部品装着機における持ち帰り電子部品の検出方法 | |
| JP2001168594A (ja) | 表面実装部品搭載装置 | |
| US20020181758A1 (en) | Die bonding apparatus with automatic die and lead frame image matching system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050401 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050408 |