JP4305678B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4305678B2
JP4305678B2 JP2007126717A JP2007126717A JP4305678B2 JP 4305678 B2 JP4305678 B2 JP 4305678B2 JP 2007126717 A JP2007126717 A JP 2007126717A JP 2007126717 A JP2007126717 A JP 2007126717A JP 4305678 B2 JP4305678 B2 JP 4305678B2
Authority
JP
Japan
Prior art keywords
resin layer
wiring
semiconductor device
layer
intermediate portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007126717A
Other languages
English (en)
Other versions
JP2008283038A (ja
Inventor
輝直 花岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007126717A priority Critical patent/JP4305678B2/ja
Priority to US12/115,578 priority patent/US7714410B2/en
Publication of JP2008283038A publication Critical patent/JP2008283038A/ja
Application granted granted Critical
Publication of JP4305678B2 publication Critical patent/JP4305678B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/645Inductive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置及びその製造方法に関する。
近年、ウエハレベルCSPと呼ばれる、半導体チップ上に樹脂層を形成し、その上に配線を形成し、配線上に外部端子を形成したパッケージが開発されている(特許文献1)。また、特許文献2には、半導体チップ上に、スパイラル状の配線からなるスパイラルインダクタを形成することが記載されている。スパイラルインダクタはそのQ値を向上させることが要求される。しかし、配線の抵抗値を下げることでQ値を上げようとすると、配線を厚くするか、配線の巻き数を少なくする必要があり、限られたスペースではそれが難しい。あるいは、半導体チップとスパイラル状の配線との間の樹脂層を厚くして、半導体チップを構成するシリコンとの容量結合を減らすことでQ値を上げようとすると、樹脂の厚みによって半導体装置が避けられない。
特開2005−26301号公報 特開2000−101025号公報
本発明の目的は、大型化することなく、Q値が高いスパイラルインダクタを有する半導体装置及びその製造方法を提供することにある。
(1)本発明に係る半導体装置は、
集積回路が形成され、前記集積回路に電気的に接続された電極を有する半導体基板と、
前記半導体基板の上に形成された樹脂層と、
前記電極に電気的に接続され、前記樹脂層の、前記半導体基板と対向する下面とは反対の上面に形成された、スパイラル状の配線からなるスパイラルインダクタと、
を含み、
前記配線は、前記スパイラル状に延びる軸線に交差する幅方向の両端部と、前記両端部間の中間部と、を有し、
前記中間部の少なくとも一部は、前記樹脂層の前記上面に接触し、
少なくとも前記両端部は、前記樹脂層の前記上面から間隔をあけて位置する。本発明によれば、スパイラルインダクタを構成する配線と樹脂層の上面との間にギャップが形成されているので、半導体チップを構成するシリコンとの容量結合を減らすことができ、大型化することなく、スパイラルインダクタのQ値を高くすることができる。
(2)この半導体装置において、
前記中間部は、前記樹脂層の前記上面に接触するとともに前記軸線に沿って並ぶ複数の第1の部分と、前記複数の第1の部分の間の第2の部分と、を含み、
前記第2の部分は、前記樹脂層の前記上面から間隔をあけて位置してもよい。
(3)この半導体装置において、
前記樹脂層及び前記配線を覆う被覆層をさらに含み、
前記樹脂層の前記上面と、前記配線と、に隣接するように前記被覆層にボイドが形成されていてもよい。
(4)この半導体装置において、
前記樹脂層の前記上面は、凸曲面をなしていてもよい。
(5)この半導体装置において、
前記樹脂層及び前記配線を覆う被覆層をさらに含み、
前記上面は、傾斜領域を含み、
前記樹脂層の前記上面と、前記配線の前記両端部のうち前記傾斜領域の下方側の端部と、前記配線の前記中間部の前記上面に接触する前記少なくとも一部と、に隣接するように前記被覆層にボイドが形成されていてもよい。
(6)この半導体装置において、
前記樹脂層の前記上面は、凹曲面をなしていてもよい。
(7)この半導体装置において、
前記樹脂層及び前記配線を覆う被覆層をさらに含み、
前記上面は、傾斜領域を含み、
前記樹脂層の前記上面と、前記配線の前記両端部のうち前記傾斜領域の下方側の端部と、前記配線の前記中間部の前記上面に接触する前記少なくとも一部と、に隣接するように前記被覆層にボイドが形成されていてもよい。
(8)本発明に係る半導体装置は、集積回路が形成され、前記集積回路に電気的に接続された電極を有する半導体基板と、
前記半導体基板の上に形成された樹脂層と、
前記電極に電気的に接続され、前記樹脂層の、前記半導体基板と対向する下面とは反対の上面に形成された、配線からなるスパイラルインダクタであって、第1の部分と、前記第1の部分よりも厚い第2の部分を有する前記スパイラルインダクタと、
を含み、
前記第2の部分は前記樹脂層と接し、前記第1の部分は前記樹脂層の前記上面と間隔をあけて位置する。本発明によれば、スパイラルインダクタを構成する配線の第1の部分と樹脂層の上面との間にギャップが形成されているので、半導体チップを構成するシリコンとの容量結合を減らすことができ、大型化することなく、スパイラルインダクタのQ値を高くすることができる。
(9)本発明に係る半導体装置の製造方法は、
集積回路と、前記集積回路と電気的に接続された電極とを有する半導体基板の、前記電極が形成された面に、樹脂層を形成する工程と、
前記樹脂層上に金属層を形成する工程と、
前記金属層をウエットエッチングして、スパイラル状に延びる軸線に交差する幅方向の両端部と、前記両端部間の中間部と、を有する配線からなるスパイラルインダクタを形成する工程と、
を含み、
前記ウエットエッチングによって、前記金属層の前記樹脂層に接触する下層部に対してサイドエッチングを進行させ、少なくとも前記両端部を、ギャップを介して前記樹脂層から間隔をあけて位置するように形成し、
前記中間部の前記下層部の全てが前記サイドエッチングによって除去され尽くされる前に前記ウエットエッチングを終了して、前記中間部の前記下層部の少なくとも一部を残す。本発明によれば、スパイラルインダクタを構成する配線と樹脂層の上面との間にギャップを形成するので、半導体チップを構成するシリコンとの容量結合を減らすことができ、大型化することなく、スパイラルインダクタのQ値を高くすることができる。
(10)この半導体装置の製造方法において、
前記配線を、複数のランド部と、前記複数のランド部を接続するライン部と、を有し、それぞれの前記ランド部の幅が前記ライン部の幅よりも広くなるように形成し、
前記複数のランド部で、前記中間部の前記下層部が残って前記樹脂層に接触するように、前記ウエットエッチングを終了してもよい。
(11)この半導体装置の製造方法において、
前記下層部は、TiW層であり、
過酸化水素系のエッチング液で前記ウエットエッチングを行ってもよい。
(第1の実施の形態)
図1は、本発明の第1の実施の形態に係る半導体装置を示す断面図である。半導体基板10は、最終製品としての半導体装置においては半導体チップであり、製造途中の中間製品においては半導体ウエハである。半導体基板10は、集積回路12(半導体チップには1つの集積回路12・半導体ウエハには複数の集積回路12)が形成されている。半導体基板10内に形成された内部配線を介して1つの集積回路12に電気的に接続された複数の電極14を有する。半導体基板10には、電極14の少なくとも一部が露出する様にパッシベーション膜16が形成されている。
半導体基板10の電極14が形成された面には樹脂層20が形成されている。樹脂層20は、半導体基板10の電極14が形成された面と対向する下面22と、下面22とは反対の上面24を有する。樹脂層20は、ポリイミド樹脂などで形成されている。
図2は、本発明の第1の実施の形態に係る半導体装置のスパイラルインダクタの平面図である。スパイラルインダクタは、樹脂層20の上面24に形成されている。上面24が平坦であれば、スパイラルインダクタは二次元的にのみ延びる。スパイラルインダクタは、スパイラル状の配線30からなる。図2に示す例では、曲線の渦巻き状の軸線に沿って配線30が形成されているが、図3に示す変形例のように、直線及び直角に屈曲する部分からなる矩形の渦巻き状の軸線28に沿って配線(図示せず)を形成してもよい。
配線30は、複数のランド部32と、複数のランド部32を接続するライン部34と、を有する。それぞれのランド部32の幅(スパイラル状に延びる軸線に交差する方向の幅。以下同じ。)がライン部34の幅よりも広くなるように形成されている。配線30は、幅方向の両端部36と、両端部36間の中間部38と、を有する。中間部38は、軸線に沿って間隔を置いて並ぶ複数の第1の部分40と、複数の第1の部分40の間の第2の部分42と、を含む。配線30の、第1の部分40を通る幅(ランド部32の幅)は、第2の部分42を通る幅(ライン部34の幅)よりも広い。中間部38の少なくとも一部(例えば複数の第1の部分40)は、樹脂層20の上面24に接触している。配線30の一部(例えば中間部38の第2の部分42)と、樹脂層20の上面24と、の間にはギャップが形成されている。また、両端部36は、ギャップを介して樹脂層20の上面24から間隔をあけて位置する。
スパイラルインダクタは、電極14に電気的に接続されている。例えば、スパイラルインダクタを構成する配線30の外側の端部から、第1の接続配線44が引き出されて電極14に電気的に接続されている。配線30の内側の端部は、樹脂層20に形成された貫通穴を介して、樹脂層20に下に配置された第2の接続配線46に電気的に接続され、第2の接続配線46は電極14に電気的に接続されている。
本実施の形態に係る半導体装置の製造方法では、半導体基板10の電極14が形成された面に樹脂層20を形成する。樹脂層20は、貫通穴を有するように形成する。その形成にはフォトリソグラフィを適用してもよい。
次に、樹脂層20上にスパイラルインダクタを形成する。例えば、スパッタリング等によってTiW膜(金属層)を樹脂層20上に形成し、その上にスパッタリング等によってCu膜(金属層)を形成し、その上にメッキレジストを形成してスパイラルインダクタを含む形状のCuメッキ層(金属層)を形成するために電解メッキを行う。続いて、Cuメッキ層をエッチングレジストとして、TiW膜及びCu膜をエッチングする。エッチングには、例えば過酸化水素系のエッチング液を使用したウエットエッチングを適用する。ウエットエッチングによって、樹脂層20に接触しているTiW層(下層部)に対してサイドエッチングを進行させる。これにより、配線30の両端部36を、樹脂層20から浮かせることができる。中間部38のTiW層(下層部)の全てがサイドエッチングによって除去され尽くされる前にウエットエッチングを終了して、中間部38のTiW層(下層部)の少なくとも一部を残す。
本実施の形態では、ランド部32の幅がライン部34の幅よりも広いので、サイドエッチングによってライン部34のTiW層を除去し尽くしても、ランド部32では、中間部38(第1の部分40)のTiW層が残る。複数のランド部32で、中間部38のTiW層が残って樹脂層20に接触するように、ウエットエッチングを終了する。
本実施の形態によれば、スパイラルインダクタを構成する配線30と樹脂層20の上面24との間にギャップが形成されている。ギャップでの誘電率は樹脂層20の誘電率よりも小さいので、半導体チップを構成するシリコンとの容量結合を減らすことができる。これにより、大型化することなく、スパイラルインダクタのQ値を高くすることができる。
本実施の形態に係る半導体装置及びその製造方法には、さらに、周知の構造又はプロセスを付加してもよい。また、本実施の形態に係る半導体装置の製造方法では、上述した半導体装置の構造から自明なプロセスを含む。
図4は、図1に示す半導体装置において、さらに被覆層50を有する実施の形態を示す図である。半導体装置は、樹脂層20及び配線30を覆う被覆層50をさらに含む。被覆層50は樹脂で形成されている。被覆層50には、配線30の両端部36(樹脂層20から浮いた部分)の下にボイド52が形成されている。被覆層50には、配線30の中間部38のうち樹脂層20から浮いた部分の下にボイド52が形成されている。ボイド52は、樹脂層20の上面24と、配線30(樹脂層20から浮いたライン部34ではその両端部36及び中間部38の下面・ランド部32では両端部36の下面及び中間部38の側面)と、に隣接している。
被覆層50を形成するための樹脂前駆体の粘度を上げることで、配線30と樹脂層20との間のギャップに樹脂前駆体が入りにくくなって、被覆層50にボイド52が形成される。なお、被覆層50の誘電率が樹脂層20の誘電率よりも小さければ、ギャップに被覆層50の一部が入っても、半導体チップを構成するシリコンとの容量結合を減らすことができる。
(第2の実施の形態)
図5は、本発明の第2の実施の形態に係る半導体装置を示す断面図である。本実施の形態では、被覆層150が、樹脂層120及び配線130を覆っている。また、樹脂層120の上面124は、凸曲面をなしている。なお、配線130の内側の端部は、被覆層150に形成された貫通穴を介して、被覆層150上に配置された第2の接続配線146に電気的に接続され、第2の接続配線146は、樹脂層120に形成された貫通穴を介して、電極14に電気的に接続されている。
樹脂層120の上面124は、傾斜領域を含む。被覆層150を形成するための樹脂前駆体は、傾斜領域では下方に流れ、配線130の中間部138において樹脂層120と接触している部分で止まる。そのため、配線130の中間部138において樹脂層120と接触している部分よりも上方側には樹脂前駆体が溜まりやすく、下方側には樹脂前駆体が溜まりにくい。その結果、樹脂層120の上面124と、配線130の両端部136のうち傾斜領域の下方側の端部と、配線130の中間部138において上面124に接触している部分と、に隣接するボイド152が被覆層150に形成されている。本実施の形態のその他の構成及び作用効果は、第1の実施の形態で説明した内容が該当する。製造方法についても同様である。
(第3の実施の形態)
図6は、本発明の第3の実施の形態に係る半導体装置を示す断面図である。本実施の形態では、被覆層250が、樹脂層220及び配線230を覆っている。また、樹脂層220の上面224は、凹曲面をなしている。樹脂層220の上面224は、傾斜領域を含む。被覆層250を形成するための樹脂前駆体は、傾斜領域では下方に流れ、配線230の中間部238の樹脂層220と接触する部分で止まる。そのため、配線230の中間部238において樹脂層220と接触している部分よりも上方側には樹脂前駆体が溜まりやすく、下方側には樹脂前駆体が溜まりにくい。その結果、樹脂層220の上面224と、配線230の両端部236のうち傾斜領域の下方側の端部と、配線230の中間部238において上面224に接触している部分と、に隣接するボイド252が被覆層250に形成されている。本実施の形態のその他の構成及び作用効果は、第1の実施の形態で説明した内容が該当する。製造方法についても同様である。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図1は、本発明の第1の実施の形態に係る半導体装置を示す断面図である。 図2は、本発明の第1の実施の形態に係る半導体装置のスパイラルインダクタの平面図である。 図3は、図2に示すスパイラルインダクタの変形例を説明する図である。 図4は、図1に示す半導体装置において、さらに被覆層を有する実施の形態を示す図である。 図5は、本発明の第2の実施の形態に係る半導体装置を示す断面図である。 図6は、本発明の第3の実施の形態に係る半導体装置を示す断面図である。
符号の説明
10…半導体基板、 12…集積回路、 14…電極、 16…パッシベーション膜、 20…樹脂層、 22…下面、 24…上面、 28…軸線、 30…配線、 32…ランド部、 34…ライン部、 36…両端部、 38…中間部、 40…第1の部分、 42…第2の部分、 44…第1の接続配線、 46…第2の接続配線、 50…被覆層、 52…ボイド、 120…樹脂層、 124…上面、 130…配線、 136…両端部、 138…中間部、 146…第2の接続配線、 150…被覆層、 152…ボイド、 220…樹脂層、 224…上面、 230…配線、 236…両端部、 238…中間部、 250…被覆層、 252…ボイド

Claims (4)

  1. 集積回路が形成され、前記集積回路に電気的に接続された電極を有する半導体基板と、
    前記半導体基板の上に形成された樹脂層と、
    前記電極に電気的に接続され、前記樹脂層の、前記半導体基板と対向する下面とは反対の上面に形成された、スパイラル状の配線からなるスパイラルインダクタと、
    を含み、
    前記樹脂層の前記上面は、凸曲面をなし、
    前記配線は、前記スパイラル状に延びる軸線に交差する幅方向の両端部と、前記両端部間の中間部と、を有し、
    前記中間部の少なくとも一部は、前記樹脂層の前記上面に接触し、
    少なくとも前記両端部は、前記樹脂層の前記上面から間隔をあけて位置する半導体装置。
  2. 集積回路が形成され、前記集積回路に電気的に接続された電極を有する半導体基板と、
    前記半導体基板の上に形成された樹脂層と、
    前記電極に電気的に接続され、前記樹脂層の、前記半導体基板と対向する下面とは反対の上面に形成された、スパイラル状の配線からなるスパイラルインダクタと、
    を含み、
    前記樹脂層の前記上面は、凹曲面をなし、
    前記配線は、前記スパイラル状に延びる軸線に交差する幅方向の両端部と、前記両端部間の中間部と、を有し、
    前記中間部の少なくとも一部は、前記樹脂層の前記上面に接触し、
    少なくとも前記両端部は、前記樹脂層の前記上面から間隔をあけて位置する半導体装置。
  3. 請求項1または請求項2のいずれかに記載された半導体装置において、
    前記中間部は、前記樹脂層の前記上面に接触するとともに前記軸線に沿って並ぶ複数の第1の部分と、前記複数の第1の部分の間の第2の部分と、を含み、
    前記第2の部分は、前記樹脂層の前記上面から間隔をあけて位置する半導体装置。
  4. 請求項1から請求項3のいずれか一項に記載された半導体装置において、
    前記樹脂層及び前記配線を覆う被覆層をさらに含み、
    前記上面は、傾斜領域を含み、
    前記樹脂層の前記上面と、前記配線の前記両端部のうち前記傾斜領域の下方側の端部と、前記配線の前記中間部の前記上面に接触する前記少なくとも一部と、に隣接するように前記被覆層にボイドが形成されてなる半導体装置。
JP2007126717A 2007-05-11 2007-05-11 半導体装置 Expired - Fee Related JP4305678B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007126717A JP4305678B2 (ja) 2007-05-11 2007-05-11 半導体装置
US12/115,578 US7714410B2 (en) 2007-05-11 2008-05-06 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007126717A JP4305678B2 (ja) 2007-05-11 2007-05-11 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009031585A Division JP5013131B2 (ja) 2009-02-13 2009-02-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008283038A JP2008283038A (ja) 2008-11-20
JP4305678B2 true JP4305678B2 (ja) 2009-07-29

Family

ID=39968758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007126717A Expired - Fee Related JP4305678B2 (ja) 2007-05-11 2007-05-11 半導体装置

Country Status (2)

Country Link
US (1) US7714410B2 (ja)
JP (1) JP4305678B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5531887B2 (ja) 2010-09-30 2014-06-25 セイコーエプソン株式会社 電子部品、電子機器、および電子部品の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2609533B1 (fr) * 1987-01-13 1990-05-25 Cableco Sa Plan de cuisson electrique a chauffage a induction
JPH11307727A (ja) 1998-04-24 1999-11-05 Advantest Corp 高周波用集積回路の導体部品およびその製造方法
JP2000101025A (ja) 1998-09-17 2000-04-07 Kanagawa Prefecture 磁気素子を搭載した集積回路
WO2000055898A1 (fr) 1999-03-16 2000-09-21 Seiko Epson Corporation Dispositif a semi-conducteur, son procede de fabrication, carte de circuit et dispositif electronique
KR100440507B1 (ko) 2000-03-23 2004-07-15 세이코 엡슨 가부시키가이샤 반도체장치 및 그 제조방법, 회로기판 및 전자기기
JP3804797B2 (ja) 2002-10-11 2006-08-02 セイコーエプソン株式会社 半導体装置及びその製造方法
JP2004281897A (ja) 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP3678239B2 (ja) 2003-06-30 2005-08-03 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
KR100689665B1 (ko) * 2003-11-06 2007-03-08 삼성전자주식회사 시스템 온 칩용 인덕터의 제조 방법
JP2007049115A (ja) * 2005-07-13 2007-02-22 Seiko Epson Corp 半導体装置
JP2007059878A (ja) * 2005-07-27 2007-03-08 Seiko Epson Corp 半導体装置、及び発振器

Also Published As

Publication number Publication date
US20080277758A1 (en) 2008-11-13
US7714410B2 (en) 2010-05-11
JP2008283038A (ja) 2008-11-20

Similar Documents

Publication Publication Date Title
US9620446B2 (en) Wiring board, electronic component device, and method for manufacturing those
US8952538B2 (en) Semiconductor device and method for manufacturing the same
CN102810506B (zh) 用于芯片级封装的电连接
US7981792B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US10008466B2 (en) Semiconductor device and manufacturing method thereof
US8115317B2 (en) Semiconductor device including electrode structure with first and second openings and manufacturing method thereof
KR20060046089A (ko) 반도체장치
TWI731947B (zh) 半導體元件及其製造方法
US10128163B2 (en) Chip part and method for manufacturing a chip part
WO2011058680A1 (ja) 半導体装置
US7598612B2 (en) Semiconductor device and manufacturing method thereof
US8697566B2 (en) Bump structure and manufacturing method thereof
JP5165190B2 (ja) 半導体装置及びその製造方法
TWI514530B (zh) 線路基板、半導體封裝結構及線路基板製程
JP4224717B2 (ja) 半導体装置
JP5013131B2 (ja) 半導体装置の製造方法
US20070045837A1 (en) Semiconductor device and semiconductor chip
JP4305678B2 (ja) 半導体装置
JP4352263B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005064193A (ja) 半導体装置及びその製造方法
JP2018073968A (ja) 半導体装置及びその製造方法
JP2008160168A (ja) 半導体装置及びその製造方法
JP2005093931A (ja) 半導体装置
JP2006313832A (ja) 半導体装置
JP2009239192A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090408

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090421

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140515

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees