KR0154945B1 - 박막 자기 헤드의 메탈층 패턴 형성 방법 - Google Patents

Abstract

본 발명은 박막 자기 헤드의 메탈층을 소정 형상으로 패터닝시키기 위한 방법에 관한 것으로서, 하부 기판상에 소정 두께로 도포된 포토 레지스트(PR)에 모노 클로로벤젠(mono chlorobenzene)을 침투시켜서 침투 영역 및 비침투 영역으로 구성된 제1감광층을 패터닝시키는 제1단계와, 소정 형상으로 패터닝된 제1감광층이 형성된 상기 하부 기판상에 시드층을 형성시키는 제2단계와, 전기 도금 공정에 의하여 상기 시드층상에 메탈층을 형성시키는 제3단계와, 상기 제1감광층의 패턴을 통하여 메탈층이 상기 하부 기판상에 평탄화 물질을 소정 두께로 도포시켜서 평탄화층을 형성시키는 제4단계와, 상기 평탄화 물질을 제거하여 상기 제1감광층상에 형성된 시드층을 노출시키는 제5단계와, 상기 노출된 시드층을 제거하여서 상기 제1감광층을 노출시키는 제6단계와, 그리고 상기 메탈층이 노출될 때까지 상기 제1감광층 및 평탄화층을 제거하는 제7단계로 이루어지며 이에 의해서 메탈층 주위에 기공이 형성되는 것을 방지시키고 또한 평탄한 표면을 제공한다.

Description

박막 자기 헤드의 메탈층 패턴 형성 방법

제1도는 일반적인 박막 자기 헤드를 도시한 단면도.

제2도(a) 내지 (e)는 종래 일실시예에 따른 박막 자기 헤드의 메탈층을 패터닝시키는 방법을 순차적으로 도시한 공정도.

제3도(a) 내지 (g)는 본 발명에 따른 박막 자기 헤드의 메탈층을 패터닝시키는 방법을 순차적으로 도시한 공정도.

제4도는 포토 레지스트의 가교 결합을 나타낸 분자 구조식.

* 도면의 주요부분에 대한 부호의 설명

31 : 하부기판 32 : 제1감광층

33 : 시드층 34 : 메탈층

35 : 평탄화층

본 발명은 박막 자기 헤드의 메탈층을 패터닝시키기 위한 방법에 관한 것으로서, 특히 전기 도금 공정의 수행시 공공 발생 및 메탈층의 패턴 치수 및 형상 변화를 방지시키기 위한 박막 자기 헤드의 메탈층 패턴 형성 방법에 관한 것이다.

일반적으로, 박막 자기 헤드는 자기 디스크 및 자기 테이프와 같은 자기 기록 매체에 기록된 자기 정보를 읽고(reading) 쓰기(writing)위한 소자로서, 전자기 유도에 기초한 유도형 박막 자기 헤드와 자기 저항 효과형 박막 자기 헤드가 있다.

이때, 제1도에 도시되어 있는 바와 같이, 유도형 박막 자기 헤드(10)는 사진 석판 기술등에 의하여 순차적으로 형성된 하부 자성층(11)과, 코일 절연층(12)과, 코일층(13)과, 상부 자성층(14)을 구비하고 있으며 상기 상부 자성층(14)과 하부 자성층(11)을 포함하는 자기 코어의 선단부에는 소정 크기의 자기 갭(G)이 형성된다.

한편, 상기 상부 자성층(14), 하부 자성층(11) 및 코일층(13)과 같이 금속으로 이루어진 다수층은 제2도(a) 내지 (e)에 도시된 바와 같이 전기 도금 공정에 의하여 소정 형상으로 패터닝된다.

즉, 박막 자기 헤드의 메탈층을 패터닝시키기 위한 방법은 하부 기판(21)상의 시드층(22)상에 형성된 감광층(23)을 패터닝시키는 단계와, 상기 감광층(23)의 패턴을 통하여 노출된 상기 시드층(22)상에 전기 도금 공정에 의하여 메탈층(24)을 형성시키는 단계와, 상기 시드층(22)상에 잔존하는 감광층(23)을 제거하는 단계와, 상기 하부 기판(21)상에 노출된 시드층(22)을 제거하는 단계와, 소정 형상의 메탈층(24)이 형성된 상기 하부 기판(21)상에 절연 물질(25)을 도포시키는 단계로 이루어진다.

여기에서, 제2도(e)에 도시된 바와 같이 상기 하부 기판(21)상에 절연 물질(25)을 도포시킬 때 상기 하부 기판(21)상에 잔존하는 시드층(22) 및 메탈층(24)의 단차에 의하여 박막 자기 헤드 스텝커버리지를 불량하게 유지시킨다.

또한, 상기 메탈층(24)의 오버 행 구조에 의하여 상기 메탈층(24)의 하부 즉 상기 시드층(22)의 주위에 상기 절연 물질이 충진된 상태로 도포되지 않게 되며 이에 의해서 상기 메탈층(24)의 하부에 공공(A)이 형성되어서 박막 자기 헤드의 성능을 저하시킨다.

이에 부가하여, 상기된 바와 같이 상기 메탈층(24)을 상기 시드층(22)상에 형성시킨 후 상기 하부 기판(21)상에 노출된 시드층(22)을 제거할 때, 상기 메탈층(24)이 화학적 침식을 받게 되며 이에 의해서 상기 메탈층(24)의 패턴 치수 및 형상이 변하게 된다는 문제점이 발생된다.

본 발명은 상기와 같은 종래의 문제점을 해소시키기 위하여 안출된 것으로 그 목적은 전기 도금 공정에 의하여 소정 형상으로 패터닝된 박막 자기 헤드의 메탈층을 형성시킬 때, 상기 메탈층의 단차에 의하여 스텝 커버리지가 불량해지는 것을 방지시키고 또한 상기 메탈층 하부에 공공이 발생되는 것을 방지시키며 이에 부가하여 상기 메탈층의 패턴 치수 및 형상을 유지시킬 수 있는 박막 자기 헤드의 메탈층 패턴 형성 방법을 제공하는 데 있다.

상기의 목적은 하부 기판상에 소정 두께로 도포된 포토 레지스트(PR)에 모노 클로로벤젠(mono chlorobenzene)을 침투시켜서 침투 영역 및 비침투 영역으로 구성된 제1감광층을 패터닝시키는 제1단계와, 소정 형상으로 패터닝된 제1감광층이 형성된 상기 하부 기판상에 시드층을 형성시키는 제2단계와, 전기 도금 공정에 의하여 상기 시드층상에 메탈층을 형성시키는 제3단계와, 상기 제1감광층의 패턴을 통하여 메탈층이 상기 하부 기판상에 평탄화 물질을 소정 두께로 도포시켜서 평탄화층을 형성시키는 제4단계와, 상기 평탄화 물질을 제거하여 상기 제1감광층상에 형성된 시드층을 노출시키는 제5단계와, 상기 노출된 시드층을 제거하여서 상기 제1감광층을 노출시키는 제6단계와, 그리고 상기 메탈층이 노출될 때까지 상기 제1감광층 및 평탄화층을 제거하는 제7단계로 이루어진 것을 특징으로 하는 박막 자기 헤드의 메탈층 형성 방법을 제공하는 데 있다.

본 발명의 일실시예에 따르면, 상기 제5단계는 이방성 에칭 특성을 나타내는 반응성 이온 식각 공정(RIE: reactivve ion etching) 및 이온 밀링 공정(ion milling)과 같은 건식 식각 공정(dry etching)에 의하여 상기 평탄화층을 에칭 백처리시킴으로서 수행된다.

본 발명의 일실시예에 따르면, 상기 시드층은 습식 식각 공정에 의하여 제거된다.

본 발명의 일실시예에 따르면, 상기 메탈층상에 잔존하는 평탄화층은 상기 메탈층에 대한 표면 보호 작용을 나타낸다.

본 발명의 바람직한 실시예에 따르면, 상기 제7단계는 상기 하부 기판상에 잔존하는 제1감광층 및 평탄화층을 하드 베이킹(hard baking)시키는 공정을 부가적으로 포함한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.

제3도(a) 내지 (g)는 본 발명의 일실시예에 따라서 박막 자기 헤드의 하부 기판상에 소정 형상의 메탈층을 형성시키기 위한 방법을 순차적으로 도시한 공정도이다.

즉, 본 발명에 따른 박막 자기 헤드의 메탈층 패턴 형성 방법은 하부 기판(31)상에 소정 두께로 도포된 포토 레지스트(PR)에 모노 클로로벤젠(mono chlorobenzene)을 침투시켜서 침투 영역(32b) 및 비침투 영역(32a)으로 구성된 제1감광층(32)을 패터닝시키는 제1단계와, 소정 형상으로 패터닝된 제1감광층(32)이 형성된 상기 하부 기판(31)상에 시드층(33)을 형성시키는 제2단계와, 전기 도금 공정에 의하여 상기 시드층(33)상에 메탈층(34)을 형성시키는 제3단계와, 상기 제1감광층(32)의 패턴을 통하여 시드층(33)이 형성된 상기 하부 기판(31)상에 평탄화 물질을 소정 두께로 도포시켜서 평탄화층(35)을 형성시키는 제4단계와, 상기 평탄화층(35)을 제거하여 상기 제1감광층(32)상에 형성된 시드층(33)을 노출시키는 제5단계와, 상기 노출된 시드층(33)을 제거하여서 상기 제1감광층(32)을 노출시키는 제6단계와, 그리고 상기 메탈층(34)이 노출될 때까지 상기 제1감광층(32) 및 평탄화층(35)을 제거하는 제7단계로 이루어진다.

먼저, 본 발명의 제1단계가 예시되어 있는 제 3 도(a)를 참조하면, 알루미나(A1₂O₃)와 같은 절연 물질로 이루어진 하부 기판(31)상에 포토 레지스트(PR)를 소정 두께로 도포시킨 후 소프트 베이킹시켜서 제1감광층(32)을 형성시킨다.

이때, 상기 제1감광층(32)의 표면을 모노 클로로벤젠(MCB: mono chlorobenzene)에 노출시키며 그 결과 상기 제1감광층(32)은 상기 모노 클로로벤젠(MCB)이 침투된 침투 영역(32b)과 상기 모노 클로로벤젠(MCB)이 침투되지 않은 비침투 영역(32a)으로 구성된다.

한편, 상기 모노 클로로벤젠(MCB)은 상기 감광층(32)을 구성하는 포토 레지스트(PR)가 현상액에 용해되는 속도를 억제시키는 작용을 나타낸다.

즉, 상기 제1감광층(32)을 소정 형상으로 패터닝시키기 위한 포토 리쏘그래피 공정(photo lithography)에 따르면, 포토 마스크 또는 스텝퍼(stepper)를 사용하여 상기 제1감광층(32)의 일부를 자외선에 노출시키고 현상액에 용해시킴으로서 소정 형상으로 패터닝된 제1감광층(32)을 형성시킨다.

여기에서, 본 발명에 대한 이해를 향상시키기 위하여 포지티브형 포토 레지스트를 포토 리쏘그래피 공정에 의한 패턴 형성을 설명하면 하기와 같다.

즉, 상기 포토 레지스트는 노볼락 수지와 감광성 수지(PAC: photo active compound)를 유기 용매에 용해시킴으로서 제작되며 이때 상기 감광성 수지는 상기 노볼락 수지의 현상에 의한 용해 속도를 억제시키는 억제제(inhibitor)로 작용하게 된다.

이때, 상기 포토 리쏘그래피 공정에 따르면 상기된 바와 같이 상기 하부 기판(31)상에 도포된 포토 레지스트를 약 100℃의 온도에서 약 30분 동안 소프트 베이킹(soft baking)시킴으로서 형성된 상기 제1감광층(32)을 마스크 또는 스텝퍼(stepper)를 사용하여서 자외선에 노출시킬 때 상기 감광층(33)은 노광 영역과 비노광 영역으로 나누어진다.

이때, 상기 제1감광층(32)의 비노광 영역에서 상기 포토 레지스트를 구성하는 노볼락 수지는 제4도에 도시된 바와 같이 상기 감광성 수지와 열적으로 가교 결합(thermal crosslinking)되어서 에스테르를 형성시키며 이에 의해서 상기 포토 레지스트의 내현상 특성을 향상시킨다.

또한, 상기 제1감광층(32)의 노광 영역에서, 상기 노볼락 수지와 감광성 수지사이의 가교 결합은 파괴되므로 이 후의 현상 공정시 상기 포토 레지스트는 현상액에 쉽게 용해되어 제거되며 이에 의해서 상기 하부 기판(31)의 일부를 노출시킨다.

이때, 상기 모노 클로로벤젠(MCB)의 포토 레지스트에 대한 현상 억제 작용에 의하여 상기 제1감광층(32)의 침투 영역(32b)과 비침투 영역(32a)에서의 현상액에 용해되는 속도는 상이하며 그 결과 제 3 도(a)에 도시된 바와 같이 상기 제1감광층(32)은 오버 행(over hang) 구조를 갖는 형상으로 패터닝된다.

한편, 본 발명은 제2단계가 예시되어 있는 제 3 도(b)를 참조하면, 소정 형상으로 패터닝된 상기 감광층(32)상에 금(Au) 또는 구리(Cu)와 같은 도전성 금속을 스퍼터링 증착 공정과 같은 물리 기상 증착 공정(PVD: physical vapour deposition)에 의하여 소정 두께로 적층시켜서 시드층(33)을 형성시킨다.

여기에서, 상기 시드층(33)은 이 후에 수행되는 전기 도금 공정(electro plating)에 의하여 형성되는 메탈층(제 3 도(c) 참조)의 시드(seed)로 작용하게 된다.

이때, 상기된 바와 같이 증착 공정에 의하여 상기 도전성 금속은 하부 기판(31)상에 형성된 제1감광층(32)상에 적층될 뿐만 아니라 상기 제1감광층(32)의 패턴을 통하여 노출된 상기 하부 기판(31)상에도 적층되며 그 결과 상기 시드층(33)은 상기 제1감광층(32)상에 형성될 뿐만 아니라 상기 하부 기판(31)상에도 형성된다.

즉, 상기 하부 기판(31)을 구성하는 알루미나에 대한 상기 금 또는 구리와 같은 도전성 금속의 친화력은 우수하므로 상기된 바와 같은 증착 공정에 의하여 상기 도전성 금속은 상기 하부 기판(31)상에 견고하게 증착되어서 시드층(33)을 형성시킨다.

또한, 본 발명의 제3단계가 예시되어 있는 제3도(c)를 참조하면, 전기 도금 공정(electroplating)에 의하여 상기 감광층(32)의 패턴을 통하여 노출된 상기 시드층(33)상에 금 또는 구리와 같은 도전성 금속을 적층시켜서 메탈층(34)을 형성시킨다.

여기에서, 상기 제1감광층(32)상에 형성된 상기 시드층(33)의 일부는 상기 제1감광층(32)의 절연 특성에 의하여 상기 하부 기판(31)과 절연되어 있으므로 전기 도금을 수행할 때 상기된 바와 같은 시드층(33)의 일부상에는 메탈층이 형성되지 않는다.

따라서, 상기된 바와 같은 전도성 금속은 전기 도금 공정시 상기 제1감광층(32)의 패턴을 통하여 노출된 상기 시드층(33)상에 적층되고 그 결과 상기 메탈층(34)은 상기 하부 기판(31)상의 시드층(33)상에 자체 정렬된 상태(self aligning)로 형성된다.

한편, 본 발명의 제4단계가 예시되어 있는 제 3 도(d)를 참조하면, 상기 제1감광층(32)의 패턴을 통하여 노출된 상기 메탈층(34) 및 상기 제1감광층(32)상에 형성된 상기 시드층(33)상에 절연 특성 뿐만 아니라 표면 보호 특성을 나타내는 평탄화 물질을 소정 두께로 도포시켜서 평탄화층(35)을 형성시킨다.

이때, 상기 평탄화 물질은 폴리 이미드로 구성될 수 있으나 본 발명에 따르면 상기 제1감광층(32)을 구성하는 조성과 동일한 조성의 포토 레지스트(PR)로 구성되는 것이 바람직하다.

따라서, 상기 제1감광층(32)상에 형성된 시드층(33)의 일부 및 상기 메탈층(34)상에 상기 포토 레지스트를 소정 두께로 도포시키고 약 100℃ 정도의 온도로 소프트 베이킹시킴으로서 제2감광층 즉 평탄화층(35)을 형성시킨다.

또한, 본 발명의 제5단계가 예시되어 있는 제3도(e)를 참조하면, 상기 제1감광층(32)상에 형성된 상기 시드층(33)의 일부가 노출될 때까지 상기 평탄화층(35)을 구성하는 평탄화 물질은 에칭 백 공정(etching back)에 의하여 제거된다.

이때, 상기 에칭 백 공정은 우수한 이방성 에칭 특성을 나타내는 반응성 이온 식각 공정(RIE: reactive ion etching)과 같은 건식 식각 공정(dry etching)에 의하여 수행된다.

여기에서, 상기 평탄화층(35)과 상기 시드층(33)은 상이한 식각 선택비를 구비하고 있으며 그 결과 상기 에칭 백 공정의 수행에 의하여 상기 시드층(33)의 높이에 의한 단차가 형성된다.

한편, 본 발명의 제6단계가 예시되어 있는 제 3 도(f)를 참조하면, 습식 식각 공정(wet etching)에 의하여 상기 제1감광층(32)상에 형성된 시드층(33)의 일부를 제거하여서 상기 제1감광층(32) 특히 상기 제1감광층(32)의 침투 영역(32b)을 노출시킨다.

이때, 상기 제1감광층(32)의 패턴을 통하여 노출되는 상기 메탈층(34)은 상기 평탄화층의 표면 보호 작용(passivation)에 의하여 상기된 바와 같은 습식 식각 공정의 수행시 에칭액으로부터 화학적 침식을 받지 않게 되며 이에 의해서 상기 메탈층(34)의 패턴 치수 및 형상은 변하지 않는다.

그리고, 본 발명의 제7단계가 예시되어 있는 제 3 도(g)를 참조하면, 상기된 바와 같은 건식 식각 공정 및 습식 식각 공정에 의하여 노출된 상기 제1감광층(32) 및 평탄화층(35)은 상기 메탈층(34)이 노출될 때까지 반응성 이온 식각 공정(RIE) 또는 이온 빔 밀링 공정(IBM: ion beam milling)에 의하여 에칭 백 처리된다.

즉, 상기된 바와 같은 에칭 백 공정에 의하여 상기 제1감광층(32) 및 평탄화층(35)은 균일한 식각 속도로 제거되며 그 결과 상기 하부 기판(31)상에는 상기 제1감광층(32) 및 메탈층(34)에 의한 평탄한 표면이 제공되고 이에 의해서 박막 자기 헤드의 스텝 커버리지를 향상시킨다.

한편, 본 발명의 바람직한 실시예에 따르면, 상기 하부 기판(31)상에 잔존하는 제1감광층(32)을 약 200℃ 미만의 온도로 가열시키는 하드 베이킹(hard baking)을 수행함으로서 열적으로 안정된 상태로 유지시키고 그 결과 상기 제1감광층(32)은 절연층으로 작용하게 된다.

이상 상기 내용은 본 발명의 바람직한 일실시예를 단지 예시한 것으로 본 발명이 속하는 분야의 당업자는 본 발명의 요지를 변경시킴이 없이 본 발명에 대한 수정 및 변경을 가할 수 있음을 인지할 수 있다.

따라서, 본 발명에 따르면, 메탈층의 주위에 기공이 형성되지 않고 또한 평탄한 표면을 제공하여서 스텝 커버리지를 양호하게 유지시킬 수 있으며 이에 부가하여 원하는 형태의 패턴 치수 및 형상을 갖는 메탈층을 제공한다.

Claims (9)

1. 박막 자기 헤드 메탈층을 소정 형상으로 패터닝시키는 방법에 있어서, 하부 기판(31)상에 포토 레지스트를 소정 두께로 도포시켜서 형성된 제1감광층(32)을 패터닝시키는 제1단계와, 소정 형상으로 패터닝된 제1감광층(32)이 형성된 상기 하부 기판(31)상에 시드층(33)을 형성시키는 제2단계와, 전기 도금 공정에 의하여 상기 시드층(33)상에 메탈층(34)을 형성시키는 제3단계와, 상기 제1감광층(32)의 패턴을 통하여 노출되는 상기 메탈층(34)이 형성된 상기 하부 기판(31)상에 평탄화 물질을 소정 두께로 도포시켜서 평탄화층(35)을 형성시키는 제4단계와, 상기 평탄화층(35)을 구성하는 평탄화 물질을 균일하게 제거하여서 상기 제1감광층(32)상에 형성된 시드층(33)을 노출시키는 제5단계와, 상기 노출된 시드층(33)을 제거하여서 상기 제1감광층(32)을 노출시키는 제6단계와, 그리고 상기 메탈층(34)이 노출될 때까지 상기 제1감광층(32) 및 평탄화층(35)을 제거하는 제7단계로 이루어진 것을 특징으로 하는 박막 자기 헤드의 메탈층 패턴 형성 방법.
2. 제 1 항에 있어서, 상기 하부 기판(31)상에 소정 두께로 도포된 포토 레지스트를 모노 클로로벤젠을 노출시켜서 상기 제1감광층(32)을 침투 영역(32b) 및 비침투 영역(32a)으로 구성시키는 것을 특징으로 하는 박막 자기 헤드의 메탈층 패턴 형성 방법.
3. 제 1 항에 있어서, 상기 평탄화층(35)을 구성하는 평탄화 물질은 상기 제1감광층(32)을 구성하는 조성과 동일한 조성의 포토 레지스트로 이루어져 있는 것을 특징으로 하는 박막 자기 헤드의 메탈층 패턴 형성 방법.
4. 제 3 항에 있어서, 상기 제5단계는 상기 평탄화층(35)을 구성하는 평탄화 물질을 에칭 백 공정에 의하여 제거함으로서 수행되는 것을 특징으로 하는 박막 자기 헤드의 메탈층 패턴 형성 방법.
5. 제 4 항에 있어서, 상기 에칭 백 공정은 반응성 이온 식각 공정에 의하여 수행되는 것을 특징으로 하는 박막 자기 헤드의 메탈층 패턴 형성 방법.
6. 제 3 항에 있어서, 상기 평탄화 물질은 상기 제5단계에 의하여 상기 시드층(33)을 제거할 때 상기 메탈층(34)에 대한 표면 보호 작용을 나타내는 것을 특징으로 하는 박막 자기 헤드의 메탈층 패턴 형성 방법.
7. 제 6 항에 있어서, 상기 시드층(33)은 습식 식각 공정에 의하여 제거되는 것을 특징으로 하는 박막 자기 헤드의 메탈층 패턴 형성 방법.
8. 제 1 항에 있어서, 상기 제6단계는 에칭 백 공정에 의하여 수행되는 것을 특징으로 하는 박막 자기 헤드의 메탈층 패턴 형성 방법.
9. 제 8 항에 있어서, 상기 제7단계는 상기 하부 기판(31)상에 잔존하는 제1감광층(32)을 하드베이킹시키는 공정을 부가적으로 포함하고 있는 것을 특징으로 하는 박막 자기 헤드의 메탈층 패턴 형성 방법.