KR0171138B1 - 박막 자기 헤드 제작 방법 - Google Patents

Abstract

본 발명은 박막 자기 헤드를 제작하기 위한 방법에 관한 것으로 기판상에 하부막을 형성시키는 단계와, 상기 하부막상에 평탄화층 및 하부 자성층을 형성시키는 단계와, 상기 평탄화층 및 하부 자성층상에 제1감광층을 형성시키고 패터닝시켜서 상기 평탄화층에 인접하는 상기 하부 자성층의 일부를 노출시키는 단계와, 상기 제1감광층상에 제1절연층 및 제2감광층을 순차적으로 형성시킨 후 상기 제2감광층을 소정 형상으로 패터닝시키는 단계와, 상기 제2감광층을 통하여 노출된 상기 제1절연층을 식각시키는 단계와, 상기 제2감광층 및 상기 제2감광층의 패턴을 통하여 노출된 상기 제1감광층상에 시드층을 형성시키는 단계와, 상기 제1감광층상에 형성된 시드층상에 하부 코일층을 형성시키는 단계와, 상기 하부 코일층상에 제3감광층을 형성시키고 패터닝 시킴으로서 노출되는 상기 제2감광층상의 시드층상에 상부 코일층을 형성시키는 단계와, 상기 상부 코일층상에 제4감광층을 형성시키고 패터닝시켜서 노출되는 상기 하부 코일층의 일부를 제거하는 단계와, 상기 제4감광층상에 제5감광층, 캡층 및 상부 자성층을 순차적으로 형성시키는 단계로 이루어지며 이에 의해서 상기 코일층의 전기적 단선을 방지시킬 수 있으며 그 결과 박막 자기 헤드의 성능을 향상시킬 수 있다.

Description

박막 자기 헤드 제작 방법

제1도는 박막 자기 헤드를 구성하는 도전층을 도시한 평면도.

제2도는 제1도의 선 A-A를 취한 박막 자기 헤드의 단면도.

제3도(a) 내지 (g)는 본 발명의 실시예에 따른 박막 자기 헤드 제작 방법을 순차적으로 도시한 공정도.

제4도(a) 내지 (c)는 본 발명의 일실시예에 따른 습식 식각 공정을 나타낸 설명도.

* 도면의 주요부분에 대한 부호의 설명

31 : 기판 32 : 하부막

33 : 하부 자성층 34 : 평탄화층

35a,35c,35e,35f : 감광층 36a,36b : 시드층

36c,36d : 코일층 36e : 도전층

37 : 갭층 38 : 상부 자성층

39a,39b : 절연층

본 발명은 박막 자기 헤드를 제작하기 위한 방법에 관한 것으로, 특히 하부 자성층에 의한 단차를 완화시켜 토풀러지를 향상시켜서 도전층간의 전기적 단선을 방지시킬 수 있는 박막 자기 헤드 제작 방법에 관한 것이다.

일반적으로, 박막 자기 헤드는 자기 디스크 및 자기 테이프와 같은 자기 기록 매체에서 자기 기록 밀도와 주파수를 증가시키기 위한 소자로서, 전자기 유도에 기초한 유도형 박막 자기 헤드와 자기 저항 효과형 박막 자기 헤드가 있다.

이때, 제1도를 참조하면, 유도형 박막 자기 헤드(10)는 사진 석판 기술 등에 의하여 기판상에 순차적으로 형성된 하부 자성층(11), 코일층(13), 및 상부 자성층(14)을 구비하고 있는 전방부(a)와 상기 코일층(13)이 연장되어 배선된 후방부(b)를 포함하고 있으며 상기 상부 자성층(14)과 하부 자성층(11)을 포함하는 상기 전방부(a)의 선단부 즉 폴 칩 구역(pole chip region)에는 자기 갭이 형성된다.

여기에서, 제2도에 도시되어 있는 바와 같이 상기 전방부(a)와 후방부(b)사이에는 상기 하부 자성층(11)에 의하여 소정 크기의 단차가 형성되어 있고 이러한 단차가 유지된 상태로 상기 코일층(13)은 상기 전방부(a)로부터 연장되어서 상기 후방부(b)상에 전기적으로 배선된다.

그러나, 상기 코일층(13)은 상기된 바와 같이 상기 하부 자성층(11)에 의한 단차 형성에 의하여 상기 전방부(a)와 후방부(b)사이에서 전기적으로 단선될 수 있다.

또한, 상기 코일층(13)이 복수개의 층으로 형성되는 경우에 하부 자성층(11)에 의한 단차 형성에 의하여 상기 코일층 및 상부 자성층(14)의 토폴러지가 불량해지고 다수의 코일층 증착 과정 및 식각 공정의 수행에 의하여 시각 하부층의 토플러지가 나빠지거나 또는 맥박이 벗겨지는 문제점이 발생된다.

본 발명은 상기와 같은 종래의 문제점을 해소시키기 위하여 안출된 것으로 그 목적은 박막 자기 헤드에 전기적 신호를 인가시키기 위하여 배선된 코일층이 단차 형성에 의하여 전기적으로 단선되는 것을 방지 시킬 수 있으며 또한 상기 코일층이 복수개의 층으로 구성되는 경우에 코일 절연층의 토폴러지가 불량해지는 것을 방지시키고 또한 각각의 코일층의 두께를 일정하게 유지시킬 수 있는 박막 자기 헤드 제작 방법을 제공하는 데 있다.

상기 목적을 달성하기 위한 본 발명의 일실시예에 따르면, 박막 자기 헤드 제작 방법은 기판상에 하부막을 형성시키는 단계와, 상기 하부막상에 평탄화층 및 하부 자성층을 형성시키는 단계와, 상기 평탄화층 및 하부 자성층상에 제1감광층을 형성시키고 패터닝시켜서 상기 평탄화층에 인접하는 상기 하부 자성층의 일부를 노출시키는 단계와, 상기 제1감광층상에 제1절연층 및 제2감광층을 순차적으로 형성시킨 후 상기 제2감광층을 소정 형상으로 패터닝시키는 단계와, 상기 제2감광층을 통하여 노출된 상기 제1절연층을 식각시키는 단계와, 상기 제2감광층 및 상기 제1절연층의 패턴을 통하여 노출된 상기 제1감광층상에 시드층을 형성히키는 단계와, 상기 제1감광층상에 형성된 제1시드층상에 하부 코일층을 형성시키는 단계와, 상기 하부 코일층상에 제3감광층을 형성시키고 패터닝시킴으로서 노출되는 상기 제2감광층상의 제2시드층상에 상부 코일층을 형성시키는 단계와, 상기 상부 코일층상에 제4감광층을 형성시키고 패터닝시켜서 노출되는 상기 하부 코일층의 일부를 제거하는 단계와, 상기 제4감광층상에 제5감광층, 갭층 및 상부 자성층을 순차적으로 형성시키는 단계로 이루어진다.

본 발명의 일실시예에 따르면, 상기 제1절연층은 건식 식각 공정 및 습식 식각 공정에 의하여 식각되는 것을 특징으로 한다.

본 발명의 일실시예에 따르면, 상기 제3감광층의 패턴을 통하여 박막 자기 헤드의 구역에 인접하는 후방부상에 형성된 하부 코일층의 일부가 노출 상기 하부 코일층의 일부상에 전기 도금 공정에 의하여 도전층이 형성되는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일실시예를 상세히 설명하면 다음과 같다.

제3도(a) 내지 (g)는 본 발명의 일실시예에 따라서 박막 자기 헤드를 제작하기 위한 방법을 순차적으로 도시한 공정도이고 제4도는 본 발명의 일실시예에 따른 습식 식각 공정의 식각 형상을 도시한 단면도이다.

먼저 본 발명에 따른 박막 자기 헤드 제작 방법은 기판(31)상에 하부막(32)을 형성시키는 단계와, 상기 하부막(32)상에 평탄화층(34) 및 하부 자성층(33)을 형성시키는 단계와, 상기 평탄화층(34) 및 하부 자성층(33)상에 제1감광층(35a)을 형성시키고 패터닝시켜서 상기 평탄화층(34)에 인접하는 상기 하부 자성층(33)의 일부를 노출시키는 단계와, 상기 제1감광층(35a)상에 제1절연층(39a) 및 제2감광층(35c)을 순차적으로 형성시킨 후 상기 제2감광층(35c)을 소정 형상으로 패터닝 시키는 단계와, 상기 제2감광층(35c)을 통하여 노출된 상기 제1절연층(39a)을 식각시키는 단계와, 상기 제2감광층(35c)의 패턴을 통하여 노출된 상기 제1감광층(35a)상에 각각 시드층(36a, 36b)을 형성시키는 단계와, 상기 제1감광층(35a)상에 형성된 제1시드층(36a)상에 하부 코일층(36c)을 형성시키는 단계와, 상기 하부 코일층(36c)상에 제3감광층(35d)을 형성시키고 패터닝시킴으로서 노출되는 상기 제2감광층(35c)상의 제2시드층(36b)상에 상부 코일층(36d)을 형성시키는 단계와, 상기 상부 코일층(36d)상에 제4감광층(35f)을 형성시키고 패터닝시켜서 노출되는 상기 하부 코일층(36c)의 일부를 제거하는 단계와, 상기 제4감광층(35f)상에 제5감광층, 갭층(37) 및 상부 자성층(38)을 순차적으로 형성시키는 단계로 이루어진다.

먼저, 제3도(a)를 참조하면, 약 30% 정도의 탄화 티타늄(TiC)이 혼합된 약 70% 정도의 알루미나(Al₂O₃)로 이루어진 기판(31)상에 알루미나(Al₂O₃)를 스퍼터링(sputtering) 증착 공정과 같은 물리 기상 증착 공정(PVD)에 의하여 소정 두께로 적층시켜서 하부막(32)을 형성시킨다.

또한, 상기 하부막(32)상에 니켈-철 합금 조성의 퍼어말로이(Formally)를 스퍼터링 증착 공정에 의하여 소정 두께로 증착시켜서 하부 자성층(33)을 형성시킨 후 포토레지스트 마스크(phetoresist mask) 또는 스텝퍼를 사용하여서 이온 밀링 공정(ion milling) 또는 반응성 이온 식각 공정(RIE)과 같은 건식 식각 공정에 의하여 상기 하부 자성층(33)을 소정 형상으로 패터닝시킨다.

이때, 상기 하부 자성층(33)을 패터닝시키기 위한 본 발명의 일실시예에 따르면, 상기 하부막(32)상에 퍼어말로이를 소정 두께로 적층시켜서 제1하부 자성층(33a)을 형성시킨 후 상기 제1하부 자성층(33a)중 박막 자기 헤드의 폴 칩 구역(A)에 인접하는 부분과 상기 폴칩 구역(A)으로부터 후방으로 소정 길이 연장된 부분 즉 후방 구역(B)만을 잔존시키고 상기 후방 구역(B)의 배면에 해당하는 후방부(C)를 제거한다.

이 후에 상기 제1하부 자성층(33a)의 패턴을 통하여 노출된 상기 하부막(32)의 일부 및 상기 제1하부 자성층(33a)상에 스퍼터링 증착 공정에 의하여 퍼어말로이를 소정 두께로 적층시켜서 제2하부 자성층(33b)을 형성시킨다.

이때 박막 자기 헤드의 후방부(C)에 노출된 상기 하부막(32)상에 형성된 상기 제2하부 자성층(33b)의 일부는 제거되며 그 결과 박막 자기 헤드의 상기 후방 구역(B)과 상기 후방부(C)의 경계면에는 상기 제1하부 자성층(33a) 및 제2하부 자성층(33b)에 의한 소정 크기의 단차가 형성된다.

한편, 상기된 바와 같이 상기 하부 자성층(33)을 패터닝시킬 때 박막 자기 헤드의 후방부(C)에 해당하는 상기 하부막(32)의 노출된 부분(C)에 스핀코딩 공정(shin-coating)이나 스프레이(spray) 공정에 의하여 포토 레지스트(PR) 또는 폴리이미드와 같은 유기물을 상기 후방 구역(B)과 후방부(C)의 경계면의 단차에 해당하는 두께와 동일한 두께로 증착시킨 후 포토 리쏘그래픽 공정에 의하여 후방부(C)를 제외한 모든 부분의 포토 레지스트 또는 폴리이미드로 제거시킴으로써 상기 하부 자성층(33)에 인접하는 평탄화층(34)을 형성시킨다.

이 후에, 상기 평탄화층(34) 및 상기 하부 자성층(33)상에 포토 레지스트(PR)를 소정 두께로 도포시킴으로서 제1감광층(35a)을 형성시킨 후 상기 제1감광층(35a)을 자외선 노광 및 현상 공정에 의하여 소정 형상으로 패터닝시킴으로서 상기 제2하부 자성층(33b)의 일부를 노출시키고 이에 의해서 상기 평탄화층(34)에 인접한 위치에 접촉 구역(D)이 형성된다.

또한, 제3도(b)를 참조하면, 상기 제1감광층(35a)상에 실리콘 산화물을 화학 기상 증착 공정(CVD)에 의하여 소정 두께로 적층시켜서 제1절연층(39a)을 형성시킨 후 상기 제1절연층(39a)상에 포토 레지스트를 스핀 코팅 공정에 의하여 소정 두께로 도포시켜서 제2감광층(35c)을 형성시키며, 상기 제2감광층(35c)은 자외선 노광 및 현상 공정에 의하여 소정 형상으로 패터닝된다.

한편, 제3도(c)를 참조하면, 상기 제2감광층(35c)의 패턴을 통하여 노출된 상기 제1절연층(39a)은 습식 식각 공정 및 건식 식각 공정에 의하여 소정 형상으로 패터닝되고 그 결과 상기 제2감광층(35c)에 의한 오버 행 구조가 형성되며 이에 의해서 이 후의 공정에 의하여 형성되는 코일 패턴이 구비된다.

이때, 상기 제1절연층(39a)의 식각 형태를 제4도(a) 내지 (c)를 참조하여 설명하면 하기와 같다. 즉, 기판(41)상에 절연층(42) 및 감광층(43)이 순차적으로 형성되어 있고 상기 감광층(43)은 소정형상으로 패터닝되어 있다.

이때, 상기 감광층(43)의 패턴을 통하여 노출된 상기 절연층(42)의 일부는 산화실리콘의 식각선택비가 우수한 사불화탄소(CF₄)의 플라즈마하에서 수행되는 반응성 이온 식각 공정(RIE)과 같은 건식 식각 공정에 의하여 제거되고 그 결과 상기 절연층(42)의 패턴은 상기 감광층(43)의 패턴과 동일하게 형성된다.

이 후에, 상기 감광층(43)의 패턴을 통하여 불산 또는 인산과 같은 식각 용액을 사용하는 습식 식각 공정에 의해서 상기 절연층(42)의 일부를 식각시키며 이때 상기 습식 식각 공정의 등방성 식각 특성에 의하여 상기 절연층(42)은 균일하게 식각되어서 상기 감광층(43)에 의한 오버 행 구조가 형성된다.

한편, 본 발명의 바람직한 일실시예에 따르면, 상기된 바와 같은 오버 행 구조의 형성시 상기 제2감광층(35c)의 패턴에 의하여 형성된 선폭의 크기(ⓑ)는 상기 제2감광층(35c) 사이의 선폭 크기(ⓐ)에 비하여 크게 형성되어서 고전류하에서 형성되는 코일층의 내성을 증가시키며 또한 상기 식각 공정에 의하여 형성된 상기 제1절연층(39a) 사이의 크기(ⓒ)는 상기 제2감광층(35c)의 선폭 크기(ⓑ)와 동일하게 형성된다.

따라서, 제3도(d)에 도시되어 있는 바와 같이, 상기 제2감광층(35c) 및 상기 제2감광층(35c)의 패턴을 통하여 노출된 상기 제1감광층(35a)상에 스퍼터링 증착 공정 또는 진공 증착 공정과 같은 물리 기상 증착(PVD) 공정에 의하여 도전성 금속을 소정 두께로 적층시킴으로서 제1감광층상의 시드층(36a)와 제2감광층상의 시드층(37b)을 형성시킨다.

이때, 상기 제1감광층(35a)상에 형성된 상기 제1시드층(36a)상에 전기 도금 공정에 의하여 금 또는 구리와 같은 금속을 증착시켜서 하부 코일층(36c)을 형성시키는 반면에 상기 제2감광층(35c)상에 형성된 상기 제2시드층(36b)은 전기적으로 절연 상태에 유지되어 있으므로 상기 제2시드층(36b)상에는 상기 전기 도금 공정에 의하여 금 또는 구리와 같은 금속이 증착되지 않는다.

한편, 상기된 바와 같이, 상기 제1절연층(39a) 사이의 선폭 크기(ⓒ)는 상기 제2감광층(35c) 사이의 선폭 크기(ⓐ)에 비하여 크게 형성되어 있으므로 상기 전기 도금 공정에 의하여 상기 하부 코일층(36c)은 등방성으로 증착되기 때문에 상기 하부 코일층의 확장되는 선폭은 코일층의 증착 높이에 의해 제한을 받게 되어 제1절연층(39a)사이의 선폭 크기(ⓒ)와 같이 충분히 확장되지 못하고 상기 제1절연층(39a) 사이의 선폭 크기(ⓒ)보다 작게 형성된다.

따라서, 본 발명의 바람직한 일실시예에 따르면 상기 전기 도금 공정에 의하여 상기 하부 코일층(36c)의 선폭 크기를 소정 크기로 형성시키고 또한 적층 높이가 상기 제1절연층(39a)의 적층 높이보다 약 100Å 내지 200Å정도 낮게 유지시킨 상태에서 상기 하부 코일층(36c)상에 실리콘 산화물을 약 100Å 내지 200Å 정도로 적층시켜서 제2절연층(39b)을 형성시킨다.

이 후에, 상기된 바와 같은 전기 도금 공정을 재차 수행하게 되면 용액속에 함유되어 있는 금속은 상기 하부 코일층(36c)과 제1절연층(39a)사이에 형성된 틈새를 통하여 상기 하부 코일층(36c)에 증착된다.

여기에서, 상기 제2절연층(39b)은 상기 하부 코일층(36c)의 상방향 팽창을 방지시키므로 상기 하부 코일층(36c)은 측방향으로 팽창하며 그 결과 상기 하부 코일층(36c)의 선폭 크기는 상기 제1절연층(39a) 사이의 선폭 크기(ⓒ)와 동일하게 된다.

또한, 상기 제2감광층(35c)상에 형성된 상기 제2시드층(36b)은 전기적으로 절연 상태에 유지되어 있으므로 상기 전기 도금 공정에 의하여 상기 제2시드층(36b)상에 금속이 증착되지 않는다.

이 후에, 상기 하부 코일층(36c)상에 형성된 절연층(39b) 및 상기 제2감광층(35c)상의 제2시드층(36b)상에 형성된 절연층(39c)은 불산 용액과 같은 에칭 용액의 식각 작용에 의하여 제거된다.

한편, 제3도(e)를 참조하면, 상기된 바와 같이 상기 제2감광층(35c)의 패턴을 통하여 노출된 상기 하부 코일층(36c)상에 포토 레지스트를 재차 도포시켜서 제3감광층(35e)을 형성시킨 후 사진 식각 공정에 의하여 소정 형상으로 패터닝시킨다.

이때, 상기 제3감광층(35e)의 패턴을 통하여 상기 제2감광층(35c)상에 형성된 제2시드층(36b)이 노출되고 또한 상기 하부 자성층(36c)중 박막 자기 헤드와 후방 구역(B)에 인접하는 후방부(C)에 형성된 상기 하부 코일층(36c)의 일부가 노출된다(도면 부호 E 참조).

한편, 상기 제3감광층(35e)의 패턴을 통하여 노출된 상기 제2시드층(36b)상에 전기 도금 공정에 의하여 용액속에 함유된 금속이 증착되고 그 결과 상기 제2감광층(35c)의 선폭 크기(ⓑ)와 동일한 크기의 선폭을 갖고 소정의 적층 두께를 갖는 상부 코일층(36d)이 상기 제2시드층(36b)상에 형성된다.

즉, 전기 도금 공정의 초기에 상기 제2시드층(36b)는 전기적으로 절연 상태에 유지되어 있으므로 금속의 증착이 수행되지 않는 반면에 도면 부호(E)를 통하여 노출되어서 시드층으로 작용하는 상기 하부 코일층(36c)상에 금속의 증착이 수행되고 이에 의해서 상기 하부 코일층(36c)상에 도전층(36e)이 형성된다.

여기에서, 상기 전기 도금 공정에 의한 상기 도전층(36e)이 충분한 두께로 형성되어서 상기 제2감광층(35c)상에 형성된 상기 제2시드층(36b)의 일부에 전기적으로 연결되며 그 결과 상기 제2시드층(36b)은 전기적으로 통전 상태에 유지되고 이에 의해서 상기 제2시드층(36b)상에 상부 코일층(36d)이 형성된다.

또한, 제3도(f)를 참조하면, 상기 상부 코일층(36d)상에 포토 레지스트(PR)를 재차 도포시켜서 제4감광층(35f)을 형성시킨 후 상기 제4감광층(35f)을 소정 형상으로 패터닝시켜서 상기 접촉 구역(D)상에 형성된 상기 하부 코일층(36c)의 일부 및 박막 자기 헤드의 선단부(A)상에 형성된 상기 하부 코일층(36c)의 일부를 노출시킨다.

이때, 상기 제4감광층(35f)의 패턴을 통하여 노출된 상기 하부 코일층(36c)의 일부는 요오드(I)계통의 식각 용액을 사용하는 습식 식각 공정에 의하여 제거되며 그 결과 노출된 상기 제1시드층(36a)의 일부도 상기 식각 공정에 의하여 제거된다.

한편, 제3도(g)에 도시되어 있는 바와 같이, 상기 제4감광층(35f)상에 포토 레지스트와 같은 절연 물질을 상대적으로 두껍게 적층시킨 후 포토 리쏘그래픽 공정에 의하여 상기 습식 식각에 의해 발생된 오버행 구조가 완전히 없어지도록 소정의 형상을 만든다.

이렇게 형성된 감광층상에 산화 실리콘 또는 산화 알루미늄과 같은 무기 절연층을 소정의 두께로 증착하여 갭층을 형성시킨 후 하부 자성층의 일부가 노출되어야 하는 부분(D)만을 이온 밀링 공정 또는 반응성 이온 식각 공정과 같은 건식 식각 방법 또는 불산 용액을 사용하는 습식 식각 방법에 의해 제거하여 상기 상부 자성층과 하부 자성층이 접촉하는 접촉 구역(D)이 무기 절연층에 의해 덮여있지 않고 노출되도록 형성시킨 후 상기 갭층(37)상에 상기 하부 자성층(33)을 구성하는 물질과 동일한 물질을 소정 두께로 적층시켜서 상부 자성층(38)을 형성 시킨다.

이때, 상기 상부 자성층(38)은 상기 접촉 구역(D)을 통하여 상기 하부 자성층(33)의 일부와 자기적으로 연결되며 또한 상부 자성층(39)의 일부는 상기 칩 폴 구역(A)에 해당되는 상기 갭층(35)상에 형성된다.

따라서, 본 발명의 일실시예에 따라서 제작된 박막 자기 헤드는 상기 갭층의 적층 두께에 해당하는 크기의 자기 갭이 자기 코어의 선단부에 형성되고 상기 접촉 구역을 통하여 상기 하부 자성층과 상부 자성층을 연결하는 자로가 형성된다.

이때, 상기 자기 코어의 선단부에 자기 매체가 인접한 경우에 상기 자기 매체로부터 인가되는 자속의 변화는 상기 코일층에 기전력을 유도시키며 이러한 기전력에 의하여 상기 자기 매체에 기록된 자기 기록이 읽어진다.

이상, 상기 내용은 본 발명의 바람직한 일실시예를 단지 예시한 것으로 본 발명이 속하는 분야의 당업자는 본 발명의 요지를 변경시킴이 없이 본 발명에 대한 수정 및 변경을 가할 수 있다.

따라서, 본 발명에 따르면, 한번의 증착 공정에 의하여 다중 층상구조의 시드층을 형성시키므로 다수의 진공 증착 공정이 필요치 않아 생산성을 높이고 코일층 또는 시드층에 대한 정밀한 식각 공정이 필요치 않아 수율을 향상시킬 수 있으며 또한 하부막상에 형성되는 하부 자성층에 의하여 발생되는 단차를 절연층의 형성에 의하여 완화시킴으로서 상기 하부 자성층상에 형성되는 코일층이 전기적으로 단선되는 것을 방지시킬 수 있으며 이에 의해서 박막 자기 헤드의 성능을 향상시킬 수 있다.

Claims (12)

1. 박막 자기 헤드를 제작하기 위한 방법에 있어서, 기판(31)상에 하부막(32)을 형성시키는 단계와, 상기 하부막(32)상에 평탄화층(34) 및 하부 자성층(33)을 형성시키는 단계와, 상기 평탄화층(34) 및 하부 자성층(33)상에 제1감광층(35a)을 형성시키고 패터닝시켜서 상기 평탄화층(34)에 인접하는 상기 하부 자성층(33)의 일부를 노출시키는 단계와, 상기 제1감광층(35a)상에 제1절연층(39a) 및 제2감광층(35c)을 순차적으로 형성시킨 후 상기 제2감광층(35c)을 소정 형상으로 패터닝 시키는 단계와, 상기 제2감광층(35c)을 통하여 노출된 상기 제1절연층(39a)을 식각시키는 단계와, 상기 제2감광층(35c) 및 상기 제2감광층(35c)의 패턴을 통하여 노출된 상기 제1감광층(35a)상에 시드층(36a, 36b)을 형성시키는 단계와, 상기 제1감광층(35a)상에 형성된 제1시드층(36a)상에 하부 코일층(36c)을 형성시키는 단계와, 상기 하부 코일층(36c)상에 제3감광층(35e)을 형성시키고 패터닝시킴으로서 노출되는 상기 제2감광층(35c)상의 제2시드층(36b)상에 상부 코일층(36d)을 형성시키는 단계와, 상기 상부 코일층(36d)상에 제4감광층(35f)을 형성시키고 패터닝시켜서 노출되는 상기 하부 코일층(36c)의 일부를 제거하는 단계와, 그리고 상기 제4감광층(35f)상에 제5감광층, 갭층(37) 및 상부 자성층(38)을 순차적으로 형성시키는 단계로 이루어진 것을 특징으로 하는 박막 자기 헤드 제작 방법.
2. 제1항에 있어서, 상기 평탄화층(34) 및 하부 자성층(33)에 의하여 평탄한 표면이 제공되는 것을 특징으로 하는 박막 자기 헤드 제작 방법.
3. 제1항에 있어서, 상기 제2감광층(35c)의 패턴에 의하여 형성된 선폭 크기(ⓑ)는 상기 제2감광층(35c) 사이의 선폭 크기(ⓐ)에 비하여 크게 형성되는 것을 특징으로 하는 박막 자기 헤드 제작 방법.
4. 제1항에 있어서, 상기 제1절연층(39a)은 건식 식각 공정 및 습식 식각 공정에 의하여 제거되는 것을 특징으로 하는 박막 자기 헤드 제작 방법.
5. 제1항에 있어서, 상기 하부 코일층(36c)의 생성시 상기 제2시드층(36b)은 절연 상태에 유지되어 있는 것을 특징으로 하는 박막 자기 헤드 제작 방법.
6. 제5항에 있어서, 상기 전기 도금 공정에 의하여 상기 하부 코일층(36c)의 패턴의 선폭 크기는 상기 제1절연층(39a) 사이의 선폭 크기(ⓒ)와 동일하게 되는 것을 특징으로 하는 박막 자기 헤드 제작 방법.
7. 제6항에 있어서, 상기 전기 도금 공정에 의하여 상기 제1절연층(39a) 사이의 선폭 크기(ⓒ)보다 작은 선폭 크기를 갖는 상기 하부 코일층(36c)이 형성된 후 상기 하부 코일층(36c)상에 제2절연층(39b)이 형성되는 것을 특징으로 하는 박막 자기 헤드 제작 방법.
8. 제7항에 있어서, 상기 제2절연층(39b)과 상기 제2감광층(35c)사이의 틈새를 통하여 용액속에 함유된 금속이 상기 하부 코일층(36c)에 증착되고 이에 의해서 상기 하부 코일층(36c)이 선폭 크기가 상기 제1절연층(39a) 사이의 선폭 크기(ⓒ)와 동일하게 되는 것을 특징으로 하는 박막 자기 헤드 제작 방법.
9. 제1항에 있어서, 상기 제3감광층(35e)의 패턴을 통하여 박막 자기 헤드의 후방 구역(B)에 인접하는 후방부(C)상에 형성된 하부 코일층(36c)의 일부가 노출되는 것을 특징으로 하는 박막 자기 헤드 제작 방법.
10. 제8항에 있어서, 상기 후방부(C)상에 형성된 상기 하부 코일층(36c)의 일부상에 전기 도금 공정에 의하여 도전층(36e)이 형성되는 것을 특징으로 하는 박막 자기 헤드 제작 방법.
11. 제9항에 있어서, 상기 도전층(36e)에 의하여 상기 하부 코일층(36c)과 상기 제2시드층(36b)이 전기적으로 도통되는 것을 특징으로 하는 박막 자기 헤드 제작 방법.
12. 제1항에 있어서, 상기 제4감광층(351)의 패턴을 통하여 노출되는 상기 하부 코일층(36c)의 일부는 박막 자기 헤드의 접촉 구역(D) 및 선단부(A)상에 형성된 하부 코일층(36c)으로 구성되는 것을 특징으로 하는 박막 자기 헤드 제작 방법.