KR19990056467A - 평탄화 공정을 포함한 전도층 패턴 형성방법 - Google Patents

Abstract

본 발명은 평탄화 공정을 포함하는 전도층 패턴 형성방법에 관한 것으로, 기판 상에 Al 층을 형성하는 단계와, Al 층 위에 포토 레지스트층을 형성하여 패터닝하는 단계와, 포토 레지스트층 패턴을 따라 노출된 Al 층을 산화하여 Al₂O₃층으로 이루어지는 절연층을 형성하는 단계와, 포토 레지스트층을 제거하는 단계를 포함하는 평탄화 공정을 포함한다.

따라서 본 발명에 따르면, 절연층과 전도층의 단차가 발생되지 않도록 전도층을 형성하는 공정 중에 절연층을 형성함으로써 절연층을 평탄화하기 위한 별도의 공정을 생략할 수 있으며, 평탄도의 향상을 가져올 수 있는 효과를 얻을 수 있다.

Description

평탄화 공정을 포함한 전도층 패턴 형성방법

본 발명은 평탄화 공정을 포함한 전도층 패턴 형성방법에 관한 것으로, 더욱 상세하게는 절연층과 전도층의 단차가 발생되지 않도록 전도층을 형성하는 공정 중에 절연층을 형성함으로써 절연층을 평탄화하기 위한 별도의 공정을 생략할 수 있는 전도층 패턴 형성방법에 관한 것이다.

반도체 공정기술은 웨이퍼 표면에 반도체 소자나 집적회로를 형성하는 제조공정을 일컫는다. 기본적으로 웨이퍼를 가공하기 위해서는 여러 가지 물질의 박막을 웨이퍼 표면에 성장시키거나 증착하고, 웨이퍼 위에 형성된 박막을 부분적으로 제거하여 패턴을 형성하며, 필요에 따라 웨이퍼의 선택된 지역의 전도형태와 저항성을 변화시키기 위해 불순물을 주입하는 공정 등으로 이루어진다.

특히, 웨이퍼 표면에 형성된 박막을 선택적으로 제거하는 공정을 패턴 형성공정이라 하며, 반도체 소자 또는 회로의 집적도를 향상시키기 위한 연구의 일환으로 미세한 선폭을 구현할 수 있는 방법들에 대한 연구가 계속되고 있다.

도 1a 내지 1c는 종래의 전도층 패턴 형성 공정 및 평탄화 공정을 도시한 공정단면도이다.

도시된 바와 같이, 웨이퍼(1) 위에 전기도금(electroplating)을 위해 전도성 재질로 이루어진 시드층(seed layer; 2)를 증착하고, 그 위에 포토 레지스트층(도면상 미도시됨.)을 소정 두께로 도포하여 통상의 포토리소그래피 공정을 통해 포토 레지스트층 패턴을 형성한다.

이어서, 포토 레지스트층이 패터닝되어 시드층(2)이 노출된 부분에 전도성이 뛰어난 박막을 형성하는 전기도금 공정을 통해 전도층(3)을 형성한다. 그런다음 주변의 포토 레지스트층을 제거하고 그로 인해 드러나는 시드층(2)을 제거한다.

한편, 전도층(3)은 통상적으로 그 위에는 절연층(4)을 형성하게 되는데 전도층(3)이 기판으로부터 돌출되어 형성되므로 절연층(4)의 단차가 심하게 나타나게 되며, 이를 평탄화하기 위한 공정이 추가로 수행된다. 즉, 절연층(4) 위에 포토 레지스트층(5)을 도포한 다음 포토레지스트 재질과 절연층 재질을 1 : 1 로 식각하는 식각가스를 이용하여 평탄화한다.

그런데 이와같은 종래의 평탄화 공정은 절연층(4)의 단차가 어느정도 이상일 때 절연층(4) 위에 도포되는 포토 레지스트층(5)의 형상을 완전히 평행하는데는 한계가 있다. 즉, 포토 레지스트층(5)의 점도를 낮게할수록 도포할 수 있는 포토 레지스트층(5)의 두께가 낮아지며, 반대로 포토 레지스트층(5)의 점도를 높게 할수록 단차를 줄이기 어렵기 때문이다. 따라서, 평탄도를 향상시키는데 어려움이 많았다.

따라서, 본 발명은 이와같은 문제점을 해결하기 위한 것으로, 전도층이 절연층과 동일한 높이로 형성되도록하여 평탄화 공정이 동시에 이루어질 수 있는 평탄화 공정이 포함된 전기도금 패턴 형성방법을 제공하는데 그 목적이 있다.

이와같은 목적을 실현하기 위한 본 발명은 기판 상에 Al 층을 형성하는 단계와, Al 층 위에 포토 레지스트층을 형성하여 패터닝하는 단계와, 포토 레지스트층 패턴을 따라 노출된 Al 층을 산화하여 Al₂O₃층으로 이루어지는 절연층을 형성하는 단계와, 포토 레지스트층을 제거하는 단계를 포함하는 평탄화 공정을 포함하는 전도층 패턴 형성방법을 제공한다.

본 발명의 상기 목적과 여러 가지 장점은 이 기술 분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 발명의 바람직한 실시예로 부터 더욱 명확하게 될 것이다.

도 1a 내지 1c는 종래의 전도층 패턴 형성 및 평탄화 공정을 도시한 공정단면도,

도 2a 내지 2d는 본 발명에 따른 평탄화 공정을 포함한 전도층 패턴 형성공정을 도시한 공정단면도.

< 도면의 주요부분에 대한 부호 설명 >

10 ; 기판 12 ; Al 층(전도층)

14 ; Al₂O₃층(절연층) 16 ; 포토 레지스트층

이하, 본 발명의 바람직한 실시예에 따른 평탄화 공정을 포함하는 전도층 패턴 형성방법을 첨부도면을 참조하여 상세히 설명한다.

도 2a 내지 2d는 본 발명에 따른 평탄화 공정을 포함하는 전도층 패턴 형성방법을 도시한 공정단면도이다.

도시된 바와 같이, 기판(10) 상에 전도성이 우수한 Al 층(12)을 형성하고, Al 층(12) 위에 포토 레지스트층(14)을 형성하여 노광 및 현상공정을 통해 패터닝한다.

이어서, 포토 레지스트층(14) 패턴에 의해 노출된 Al 층(12)을 절연특성을 갖는 Al₂O₃층(16)으로 산화한다.

이어서, 포토 레지스트층(14)을 제거하면 Al로 이루어진 전도층(12)과 Al₂O₃로 이루어진 절연층(16)이 동일한 높이로 형성되므로 절연층을 평탄화하기 위한 별도의 평탄화 공정이 필요없게 된다.

이와같은 전도층 패턴공정은 박막 자기 헤드의 코일패턴층 형성공정에 적용될 수 있다.

이를 좀 더 상세히 설명하면, 박막 자기 헤드는 기판위에 하부 자성층, 절연층 그리고 상부 자성층이 순차적으로 형성되어 그 선단부에 자기갭이 형성되며, 절연층 사이에 코일이 권취되는 형상으로 패터닝된 코일패턴층(5)이 형성된다.

따라서 기록매체가 일정속도로 자기갭의 표면을 주행하게 될 때 패러데이(Faraday)의 유도법칙에 따라 자속의 시간 변화율에 비례하는 기전력이 코일패턴층에 유기되어서 박막 자기 헤드에 일정한 크기를 갖는 입력 신호 전류를 발생시켜 자기적 신호를 재생하거나 기록하는 것이다.

이와같은 코일패턴층을 본 발명에 따른 전도층 패턴공정으로 형성하기 위해서는 먼저, 도전성 물질인 Al 층을 스퍼터링 증착공정과 같은 진공 증착 공정 등으로 증착하고, 그 위에 포토 레지스트층을 형성하여 노광 및 현상공정을 통해 코일이 권취되는 형상과 반대되는 형상으로 포토 레지스트층을 패터닝하여 제거한다.

이처럼 포토 레지스트층이 제거되어 표면이 노출된 Al 층을 Al₂O₃층으로산화시켜 포토 레지스트층이 제거된 부위가 절연특성을 갖도록 한다.

이어서, 포토 레지스트층 패턴을 제거하면 Al로 이루어진 도전층은 코일이 권취되는 형상을 갖는 코일패턴층을 형성하게 되며, 코일패턴층과 이웃하는 코일 패턴층 사이에는 Al₂O₃로 이루어진 절연층이 개재되는 형상을 이루게 된다.

이와같이 형성되는 코일패턴층과 절연층은 최초에 Al 층이 적층되어 그 중 패턴형상을 따라 일부분만이 Al₂O₃로 산화된 것이므로 동일한 높이를 갖는 것은 자명한 사실이며, 따라서 단차를 제거하기 위해 절연층을 평탄화하기 위한 별도의 평탄화 공정이 불필요하게 됨을 알 수 있다.

이상, 상기 내용은 본 발명의 바람직한 일실시예를 단지 예시한 것으로 본 발명이 속하는 분야의 당업자는 본 발명의 요지를 변경시킴이 없이 본 발명에 대한 수정 및 변경을 가할 수 있다.

따라서 본 발명에 따르면, 절연층과 전도층의 단차가 발생되지 않도록 전도층을 형성하는 공정 중에 절연층을 형성함으로써 절연층을 평탄화하기 위한 별도의 공정을 생략할 수 있으며, 평탄도의 향상을 가져올 수 있는 효과를 얻을 수 있다.

Claims (1)

1. 기판 상에 Al 층을 형성하는 단계와, Al 층 위에 포토 레지스트층을 형성하여 패터닝하는 단계와, 포토 레지스트층 패턴을 따라 노출된 Al 층을 산화하여 Al₂O₃층으로 이루어지는 절연층을 형성하는 단계와, 포토 레지스트층을 제거하는 단계를 포함하는 평탄화 공정을 포함하는 전도층 패턴 형성방법.