KR100247877B1 - 박막 자기헤드 및 그 생산방법 - Google Patents

Abstract

박막 자기 헤드 생산 방법은 캐리어에서 기초하며 그 위에 전기적 전도 플레이팅 베이스는 전기 도금 플럭스 전도체(4a, 4b)와 자기적 절연층이 성장하는 것에 의해 그 위에 제공된다. 이는 플레너 구조를 제공하며 그 위에 전기적 절연층(9)과 자기 저항 소자(10)가 공급된다. 상기 플레이팅-베이스(2) 또한 갭 층을 구성한다.

Description

박막 자기 헤드 및 그 생산 방법

제1도 내지 제5도는 본 발명에 따른 방법동안의 중간 생성물의 단면도.

제6도는 플럭스 전도체들의 평탄화 구조와 중간 생성물의 자기적 절연층의 정면도.

제7도는 본 발명에 따른 자기 헤드 제1실시예의 단면도.

제8도는 본 발명에 따른 자기 헤드 제2실시예의 단면도.

〈도면의 주요부분에 대한 부호의 설명〉

4 : 자기 보조층 12 : 필러층

본 발명은 캐리어에서 시작하여, 그위에 제 1 의 자기적으로 절연인 층이 침적되고, 그 위에 플럭스 전도체들 및 적어도 플럭스 전도체들 사이에 제 2 의 자기적으로 절연인 층이 침적되며, 그 다음에 상기 플럭스 전도체들과 제 2 의 자기적 절연층 위에 전기적 절연층의 침적되고, 그 위에 자기 저항 소자가 공급되는, 박막 자기 헤드 생산 방법에 관한 것이다. 본 발명은 또한 자기 캐리어를 포함하는 박막 자기 헤드에 관한 것으로, 상기 자기 캐리어 위에 제 1 자기적 절연층이 존재하고, 그 위에 플럭스 전도체와 제 2 자기적 절연층이 위치하는데, 상기 제 2 자기적 절연층은 적어도 플럭스 전도체들 사이에 배치되고, 상기 플럭스 전도체와 제 2 자기적 절연층상에는 전기적 절연층이 존재하며, 그 위에 자기 저항 소자가 적어도 제 2 자기 절연층에 마주하여 제공된다.

서두에서 설명된 바와 같은 박막 자기 헤드 및 방법은 일본국 특허출원 제62-246115A호에 기술되어 있다. 종래 기술의 자기 헤드에서 자기 저항 소자는 리딩 및 트레일링 플럭스 전도체를 브리지하며 자기 저항 소자는 플럭스 전도체들과 캐리어로 구성된 자기 요크 외측에 위치된다. 이로서 자기 헤드와 비교하여 박막 자기 헤드의 효율을 충분히 개선시킬 수 있는데, 여기서 자기 저항 소자는 캐리어와 플럭스 전도체들 사이의 요크 내측에 위치된다. 종래의 기술의 방법에서, 플럭스 전도체들은 스퍼터링에 의해 침적되며 이온 에칭 과정에 의해 구성된다. 상기 방법에서는, 자기층이 우선 침적되는데, 이것은 예를 들면 포토레지스트 같은 차폐층에 의해 코트된다. 상기 차폐층은 예를 들면, 층을 광에 국부적으로 노출시킴으로써 후에 구성된다. 이렇게 함으로써, 포토레지스트가 현상되고, 이후 노출된 부분이 제거된다. 다음에, 자기층은 이온 에칭 절차에 의해 구성된다. 상기 종래 기술의 방법은 상대적으로 큰 수의 제조 단계가 플럭스 전도체의 형성을 위해 수행 되어서, 그 방법이 시간 소비 및 이에 따른 비용 문제를 야기시키는 단점을 갖는다.

본 발명의 목적은, 특히 박막 자기 헤드가 양호한 자기 특성을 가지며 매우 단순한 헤드 구조를 단순하면서 빠른 방법으로 얻도록 함으로써, 박막 자기 헤드를 생산하는 방법을 제공하는데 있다. 결국, 본 발명에 따른 방법은, 캐리어상에 전기적 전도 플레이팅 베이스를 침적시킴으로써 제 1 자기적 절연층이 형성되는 것을 특징으로 한다. 이는 전기 도금에 의한 다른 방법중에 플럭스 전도체를 공급하는 것을 가능토록하여, 종래 기술 방법보다 제조 단계가 덜 필요로 된다.

또한 플레이팅-베이스는 갭 층으로 구성되기 때문에, 전기 도금 공정시 장점이 있으며, 갭 길이 선택에 대해서는 제한이 없다. 이러한 관점에서 상기 방법은, 전기 도금 공정을 위한 기초로서 작용하는 전기적으로 전도성이며 자기적으로 비전도성인 층 때문에 갭 길이가 확장되며 제 1 자기적으로 절연인 층상에 침적되는 종래의 전기 도금 공정과는 다르다. 제 1 자기적으로 절연인 층상에 전기적으로 뿐만아니라 자기적으로 전도성 층을 침적시키는 것은 또한 공지되어 있다. 이것은 갭의길이 선택에 어떤 제한을 두지는 않지만, 상기 층이 플럭스 전도체의 자기 특성에 악영향을 미칠 수 있다. 본 발명에 따른 방법의 부가적인 장점은 플레이팅-베이스가 또한 자기 저항 소자를 구동하기 위한 바이어스 와인딩으로서 작용할 수 있다는데 있다.

본 발명에 따른 방법의 일 실시예는 상기 플럭스 전도체들이 전기 도금에 의해 상기 플레이팅 베이스에 침적되는 것을 특징으로 한다. 전기 도금에 의해 플럭스 전도체들을 침적시키는 경우 보다 적은 시간이 요구되며, 따라서 스퍼터링과 구성화(structuring)에 의해 플럭스 전도체들을 형성하는 것보다는 저비용이다.

전기 도금에 의해 플럭스 전도체들을 성장시키는데 적당한 본 발명에 따른 방법의 일 실시예는, 광래커 레지스트 벽들이 플럭스 전도체들이 공급되기 전에 플레이팅 베이스에 침적되고, 그 다음에 자기층 부분들이 적어도 플럭스 전도체들을 형성하기 위해 플레이팅 베이스상의 적어도 광래커 레지스터 층들 사이에 전기 도금에 의해 공급되며, 다음에 광래커 레지스트 벽이 제거되는 것을 특징으로 한다.

자기 저항 소자가 요크 외측에 위치하는 구성을 위하여, 리딩과 트레일링 플럭스 전도체들 사이의 공간이 평탄화될 필요가 있다. 이것은, 예를들어 스퍼터링, 증착, 즉 CVD(화학 기상 성장법)에 의해 과대한 절연 물질을 침적시키고, 이후, 나머지 물질이 에칭에 의해 제거됨으로써 구현된다. 종래 기술의 방법에 이용되는 다른 방법에서는, 스핀-코팅 과정에 의해 플럭스 전도체들 사이의 공간을 채우며, 이와 동일한 과정에 의해 플럭스 전도체상에 전기적으로 절연인 층을 침적시킨다. 상기 전기적으로 절연인 층의 침적을 위한 기술들은 시간 소모 및 이에 따른 비용 문제가 있다.

상기 단점들이 발생하지 않는 본 발명에 따른 방법의 일 실시예는, 제 2 자기적 절연층이 적어도 플럭스 전도체들 사이의 플레이팅 베이스상에 전기적으로 전도성이고 자기적으로 절연성인 층을 전기 도금에 의해 퇴적시킴으로써 형성되는 것을 특징으로 한다. 이것은 일정한 두께를 갖는 평탄층이 전기 도금 처리중에 성장되는 장점을 제공한다. 부가적 장점은 전기 도금 처리의 속도이다. 다른 장점은 종래 기술의 자기 헤드의 전기적으로 유동하는 플럭스 전도체들이 전기적으로 상호 접속되어, 자기 매체와의 마찰로 인한 플럭스 전도체들의 정적 충전에 의해 야기되는 전기적 잡음의 감소 및 ESC(정전기 방전)의 위험을 감소시킨다.

전기 도금을 통해 제 2 자기적으로 절연인 층을 성장시키는데 적합한 본 발명에 따른 방법의 실질적인 실시예는, 광래커 레지스트 벽들이 제거되기 전에, 전기적 절연 차폐층이 적어도 플럭스 전도체들상에 침적되고, 그 다음에 차폐층과 광래커 레지스트 층들 및 자기층 부분들의 조합부가 그 위에 차폐층 부분을 갖는 플럭스 전도체들만이 남아있도록 구성되며, 다음에 다른 광래커 레지스트 층들이 플레이팅-베이스상에 침적되며, 다음에 전기적으로 전도성이며 자기적으로 절연성인 층이 상기 제 2 의 자기적 절연층을 형성하기 위해 전기 도금에 의해 적어도 플럭스 전도체들과 다른 광래커 레지스트 층들 사이에 침적되며, 다음에 상기 차폐층 부분과 다른 광래커 레지스트 벽들이 제거되는 것을 특징으로 한다.

본 발명에 따른 방법의 다른 실질적인 실시예는, 플레이팅-베이스상에 자기층 부분들을 침적시키는 동안, 자기적 보조층들이 또한 플럭스 전도체들에 더하여 전기 도금에 의해 성장되며, 다음에 자기층 부분들과 광래커 레지스트 벽들상의 차폐층이 광래커 레지스트 층들이 적어도 플럭스 전도체의 영역 내에 침적된 곳에 침적되고, 다음에 구성화중 또한 광래커 레지스트 벽들이 제거되는 것을 특징으로 한다. 상기 후자 방법은 상기 자기층 부분이 이전에 설명된 실시예들에서 보다 더 큰 영역상에 전기 도금에 의해 성장된다. 따라서, 상기 전류는 상기 과정동안 표면상에 더 균일하게 분포되어, 제어도의 증가와 함께 더 균일하게 이루어지도록 성장될 수 있다.

박막 자기 헤드가 본 발명에 따라 관련되는 한, 제 1 의 자기적 절연층은 전기적으로 전도성인 플레이팅 베이스이다. 변환 갭이 하나의 층으로만 형성되기 때문에, 잘 한정된 갭 길이를 얻을 수 있다. 적절한 전기적 전도 플레이팅 베이스는 예를들어 Au 층이다.

본 발명에 따른 박막 자기 헤드의 다른 실시예는, 제 2 의 자기적 절연층이 전기적 전도 물질로 구성된 것을 특징으로 한다. 따라서, 제 2 자기적 절연층을 전기 도금된 층으로 형성하는 것이 가능하다. 제 2 자기적 절연층의 두께를 플럭스 전도체들의 두께와 동일하게 함으로써, 평탄층이 얻어지는데, 공정중에는 자기 저항 소자의 침적시 장점이 있다. 제 2 자기적 절연층에 적합한 물질로는 Cu가 있다.

본 발명은 예를 통해 첨부 도면에 도시된 박막 자기 헤드 및 그 방법의 실시예들을 참고로 하여 더욱 상세히 설명된다.

본 발명에 따른 방법의 일 실시예는, 자기 캐리어(1) 즉, 본 실시예에서는 또한 자기 플럭스를 전도하는 페라이트 기판에 기초한다. 상기 캐리어(1)상에는 전기적으로 전도성이고 자기적으로 비전도성인 물질로 된 플레이팅 베이스(2), 예를 들면 Au 베이스가 침적된다. 광래커 레지스트 벽들(3)은 플레이팅-베이스(2)상에 침적되며, 이후 예를 들면 NiFe로 된 자기층 부분들(4, 4a, 4b)이 플레이팅-베이스(2)상에 전기 도금에 의해 성장된다. 제 1 도는 이에 따라 얻어진 중간 생성물의 캐리어(1)에 수직인 단면도이다. 플럭스 전도체들(4a, 4b)에 더하여 자기층 부분들은 또한, 성장 동작중 플레이팅 베이스(2)내의 전류의 개선된 분포가 얻어지고 성장이 더 큰 제어로 이루어지도록, 큰 표면 영역을 얻기 위한 자기 보조층들(4)을 포함한다.

예를들어, 석영층 또는 광래커 레지스트 층과 같은 차폐층(5)이 상기 중간 생성물에 공급되며, 상기 층 부분들은 그 방법의 다음 단계에서 플럭스 전도체들(4a, 4b)의 전기적 절연부로서 기능한다. 복합층의 구성중 배리어로서 기능하는 광래커 레지스트 층(6)이 광래커 레지스트 벽들(3)과 차폐층(5) 및 자기층 부분들(4, 4a, 4b)의 조합부에 공급된다. 제 2 도는 구성화 이전의 중간 생성물을 도시하며, 제 3 도는 구성화 후의 결과를 도시한다. 상기 구성은, 예를 들면 습식 화학 에칭 공정에 의해 수행된다. 구성화중, 광래커 레지스트 벽들(3), 자기 보조층(4) 및 차폐층(5)이 부분적으로 제거된다. 차폐층(5)은, 상기 방법의 다른 과정에서 플럭스 전도체들상에 원하지 않는 층들이 다음 전기 도금 동작중에 형성되는 것을 방지하기 위해, 플럭스 전도체들(4a, 4b)상에 남아 있어야만 한다.

상기 후자의 전기 도금 공정중, 제 2 자기적 절연층(8)이 침적된다. 플럭스 전도체들(4a, 4b) 사이에만 상기 층(8)을 침적시키기에 충분하다. 더 일정한 전류 분포와 이에 따라 개선된 범위로 제어될 수 있는 공정을 얻기 위하여, 층(8)은 더 큰 표면 영역 위에 성장되는 것이 바람직하다. 다른 광래커 레지스터 벽(7)은, 우선 제 2 자기적 절연층이 침적되는 표면을 한정하기 위해 플레이팅-베이스(2)상에 침적된다. 다음에, 절연층(8)은 제 4 도에 도시한 바와 같이, 플럭스 전도체들과 동일한 캐리어(1)에 수직인 방향으로 치수 t를 얻을 때까지 침적된다. 차폐층 부분들(5)과 다른 광래커 레지스트 벽들(7)을 제거한 후, 제 5 도에 도시한 바와 같이, 평탄화된 구조가 남는다. 전기적 절연층(9)과 자기 저항 소자(10)는 차례로 상기 구조에 침적된다. 도면에서 파선(11)은 형성될 헤드면 위치를 표시한다. 상기 헤드면(14)은 제 7 도에서 볼 수 있으며, 제 5 도에 도시된 중간 생성물의 그라인드 후에 얻어진다. 그라운딩 전에, 예를 들면 SiO₂같은 필러층(12)이 자기 헤드 구조상에 침적된다. 제 7 도는 이전에 설명된 방법에 의해 얻어진 자기 헤드를 도시하며, 상기 헤드면(14)은 이중 화살표 A로 표시된 방향으로 이동가능한 개략적으로 도시된 자기 정보 캐리어(13)와 상호동작한다.

제 8 도는 제 2 방법에 따른 자기 헤드의 또 다른 실시예를 도시한 것으로서, 이것은 이전에 설명된 방법과 약간의 차이가 있다. 상기 제 2 방법에서는 플럭스 전도체들(20, 21)만이 전기 도금에 의해 성장된다. 결국, 도금층(23)은 자기 캐리어(22)상에 침적된다. 제 2 자기적 절연층과 전기적 절연층은 기계적이며 전기적인 절연성이 모두 있는 절연층(24)에 의해 함께 형성되며, 예를들어 SiO₂로 구성된다. 상기 평탄화된 절연층(24)은, 예를 들면 스퍼터링 또는 CVD(화학 기상 성장법)에 의해 침적되며, 이후 나머지 물질이 에칭에 의해 제거된다. 자기 저항 소자(25), 다른 절연층(26) 및 필러층(27)은 상기 절연층(24)상에 차례로 배치된다.

본 발명은 여기에 보여진 실시예들에 국한되지 않으며, 다른 실시예들이 또한 본 발명의 범주 내에서 있을 수 있다. 따라서, 캐리어가 전체적으로 자기 물질로 구성될 필요가 없다. 그 위에 침적된 자기층을 가진 비자기 기판으로부터 조합된 캐리어가 선택적으로 가능하게 된다. 캐리어의 캐리어 플레인은 또한 자기가 아닐 수도 있다. 캐리어는, 예를 들어 자기적 절연층으로 도포되며 이후 그 위에 플레이팅 베이스가 침적되도록 배치된 기입 와인딩을 갖는 자기 기판을 포함한다. 다음 것과 서로간에 여러개의 변한 갭들을 갖는 자기 헤드 구조가 또한 가능하며, 도 6은 그 중간 생성물을 도시한다.

Claims (10)

1. 자기 저항 소자를 구비한 얇은 자기 헤드를 생성하는 방법에 있어서, 자기 캐리어상에 전기적으로 전도성인 비자기 물질을 침적시킴으로서 플레이팅 베이스를 형성하는 단계와, 상기 플레이팅 베이스상에 광래커 레지스트 벽들을 형성하는 단계와, 플럭스 전도체들을 형성하기 위하여 전기 도금에 의해 상기 플레이팅 베이스 상의 광래커 레지스트 벽들 사이에 자기층 부분들을 형성하는 단계와, 광래커 레지스트 벽들을 제거하는 단계와, 플럭스 전도체들을 서로간에 분리시키기 위하여 상기 플레이팅 베이스상의 플럭스 전도체들 사이에 비자기층을 형성하는 단계와, 상기 비자기 층과 플럭스 전도체들상에 전기적으로 절연인 층을 형성하는 단계 및, 상기 전기적으로 절연인 층상에 자기 저항 물질을 침적시켜서 자기 저항 소자를 형성하는 단계를 포함하는 자기 헤드 생성 방법.
2. 제1항에 있어서, 상기 비자기 층은 적어도 플럭스 전도체들 사이의 플레이팅 베이스상에 전기적으로 전도성인 바자기 층을 전기 도금에 의해 침적시켜서 형성되는 자기 헤드 생성 방법.
3. 제2항에 있어서, 광래커 레지스트 벽들이 제거되기 전에, 전기적으로 절연인 차폐층이 적어도 플럭스 전도체들상에 형성되고, 이후 차폐층과 광래커 레지스트 벽들 및 자기층 부분들의 조합체가 그 위에 차폐층 부분을 갖는 플럭스 전도체들만이 남도록 하는 방식으로 구성되고, 이후 다른 광래커 레지스트 벽들이 플레이팅 베이스상에 침적되고, 이후 비자기 층을 형성하기 위해 전기적으로 전도성인 비자기 층이 적어도 플럭스 전도체들과 다른 광래커 레지스트 벽들 사이에 전기 도금에 의해 침적되며, 이후 상기 차폐층 부분 및 다른 광래커 레지스트 벽들이 제거되는 자기 헤드 생성 방법.
4. 제3항에 있어서, 플레이팅 베이스상에 자기층 부분들을 형성하는 동안, 다른 자기 보조층들이 플럭스 전도체들에 더하여 전기 도금에 의해 성장되고, 이후 차폐층이 자기층 부분들 및 광래커 레지스트 벽들상에 침적에 의해 형성되는데, 상기 광래커 레지스트 벽들은 적어도 플럭스 전도체들의 영역 내에 형성되며, 이후 구성화시 광래커 레지스트 벽들이 또한 제거되는 자기 헤드 생산 방법.
5. 제1항에 청구된 바와 같은 방법에 따라 생성가능한 박막 자기 헤드에 있어서, 상기 자기 헤드는, 자기 캐리어를 포함하고, 상기 자기 캐리어 위에는 제 1 비자기 층이 존재하고, 상기 제 1 비자기층 위에는 플럭스 전도체들 및 제 2 비자기 절연층이 위치되는데, 상기 제 2 비자기 층은 적어도 플럭스 전도체들 사이에 배치되고, 전기적으로 절연인 층이 플럭스 전도체들과 제 2 비자기층 위에 배치되고, 상기 전기적으로 절연인 층 위에는 자기 저항 소자가 적어도 제 2 비자기층과 마주하여 존재하는데, 상기 제 1 비자기층은 전기적으로 전도성 플레이팅 베이스인 박막 자기 헤드.
6. 제5항에 있어서, 상기 플레이팅 베이스는 Au를 함유하는 박막 자기 헤드.
7. 제5항에 있어서, 상기 제 2 비자기 층은 전기 도금에 의해 얻어진 층인 박막 자기 헤드.
8. 제7항에 있어서, 상기 제 2 비자기 층은 전기 도금에 의해 얻어진 층인 박막 자기 헤드.
9. 제7항에 있어서, 상기 제 2 비자기 층의 치수는 플레이팅 베이스에 수직 방향으로 취해진 플럭스 전도체들의 치수와 적어도 실질적으로 동일한 박막 자기 헤드.
10. 제7항에 있어서, 상기 제 2 비자기층은 Cu를 함유한 박막 자기 헤드.

Images