JPS60196940A - 半導体製造プロセス用目合わせマ−クの構造 - Google Patents

半導体製造プロセス用目合わせマ−クの構造

Info

Publication number
JPS60196940A
JPS60196940A JP59053857A JP5385784A JPS60196940A JP S60196940 A JPS60196940 A JP S60196940A JP 59053857 A JP59053857 A JP 59053857A JP 5385784 A JP5385784 A JP 5385784A JP S60196940 A JPS60196940 A JP S60196940A
Authority
JP
Japan
Prior art keywords
resist
film
heavy metal
substrate
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59053857A
Other languages
English (en)
Inventor
Yasuo Iida
康夫 飯田
Katsuyuki Harada
原田 勝征
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Nippon Telegraph and Telephone Corp
Original Assignee
NEC Corp
Nippon Telegraph and Telephone Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Telegraph and Telephone Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59053857A priority Critical patent/JPS60196940A/ja
Publication of JPS60196940A publication Critical patent/JPS60196940A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体デバイス製造工程で用いる目合 −わせ
マークの構造に関する。
半導体デバイスの微細化、高密度化とともに、レジスト
塗布膜厚のむらや反射強度の分布のため一般に実用解像
度が悪くなりてきている。これを改善する方法として、
多層構造レジストプロセスと呼ばれるような、下地を一
担厚い有機膜で平坦化したのちに電子ビームあるいはイ
オンビーム等の荷電ビームで露光する方法が盛んにな9
てきている。
しかし、この手法は目合わせマークが厚い有機膜でおお
われるため目合わせマニクが検出しずらくな−る傾向が
あった。特に電子線の場合は、軽いため散乱吸収され、
この傾向が顕著であった。
本発明の目的は、前記多層構造レジストプロセスに限ら
ず一般に荷電ビームを用いてレジストパターン形成を行
なうプロセスにおいて有効に実行に供しうる目合わ姑マ
ークの構造を提供するとと本発明によれば側壁が基板に
対して30〜70度の角度範囲を有するテーパーをなし
ている台座上に重金属あるいは重金属を含む材料からガ
る目合更に本発明によれば、側壁が基板に対して30〜
70度の角度範囲を有するテーパーをなしている台座上
に凸型の目合わせパターンが形成されていることを特徴
とする半導体製造プロセス用目合わせマークの構造が得
られる。
更に本発明によれぽ、側壁が基板に対して30〜70度
の角度範囲を有するテーパーをなしている台座上に凹型
の目合わせパターンが形成されていることを特徴とする
半導体製造プロセス用目合わせマークの構造が得られる
本発明によると、テーパ一台座によシ、目合わせマーク
を有機膜でうもれないように、任意高さで調整できるた
め、任意の多層レジストプロセスが採用できるという特
長がある。
以下、図面を用いて本発明の内容を詳細に説明する。
第1図及び第2図は、本発明の構成の一要素となるテー
パ一台座の形成工程を順次説明するための斜視概略図で
ある。
第1図は、半導体基板101上に半導体基板面保護用の
二゛酸化シリコン膜102を膜厚0.05〜0、1 p
m堆積し、その上にCVD法、蒸着法等の堆積技術によ
ル、将来目金わせマーク台座を形成するポリシリコン膜
、屋化膜等の厚膜材質103を堆積し、さらにその上に
写真蝕刻技術によシ、目合わせマーク台座形状のレジス
トパターン104を形成した状態を示す。
厚膜材質103の膜厚としては、多層構造レジストの下
地膜厚にできるだけ近く、かつレジストの塗布に影響を
与えない膜厚としなくてはならない。実用的に最っとも
都合の良かった膜厚としては多層構造レジストの下地膜
厚よシ0.2〜0.5μm薄い場合である。
ついでテーパードライエツチング、例えに斜め照射のイ
オンミリング法等によシ、目合わせマーク素材103を
テーパーエツチングし、レジストをはくシすると、第2
図の201に示した台座が形成される。台座の大きさと
しては、通常目金わせマークとして、幅10pm、長さ
1100P程度の十字がよく用いられることから、これ
よシ少し大きいことが望ましい。
台座のエツジの角度は、基板面から測って30〜70度
の範囲内であれば以後のプロセスでのレジストの塗布し
て支障がない。使用するレジストの膜厚や、粘度によっ
ても異なるが面積的にも、台座が大きくならず都合がよ
かったのは、約60度であった。これによシ、本発明の
それぞれに共通なテーパ一台座が形成された。
ついで第1の発明である重金属あるいはそれを含む材料
を用いたマークについて第3図及び第4図を用いて説明
する。第3図、第4図は前記工程において形成した台座
上に重金属の目合わせマークを形成する工程を順次説明
するための斜視概略図である。第2図に続いて、リング
2フイ工程によシ台座上に十字型のレジスト除去部を持
つレジストパターン301を形成し、その全面にAu。
P t 、Mo 、W等の重金属を膜厚0.1〜0.5
pm蒸着法等する(第4図)。いわゆるリフトオフ法で
ある。
電子ビーム応用の場合の金属種の選択基準としては、原
子量の大きいもの程反射効率が高く、マーク検出−しや
すいが、台座の材質と反応しゃすく、パターン変形を起
こすようなものはさけなくてはならない。
光学応用であれば反射率のみ問題である。又、目合わせ
マーク401の膜厚は、電子の注入深さを代表するベー
テルンジの40〜504程度が都合が良い。ついで第2
の発明である凸型マークについて第5図及び第6図を用
いて説明する。第5図及び第6図を用いて説明する。第
5図は第2図の台座上全面に、マーク素材、例えばポリ
シリコン膜501をCVD等にょシ、膜厚0.3〜0.
7 p rs 堆積し、その後リンスラフイエ程にょ)
目合わせマーク形状のレジストパターン502を形成し
た状態を示す。第6図は、このレジストパターンをマス
クにエツチング例えばCCI mF +Osガスを用い
た反応性スパッタエツチングによシネ要部分のPo1y
・Si を除去し、レジストをはくシして目合わせマー
ク601を形成した状態を示す。形状は第1の発明と類
似しているが反射率の差ではなく、段差を強調するよう
な方式をとっている点が異なる。
ついで第3の発明である凹型マークについて第7図及び
第8図を用いて説明する。
第7図は第3図と同様にテーパ一台座上に目合わせパタ
ーン形状の蕗出部を作ったレジストパターン701の状
態を示す。
このレジストパターンをマスクにテーパ一台座をエツチ
ングし、レジストをはくシした状態が第8図の801で
凹型パターンが形成されている。
エツチングとしては、加工精度のよいドライエツチング
が一般に都合が良く台座が例えばPo1y−3iで形成
されている場合は、CCJ、F十〇、ガスを用いた反応
性ドライエツチング等を用いることができる。これらの
マークを実際に多層構造レジストプロセスに適用した所
、レジスト塗布に障害を与えることもなく、またマーク
上部のレジスト膜厚が充分薄いため光学目金わせでも、
電子ビーム目金わせでも、あるいはイオンビームの場合
でモキワめてマークの検出精度が高く、良い目合わせ結
果が得られた。また本発明は多層構造レジストプロセス
に限らず一般のレジストプロセスについても適用できる
【図面の簡単な説明】
第1図及び第2図は、テーパ一台座を形成するための製
造工程を説明するための斜視概略図であ)、第3図及び
第4図は、本願第1の発明である金属パターンマークの
形成工程を説明するための斜視概略図であシ、第5図及
び第6図は本願第2の発明である凸型目合わせマークの
製造工程を説明するための斜視概略図であシ、第7図及
び第8図は本願第3の発明である凸型目合わせマークの
製造工程を示す斜視概略図である。 101:半導体基板 102・−・二酸化シリコン膜1
03・−テーパ一台座構成材料 104−・レジストパターン 201・・・テーパ一台座 301・・・レジスト40
1・・・金属パターン 501−・目合わせマーク構成材料 601・・・凸型目合わせマーク 701・・・レジス
トs o i−・・凹型目金わせマーク オフ 図 71−8 図

Claims (3)

    【特許請求の範囲】
  1. (1) 側壁が基板に対して30〜70度の角度範囲を
    有するテーパーをなしている台座上に重金属あるいは重
    金属を含む材料からなる目合わせパターンが形成されて
    いることを特徴とする半導体製造プロセス用目合わせマ
    ークの構造。
  2. (2) 側壁が基板に対して30〜70度の角度範囲を
    有するテーパーをなしている台座上に凸型の目合わせパ
    ターンが形成されていることを特徴とする半導体製造プ
    ロセス用目合わせマークの構造。
  3. (3)側壁が基板に対して30〜70度の角度範囲を有
    するテーパーをなしている台座上に凹型の目合わせパタ
    ーンが形成されていることを特徴とする半導体製造プロ
    セス用目合わせマークの構造。
JP59053857A 1984-03-21 1984-03-21 半導体製造プロセス用目合わせマ−クの構造 Pending JPS60196940A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59053857A JPS60196940A (ja) 1984-03-21 1984-03-21 半導体製造プロセス用目合わせマ−クの構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59053857A JPS60196940A (ja) 1984-03-21 1984-03-21 半導体製造プロセス用目合わせマ−クの構造

Publications (1)

Publication Number Publication Date
JPS60196940A true JPS60196940A (ja) 1985-10-05

Family

ID=12954442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59053857A Pending JPS60196940A (ja) 1984-03-21 1984-03-21 半導体製造プロセス用目合わせマ−クの構造

Country Status (1)

Country Link
JP (1) JPS60196940A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59161024A (ja) * 1983-03-03 1984-09-11 Mitsubishi Electric Corp 位置合せマ−クの形成方法
JPS59171118A (ja) * 1983-03-18 1984-09-27 Hitachi Ltd 重ね合わせ基準マ−ク

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59161024A (ja) * 1983-03-03 1984-09-11 Mitsubishi Electric Corp 位置合せマ−クの形成方法
JPS59171118A (ja) * 1983-03-18 1984-09-27 Hitachi Ltd 重ね合わせ基準マ−ク

Similar Documents

Publication Publication Date Title
JPS60196940A (ja) 半導体製造プロセス用目合わせマ−クの構造
JPH04115517A (ja) 位置合せマーク形成方法
JPH0458167B2 (ja)
JPH0236523A (ja) ウエハアライメントマーク及びその形成方法
JPH0242723A (ja) 微細パターン形成方法
JPH06177027A (ja) 電子ビーム描画方法及び半導体装置
JPS61265836A (ja) 金属パタ−ン形成法
JPH04364726A (ja) パターン形成方法
JPS61265835A (ja) 金属パタ−ン形成法
JPH08195378A (ja) 位相反転マスク及びその製造方法
KR960013140B1 (ko) 반도체 소자의 제조 방법
JPS59171124A (ja) ホトレジスト被膜の埋込み方法
JPS5895350A (ja) 露光方法
JPS603620A (ja) 微細パタ−ンの形成方法
JP2690378B2 (ja) 微細パターンの形成方法
JPH02187023A (ja) 電極パターン形成方法
JPS6347329B2 (ja)
JPH0391928A (ja) リフトオフ法によるパターン形成方法
JPS63244642A (ja) 半導体装置
JPS62131515A (ja) 粒子ビ−ム露光用位置合せマ−ク
JPH0282526A (ja) 微細パターン形成方法
JPH0552663B2 (ja)
JPS6279619A (ja) ウエハアライメントマ−ク及びその形成方法
JPS62204532A (ja) 超微細構造デバイスの製造方法
JPH042115A (ja) 半導体装置の製造方法