JPS59171118A - 重ね合わせ基準マ−ク - Google Patents

重ね合わせ基準マ−ク

Info

Publication number
JPS59171118A
JPS59171118A JP58044176A JP4417683A JPS59171118A JP S59171118 A JPS59171118 A JP S59171118A JP 58044176 A JP58044176 A JP 58044176A JP 4417683 A JP4417683 A JP 4417683A JP S59171118 A JPS59171118 A JP S59171118A
Authority
JP
Japan
Prior art keywords
film
interlayer insulating
plateau
insulating film
reference mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58044176A
Other languages
English (en)
Inventor
Shinji Okazaki
信次 岡崎
Fumio Murai
二三夫 村井
Yutaka Takeda
豊 武田
Osamu Suga
治 須賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58044176A priority Critical patent/JPS59171118A/ja
Publication of JPS59171118A publication Critical patent/JPS59171118A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は電子?IM@接描画接金画法る際の重ね合わせ
基準マーク、特に多層配線工程のN間絶縁膜としてね英
バイアススパッタ膜を用いた時に好適な重ね合わせ基準
マークに関するものである。
〔従来技術〕
半導体素子製造工程で電子線直接描画法を用いる際に使
用する重ね合わせ基準用マークとしては段差形のマーク
と重金属形のマークとがある。従来はこれらのマーク形
成後のプロセスによつでマーク検出の信号波形が大きく
変化することがなかったので、特にマーク形成後のプロ
セスを考慮してマークの選択をする必要がなかった。半
導体素子の集積化が進むとともに形成層表面の平坦化が
要求され電子線の反射が良好な本金属形のマークが用い
られる傾向にある。さらに多層膜配線に層間絶縁膜とし
て被着した膜上の凹凸が平坦化をれる石英バイアススパ
ッタ族の便用が検討されているが、石英バイアススパッ
タ膜は被層膜上の凹凸全平坦化するため被層膜下の凹凸
によって層間絶縁膜の厚さが変化することになる。第1
図は重金属形マークを用いた場合の石英バイアススパッ
タ膜による層間絶縁膜の厚さと上記マーク金検出する信
号の強度との関係を示す睨明図で、(a)は基板1」二
のマーク4を覆う層間絶縁膜3の厚さが薄い状態の断面
図を示しくb)は上記状態におけるマーク検出の信号の
強度を示す。また(C)は上記層間絶縁膜3の厚さが厚
い状態の断面図金示しくd)は上記状態におけるマーク
検出の信号の強度を示している。
すなわちマーク検出のだめの信号強度は基準マーク4上
の層間絶縁膜3の厚さが厚い程弱くなる。
このため重金属をマークとして用いる場合は基板上の段
差の画部分に上記重金属またはこれらの化合物よりなる
マークを設ける。
しかし石英バイアススパッタ膜を被着した場合の表面形
状は基板上の段差の大きさや被着膜の厚さによって変化
する。第2図は基板1上の段差を有する台地2を越えて
石英バイアススパッタ膜3全被看するときに、上記台地
2の幅によって石英バイアススパッタ膜3の表面が変化
する状態を示した図で、図の(a) 、 (b) 、 
(C)の順で上記台地2の幅が小さくなっている。(C
)に示すように台地2の幅が小さい時は石英バイアスス
パッタ膜3の表面は平坦であるが、(a)あるいは(b
)に示すように台地2の幅が大きくなると段差を有する
台地2の1〕に突起5を生じる。この現象は石英ベイア
ススバッタによる層間絶縁膜3が層表面金平坦化すると
いっても、実際にノー間絶縁膜3上の段差ケ光全に平坦
にするのではなく、段差を有する台地2上に被着した石
英バイアススパッタ膜3が破着と同時にスパッタエツチ
ングされ上記石英バイアススパッタ膜3の表面に生じる
段差部分が台地2上で後退するため、台地2の幅が小さ
い場合は第2図(C)に示すように平坦化されるが、第
2図(a)または(b)に示すように台地2の幅が大き
い場合には石英バイアススパッタ膜3は平坦化されない
で、段差部分の表面が突起5として残るのである。石英
バイアススパッタ膜3の段差部分が台地2の上でスパッ
タエツチングによって後退する速度は、入射イオンビー
ムと基板面とのなす角度によって変化することか Jo
urnal  cf  the Electro−Ch
emicalSociety 誌 123巻、12号、
1893〜1898頁(1974年)に示されている。
本文献によると入射イオンビームが基板に垂直に入射す
る場合の基板平面のエツチング速度を1とした場合、入
射イオンビームに対し約60°の角ikもつ而でエツチ
ング速度が最大に達しこの時の速度は2である。したが
って段差を有する台地2を越えて石英バイアススパッタ
膜3を被着する場合に、該被着膜表面に生じる段差部が
後退する量は被着膜厚Tの2倍以内であると推定される
。また第3図に示すように石英バイアススパッタ膜3表
面の段差の形状は緩和されてゆるやかな曲面になる。こ
のゆるやかな曲面をなす遷移領域6の長さはほぼ上記台
地2の段差の大きさDに等しいため、実際に台地2上部
の平坦化された部分は石英バイアススパッタ膜3の厚さ
の2倍から台地20段差の大きさD全差引いた値2T−
Dとなる。したがって弧立した幅Wなる台地2を越えて
石英バイアススパッタ膜3を被着するとき、2幅Wが2
(2T−D)より大きい場合には必ず弧立した台地2上
に石英バイアススパッタ膜3の突起5を生じる。第4図
(a)に示すように台地2上に重金属形マーク4を設は
上記台地2を越えて石英バイアススパッタ膜3全被看し
、該被着膜表面に突起5を南する場合は、第4図(b)
に示すように車ね合わせ用の重金属形マ〜り4の検出信
号に上記突起5に起因する雑丘伯号が重畳され、マーク
検出精度の低下をもたらすことになる。
〔発明の目的〕
本発明は多層配線工程に電子線直接描画法を応用する場
合に用いる重ね合わせ精度が商く、かつ検出が容易な重
ね合わせ基準マークを得ること目的とする。
〔発明の概要〕 上記の目的を達成するために本発明による車ね合わせ基
準マークは、層間絶縁膜として石英バイアススパッタ膜
を用いる多層配線工程に蜜子稼ID接描画扶を適用する
際に、上記層間絶縁膜−トの基板上に段差D1幅WX層
間絶縁膜の厚さゲTとしたとき、W<2 (2T −4
’) )の関係を満足する台地をS i+ S ioz
 、813N4等のいずれか葦たけこれ等を組合せたも
ので形成し、上記台地上に重金属または重金属の化合物
からなる膜を設は爪ね合わせ基準マークとしたものであ
る。
〔発明の実施例」 つぎに本発明の実施例を図面とともに説明する。
第5図は本発明による1軍ね合わせ基準マークをバイポ
ーラ論理LSIの製造工程に適用した一実施例を乃くず
図で、(a)は第1のAt配線の加工が終った状態を示
し、(b)は石英バイアススパッタ膜被着後の状態を示
し7ている。第5図(a)に示すように第1のスルーホ
ールコンタクl用の重ね合わせ基準マークとして基板1
上に例えはポリシリコンで台地8を形成し、該台地8上
に白金シリサイド層を被着して重ね合わせ基準マーク9
にした。本実施例で用いた白金シリサイド以外の重金属
またはその化合物でもよいが、良好な検出fM号を得る
ためにはクロムよりも原子量が重い重金属またはその化
合物をマークの材村として用いる必要がある。
図において10は基板1上に形成したPSG膜、11は
拡散層、7はA7配線を示している。上記ポリシリコン
台地8の断面形状は幅2μm1高さ2μmどした。つぎ
に石英バイアススパッタ膜3全3μm抜着して層間絶縁
膜としたが、上記のように台地8の段差D=2μm1台
地の幅W =: 2 ltm層間絶縁膜の厚さT=3μ
m″′cあるから、本実施例はW<2(2T−D)の関
係を十分に省足するものである。石英バイアススパッタ
膜3ケ被篇した状態は第5図(b)に示すように、上記
ポリシリコン台地8上の石英バイアススパッタ膜3は平
坦化され、膜厚は1μmと通常の膜厚の3μIllに比
し1/3に減少しており、上記台地8上に石英バイアス
スパッタ膜3の段差または突起は生じなかった。この結
果重ね合わせ基剤マーク9の検出信刀の強さ−、ポリシ
リコン台地8を設けなかった場合に比し約9倍に増加し
、検出精度が者しく向上した。一方上記マーク検出時の
電子ビーム走査速度金9倍に増加した結果、従来の方法
と同様の検出精度を保ちなから上mlマーク検出時間全
約115に短縮することが可能になった1、マーク検出
時1’tijは全描画時間の10〜30%であるからス
ループットが9〜32チ向上した。
〔発明の効果〕
本発明は上記のように多層膜配線工程において層間絶縁
膜の一トに台地全形成し、台地の段差をD1台地の幅全
Wとし層間絶縁膜の厚さをTとしたとき上記台地がW≦
2(2T−D)の関係を満足するようにし、1−記台地
の表面に原子量がクロムより重い垂金属筐たはこれら車
金層の化合物よりなる重ね合わせ基準マークを設けたか
ら、平坦な石英バイアススパッタ膜が層間絶縁膜として
形成され、該層間絶縁膜は膜厚が厚いにもかかわらず良
好な車ね合わせ基準マークの検出信号が得られ、1だ雑
刊となるような上記絶縁膜表面の形状の崩れを生じるこ
とがなく、車ね合わせ精度の向上およびスループットの
向上が得られる3、
【図面の簡単な説明】
第1図は重金槁形マークを用いた場合の石英バイアスス
パッタ膜による層間絶縁膜の厚さと上記マークを検出す
る信号の強度との関係を示す説明図で、(a)は層間絶
縁膜が薄い状態のけ「面図、(b)上記状態におけるマ
ーク検出信号の強度を示す図、(C)は層間絶縁膜が厚
い状態の断面図、(d)は上記状態におけるマーク検出
信号の強度を示す図、第2図は基板1−ヒの段差を有す
る台地を越えて石英ノ・イアススバッタMを被着すると
き、台地の幅(でより石英バイアススパッタ膜の表向が
変化する状態を示す図で、(a) 、 (b) 、 (
C)はそれぞれ−に記台地の幅が犬、中、小である場合
を示す図、第3図は石英バイアススパッタ膜表面の段差
の後退税象を示す図で、(a)は段差の後退を示し、(
b)は孤立した台地上に生じた突起を示す図、第4図は
石英バイアススパッタ膜表面に突起を生じた場合に重金
槙形マークを検出する信号の波形を示す図で、(a)は
突起を生じた石英バイアススパッタ膜の断面図、(b)
 rJ上記信号波形図、第5図は本発明による爪ね合わ
せ基準マークの一実施例全バイポーラ論理LSIの製造
に適用した図で、(a)は第10A、を配線の加工が終
った状態を示す図、(b)はイj英バイアススパッタ膜
被着後の状態を示す図である。 3・・・層間絶縁膜(石英バイアススパッタ膜)、8菌
 17 どt船) 42 図 畝) Y 3 図 (ρ)

Claims (1)

  1. 【特許請求の範囲】 1、層間絶縁膜として石英バイアススパッタ膜を用いる
    多層膜配線工程に電子1fM@接描画法を適用する際使
    用する重ね合わせ基準マークにおいて、上記層間絶縁膜
    下に台地を形成し、該台地の段差をD1台地の幅f:W
    X層間絶縁膜の厚さをTとしたときWく2 (2T−D
    )の関係を満足する上記台地の上に、重金属または重金
    属の化合物からなる膜を設けたことを特徴とする亀ね合
    わせ基準マーク1. 2、上記重金属がクロムよりも原子量が重い元素である
    ことを特徴とする特許請求の範囲第1.項に記載した重
    ね合わせ基準マーク。
JP58044176A 1983-03-18 1983-03-18 重ね合わせ基準マ−ク Pending JPS59171118A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58044176A JPS59171118A (ja) 1983-03-18 1983-03-18 重ね合わせ基準マ−ク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58044176A JPS59171118A (ja) 1983-03-18 1983-03-18 重ね合わせ基準マ−ク

Publications (1)

Publication Number Publication Date
JPS59171118A true JPS59171118A (ja) 1984-09-27

Family

ID=12684268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58044176A Pending JPS59171118A (ja) 1983-03-18 1983-03-18 重ね合わせ基準マ−ク

Country Status (1)

Country Link
JP (1) JPS59171118A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60196940A (ja) * 1984-03-21 1985-10-05 Nec Corp 半導体製造プロセス用目合わせマ−クの構造
JP2007002480A (ja) * 2005-06-22 2007-01-11 Hideo Fujita 断熱外囲体
JP2015070251A (ja) * 2013-10-01 2015-04-13 富士通セミコンダクター株式会社 半導体装置、及び半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60196940A (ja) * 1984-03-21 1985-10-05 Nec Corp 半導体製造プロセス用目合わせマ−クの構造
JP2007002480A (ja) * 2005-06-22 2007-01-11 Hideo Fujita 断熱外囲体
JP2015070251A (ja) * 2013-10-01 2015-04-13 富士通セミコンダクター株式会社 半導体装置、及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US4687730A (en) Lift-off technique for producing metal pattern using single photoresist processing and oblique angle metal deposition
JP2890538B2 (ja) 半導体装置
JPS59171118A (ja) 重ね合わせ基準マ−ク
JP2993339B2 (ja) 半導体装置の製造方法
EP0469370A2 (en) Etching process for sloped side walls
JP2765244B2 (ja) 磁気抵抗効果素子及びその製造方法
JPH0844040A (ja) 露光マスク
JPH0236523A (ja) ウエハアライメントマーク及びその形成方法
JPH02129925A (ja) 配線の形成方法
JPS5856422A (ja) パタ−ン形成法
JP2767594B2 (ja) 半導体装置の製造方法
JPH0149015B2 (ja)
JPH0410230B2 (ja)
JPH04180231A (ja) 微細バンプ電極を有する半導体装置の製造方法
JPH07235513A (ja) 半導体装置およびその製造方法
JPS59103343A (ja) 半導体装置の製造方法
KR20050064596A (ko) 유기막 vernier를 이용한 중첩도 측정 방법
JPH0677227A (ja) 半導体集積回路
JPH05259021A (ja) ウエハアライメントマークの形成方法
JPS604220A (ja) フオトエツチング方法
JPS6034038A (ja) 半導体装置の製造方法
KR980012163A (ko) 반도체장치의 박막두께 측정방법
JPH01132121A (ja) 半導体装置の製造方法
JPH08250448A (ja) 半導体装置の電極形成方法
JPS58159328A (ja) レジストパタ−ン形成方法