JPH0677227A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPH0677227A
JPH0677227A JP22962392A JP22962392A JPH0677227A JP H0677227 A JPH0677227 A JP H0677227A JP 22962392 A JP22962392 A JP 22962392A JP 22962392 A JP22962392 A JP 22962392A JP H0677227 A JPH0677227 A JP H0677227A
Authority
JP
Japan
Prior art keywords
wiring layer
insulating film
lower wiring
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22962392A
Other languages
English (en)
Inventor
Tsuguhiko Tanaka
嗣彦 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP22962392A priority Critical patent/JPH0677227A/ja
Publication of JPH0677227A publication Critical patent/JPH0677227A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】 下層配線層の信号の観測を精度良く、しかも
容易に行うことができる構成の半導体集積回路を提供す
る。 【構成】 下層配線層の所定部分の下方位置に台座が設
けられ、その台座上方の凸状に形成されている下層配線
層の上方の上層配線層が除去された状態で、その開口部
および残存する上層配線層上に絶縁膜が形成されている
とともに、開口部下方の下層配線層直上に形成されてい
る絶縁膜の厚みが、開口部を除く部分に形成されている
絶縁膜の厚みより小さく形成されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体集積回路に関し、
更に詳しくは複数の配線層を有する半導体集積回路にお
いて、特に下層配線層に流れる信号を高精度に観測する
ことのできる半導体集積回路に関する。
【0002】
【従来の技術】従来、複数の配線層が形成されている半
導体集積回路は、例えば図4に示すように、半導体基板
上に形成された下層配線層12上に絶縁膜13が形成さ
れ、その絶縁膜13上に上層配線層11が形成された構
成となっている。この種の半導体集積回路の下層配線層
12上を流れる信号を観測するには、上層配線層11間
に形成されているわずかな隙間部14に現れる下層配線
層12を探し、観測が行われている。例えば、図5に示
すように、F.I.B(Focused Ion Beam)等の加工技術
により、隙間部14から上層配線層11および下層配線
層12との間の層間膜13に穴15を明けることによ
り、下層配線層12を露出させて観測することが行われ
ている。
【0003】
【発明が解決しようとする課題】ところで、上述したよ
うに従来の構成の半導体集積回路では、この僅かな隙間
部14から下層配線層12に達する穴15を明ける場
合、非常に高い精度が要求される上、実際には、下層配
線層12を破損する等の失敗が起こりやすく、また、成
功した場合にも、非常に時間がかかるという問題があっ
た。
【0004】本発明は上記の問題点を解決するためにな
されたものであり、下層配線層の信号の観測を精度良
く、しかも容易に行うことができる構成の半導体集積回
路を提供することを目的とする。
【0005】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体集積回路は、半導体基板上に形成
された下層配線層上に第1の絶縁膜が形成され、その第
1の絶縁膜上に上層配線層が形成され、その上層配線層
上に第2の絶縁膜が形成されてなる半導体集積回路にお
いて、上記下層配線層の所定部分の下方位置に台座が設
けられ、かつ、その台座上方の下層配線層が凸状に形成
され、かつ、その凸状に形成されている下層配線層上方
の上記上層配線層が除去された状態で、その除去された
開口部および残存する上記上層配線層上に上記第2の絶
縁膜が形成されているとともに、上記開口部下方の下層
配線層直上に形成されている上記第1の絶縁膜および第
2の絶縁膜の合計の厚みが、上記開口部を除く部分に形
成されている上記第1の絶縁膜および第2の絶縁膜の合
計の厚みより小さいことによって特徴付けられる。
【0006】
【作用】盛り上げて形成された下層配線層直上の絶縁膜
の厚みは、他の下層配線層上の絶縁膜の厚みより薄く形
成されており、電子ビームを信号の観測に用いた場合、
その電子ビームが透過し易い膜厚となっている。また、
薄い絶縁膜上方の上層配線層は予め除去されているの
で、観測のために穴をあける等の新たな工程を必要とせ
ず、信号の観測が容易である。
【0007】
【実施例】図2は本発明実施例を半導体チップ表面に対
し垂直な方向からみた平面図であり、図1は図2におい
てX−X方向に切断した縦断面図である。以下にこれら
の図面を参照しながら、本発明実施例を説明する。
【0008】半導体基板S上に、台座4が形成されてお
り、この台座4が形成される箇所は信号を観測すべき下
層配線層2の下方であり、予め設定されている。この台
座4には、材料として例えばポリシリコンが用いられて
いる。また、この台座4および半導体基板S上には絶縁
膜1aが形成され、その絶縁膜1a上に下層配線層2が
形成されている。さらに、この下層配線層2上には絶縁
膜1bが形成され、この絶縁膜1bに上層配線層3が形
成されている。この上層配線層3のうち、台座4の上方
およびその近傍部分は除去されており、さらにその除去
部分から絶縁膜1bに達する開口部5が形成されてい
る。なお、台座4によって盛り上げられた下層配線層2
の凸状部分直上の絶縁膜1bは一部除去されて薄い膜厚
が残されている。さらに、この開口部5および上層配線
層3上には絶縁膜1cが全面に形成されている。
【0009】以上の構成の半導体集積回路では、台座4
が設けられていることにより、観測すべき下層配線層2
が上方に突出して形成され、しかもその下層配線層2上
の絶縁膜が薄く形成されているので、容易に信号の観測
を行うことができる。例えば、この観測方法として、下
層配線層2の凸状部分直上に形成された絶縁膜1b,1
cに電子ビームを当てることにより行われるが、この
際、これらの絶縁膜1b,1cは電子ビームを容易に透
過できる膜厚に形成されているので、精度よく、しかも
容易に行うことができる。
【0010】次に、以上述べた本発明実施例の製造方法
を経時的に示す縦断面図である図3を参照しながら、以
下にその製造方法を説明する。まず、半導体基板S上に
台座4を形成する。この台座4を形成する部分は予め設
定されており、この台座形成のための情報は後述する工
程に示す開口部5を形成する工程において、開口部5の
マスク情報とともに、コンピュータに入力されており、
必要に応じて取り出される〔図3(a)〕。
【0011】次に、台座4上とその側壁面、および半導
体基板S上に絶縁膜1aを形成する〔図3(b)〕。次
いで、絶縁膜1a上に下層配線層2を形成する。この工
程で形成される下層配線層2は台座4が形成されている
部分は凸状に盛り上がって形成される〔図3(c)〕。
【0012】次に、下層配線層2上に絶縁膜1bを形成
した後、上層配線層3を形成する。これらの絶縁膜1b
および上層配線層3は、その下方の下層配線層2の形状
に沿った形状をなして形成される〔図3(d)〕。
【0013】次いで、台座4に対応する上層配線層3を
除去するためのマスク(図示せず)をセットして、台座
4の上方位置とその近傍部分の上層配線層3を除去す
る。この時、この上層配線層3とともにその直下の絶縁
膜1bを薄く残して除去し、開口部5を形成する〔図3
(e)〕。
【0014】そして、全面に絶縁膜1cを所定厚さ形成
し、半導体集積回路の形成は完了する〔図1〕。
【0015】
【発明の効果】以上説明したように、本発明の半導体集
積回路によれば、信号を検出すべき下層配線層の下方位
置に台座が設けられ、その台座上方の凸状に形成されて
いる下層配線層の上方の上層配線層が除去された状態
で、その開口部および残存する上層配線層上に絶縁膜が
形成されているとともに、開口部下方の下層配線層直上
に形成されている絶縁膜の厚みが、開口部を除く部分に
形成されている絶縁膜の厚みより小さい構成としたの
で、台座上方の下層配線層上の信号を観測するための新
たな工程を必要とせず、その作業は容易となり、しか
も、高精度な観測を実現できる。
【図面の簡単な説明】
【図1】本発明実施例を模式的に示す縦断面図
【図2】本発明実施例の平面図
【図3】本発明実施例の製造方法を経時的に説明する模
式断面図
【図4】従来例を説明する図
【図5】従来例の信号を観測する方法を説明する図
【符号の説明】
1a,1b,1c・・・・絶縁膜 2・・・・下層配線層 3・・・・上層配線層 4・・・・台座 5・・・・開口部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に形成された下層配線層上
    に第1の絶縁膜が形成され、その第1の絶縁膜上に上層
    配線層が形成され、その上層配線層上に第2の絶縁膜が
    形成されてなる半導体集積回路において、上記下層配線
    層の所定部分の下方位置に台座が設けられ、かつ、その
    台座上方の下層配線層が凸状に形成され、かつ、その凸
    状に形成されている下層配線層上方およびその近傍の上
    記上層配線層が除去され、その除去された開口部および
    残存する上記上層配線層上に上記第2の絶縁膜が形成さ
    れているとともに、上記開口部下方の下層配線層直上に
    形成されている上記第1の絶縁膜および第2の絶縁膜の
    合計の厚みが、上記開口部を除く部分に形成されている
    上記第1の絶縁膜および第2の絶縁膜の合計の厚みより
    小さいことを特徴とする半導体集積回路。
JP22962392A 1992-08-28 1992-08-28 半導体集積回路 Pending JPH0677227A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22962392A JPH0677227A (ja) 1992-08-28 1992-08-28 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22962392A JPH0677227A (ja) 1992-08-28 1992-08-28 半導体集積回路

Publications (1)

Publication Number Publication Date
JPH0677227A true JPH0677227A (ja) 1994-03-18

Family

ID=16895097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22962392A Pending JPH0677227A (ja) 1992-08-28 1992-08-28 半導体集積回路

Country Status (1)

Country Link
JP (1) JPH0677227A (ja)

Similar Documents

Publication Publication Date Title
US5919714A (en) Segmented box-in-box for improving back end overlay measurement
US5444020A (en) Method for forming contact holes having different depths
JPH0677227A (ja) 半導体集積回路
JPS59155128A (ja) 半導体装置の製造方法
JPH01119037A (ja) 半導体装置の故障解析方法
JP2625362B2 (ja) 半導体装置の製造方法
JP2993339B2 (ja) 半導体装置の製造方法
JP2666393B2 (ja) 半導体装置
JPH01272133A (ja) 半導体装置
JPH11329914A (ja) 半導体装置とその製造方法
JPS5871638A (ja) エツチング方法
JPS61219158A (ja) 半導体装置の製造方法
JPH0917870A (ja) 冗長ヒューズを有する半導体デバイスの電気的特性 解折のためのオーバコート除去方法
JPS6347330B2 (ja)
JPH0372653A (ja) 半導体装置
JPH0682762B2 (ja) 半導体装置
JPS6276639A (ja) 半導体集積回路装置
JPS59152643A (ja) 配線形成方法
JPH06326213A (ja) 層間膜厚測定パターンの形成方法
JPH02202030A (ja) 半導体装置の製造方法
JPH022649A (ja) 半導体装置の故障解析方法
JPH01132121A (ja) 半導体装置の製造方法
JPH03108336A (ja) 半導体装置の製造方法
JPS61296722A (ja) 半導体装置の製造方法
JPH03209827A (ja) 多層配線型半導体集積回路装置