JPH09148307A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【解決手段】少なくとも２回の異なるエッチング工程に
よって回路パターンと同時に位置検出用パターンを形成
する製造方法で、位置検出用パターン領域に第１のエッ
チング工程に対してエッチング耐性のある薄膜を形成す
るし、第２のエッチング工程以降で位置検出パターンを
形成する。また本発明で形成された位置検出用マークを
検出して位置検出する。 【効果】本発明を適用するエッチング工程として、第１
をウエットエッチング、第２をドライエッチングとする
と、検出精度を低下させる二重段差は発生するが、本発
明のようにウエットエッチング耐性のある薄膜を形成す
ることで二重段差が抑制でき、高精度の位置検出が可能
となる。また高精度の位置検出が可能となることで高精
度の半導体装置が製造でき、合わせ余裕を小さくするこ
とでチップ面積の小さな半導体装置が製造可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体基板上に予
め形成された位置検出用パターンを有する半導体装置の
製造方法に関する。

【０００２】

【従来の技術】半導体装置の製造工程における露光装置
のアライメント、もしくは現像後の重ね合わせ測定など
による位置検出では、半導体装置を構成する各薄膜層に
位置検出用パターンを形成し、それらの位置検出用パタ
ーンを可視光ランプまたはレーザー光源を用い、パター
ンからの反射光や回折光を検出することで位置検出を実
行する。例えば露光装置のアライメントに使用する位置
検出用パターンとして一辺が数μｍ〜数十μｍの矩形状
のパターンが等間隔で連なった回折格子パターンを、ま
た重ね合わせ測定に使用する位置検出用パターンとして
１０〜数十μｍの正方形上のパターンを重ね合わせたも
のが主に利用されている。

【０００３】通常これらの位置検出用パターンは半導体
装置を構成する回路パターンと同時に半導体基板上に形
成される。このとき、位置検出用パターン形成に用いら
れるエッチング装置等の製造装置、装置パラメータやプ
ロセス条件等は回路パターン形成に対して最適化されて
いるため、同時に形成される位置検出用パターンの形状
は回路パターンの形状に大きく依存する。

【０００４】例えば図４は従来の半導体装置の製造方法
によって形成されたパターンを示した断面図であり、半
導体基板と金属配線層を接続する接続孔を層間膜中に形
成する工程である。図４の右側が半導体装置の接続孔と
なる回路パターンであり、左側が同時に形成された位置
検出用パターンである。接続孔の寸法が微細化されるに
したがい、金属配線層の接続孔部分の被覆率が劣化して
断線の原因となるため、現在では本図に示されているよ
うに等方性エッチングによる第１のエッチング工程と異
方性エッチングによる第２のエッチング工程というよう
に、少なくとも２回の異なるエッチング行程を連続的に
行うことにより開口部に二重段差を形成し、金属配線層
の被覆率の改善を図っている。したがって従来の半導体
装置の製造方法では、位置検出用パターンに対しても回
路パターンと同一の膜構成で同一のプロセス条件による
形成が行われているため、等方性エッチング及び異方性
エッチングによる二重段差形状を有することになる。

【０００５】

【発明が解決しようとする課題】しかしながら、回路パ
ターンに対しては金属配線層の被覆率を向上させるとい
う効果を有する二重段差形状が、位置検出用パターンに
対しては検出精度を劣化させる原因となる。

【０００６】図５は前記図４の断面図の位置検出用パタ
ーン部分、及び前記位置検出用パターンの上方より可視
光を照射したときに得られる検出信号を示した図であ
る。本図５より明らかな様に、二重段差形状の各々の段
差に対してピークが発生し、二重の検出信号が得られ
る。さらに第１のエッチング行程ではウエットエッチン
グによって行う場合が多いが、ウエットエッチングはド
ライエッチングと比較して制御性が低いため、検出信号
の２つのピークはウエハー毎やウエハー面内で大きくば
らつく。その結果として、二重段差を有する位置検出用
パターンによる位置検出では、検出精度の劣化が大きな
課題となる。

【０００７】

【課題を解決するための手段】以上の様な課題を解決す
るために本発明では、少なくとも２回の異なるエッチン
グ工程によって回路パターンと同時に位置検出用パター
ンを形成する半導体装置の製造方法において、前記位置
検出用パターンを形成する領域に少なくとも第１のエッ
チング工程に対してエッチング耐性のある薄膜を形成
し、第２のエッチング工程以降で位置検出パターンを形
成するすることを特徴とする。また予め半導体基板上に
形成された位置検出用パターンを検出する工程を有する
半導体装置の製造方法において、前記請求項１記載の半
導体装置の製造方法によって露出された位置検出用パタ
ーンを検出する工程を有することを特徴とする。

【０００８】

【発明の実施の形態】図１は本発明による半導体装置の
製造方法を用いた時の半導体装置の断面図であり、図３
は本発明による半導体装置の製造方法の行程をあらわす
断面図である。図１及び図３では、前記図４と同様に半
導体基板と金属配線層を接続する接続孔を層間膜中に形
成する工程である。図中の右側が半導体装置の回路パタ
ーンであり、左側が位置検出用パターンである。

【０００９】本発明によって形成されたパターンの構成
は図１にあるように、シリコン基板１の上に層間膜とな
る酸化シリコン膜２が、さらに位置検出用パターンを含
む領域の酸化シリコン膜２上には窒化シリコン膜３が成
膜されている。回路パターン部分の酸化シリコン膜２は
従来の半導体装置の製造方法によって二重段差が形成さ
れており、一方位置検出用パターン部分では本発明によ
って窒化シリコン膜３とともに垂直な形状を有してい
る。

【００１０】続いて図２によって、図１で示された形状
を有するパターンの製造方法の工程を示す。

【００１１】図３（ａ）ではまずシリコン基板１の上に
接続孔が形成される層間膜として酸化シリコン膜２が、
さらに前記酸化シリコン膜２の上には本発明によって窒
化シリコン膜３が順次成膜されている。

【００１２】図３（ｂ）では続けて、フォトレジスト４
を前記窒化シリコン膜３の上に塗布する。その後、位置
検出用パターンを含む領域のみを遮光するパターンを有
するフォトマスクを介して前記フォトレジスト４を露光
し、現像工程によって露光領域のフォトレジスト４を除
去する。さらにＣＦ４、酸素等の混合ガスによるドライ
エッチングにより、前記フォトレジスト４をエッチング
マスクとして位置検出用パターンを含む領域以外の窒化
シリコン膜５のみを選択的に除去する。

【００１３】次に図３（ｃ）では、窒化シリコン膜５の
エッチングマスクとして用いたフォトレジスト４を、酸
素プラズマや熱硫酸、過酸化水素水の混合液等により剥
離する。その後再びフォトレジスト６を半導体基板上に
塗布し、接続孔パターン及び位置検出用パターン等を有
するフォトマスクを介して前記フォトレジスト６を露光
し、現像する。さらに前記フォトレジスト６をエッチン
グマスクとして、緩衝弗酸、過酸化水素水等の混合液に
よるウエットエッチングによって前記酸化シリコン膜２
を等方性の第１のエッチングする。この第１のエッチン
グ工程では、接続孔部分の酸化シリコン膜２は露出され
ているため、従来の半導体装置の製造方法と同様にエッ
チング可能であるが、位置検出用パターンを含む領域は
本発明によって前記混合液に対して耐性を有する窒化シ
リコン膜３で被覆されているためエッチングされない。

【００１４】その後図３（ｄ）のように、第２のエッチ
ング工程として例えばＣＦ４、ＣＨＦ３、Ａｒ等の混合
ガスによる異方性のドライエッチングで接続孔をシリコ
ン基板に到達するまで形成する。この第２のエッチング
工程では、異方性エッチングに用いた混合ガスは酸化シ
リコン膜２のみではなく、窒化シリコン膜３に対しても
十分なエッチング能力を有するため、本工程によって位
置検出用パターンは回路パターンと同時に形成される。

【００１５】最後に図３（ｅ）にあるように前記フォト
レジスト６を剥離後、金属配線層を成膜する。これは図
１と同様の断面図になる。

【００１６】これに続く金属配線の形成以降の工程は従
来の半導体装置の製造方法と同様となる。

【００１７】図２は本発明による半導体装置の製造方法
によって形成された位置検出用パターンと、前記位置検
出用パターンの上方より可視光を照射したときに得られ
る検出信号を示した図である。本図の位置検出用パター
ンの形状より明らかであるが、本発明によって第１のエ
ッチング工程では等方性エッチングされないため、従来
の半導体装置の製造方法で形成された二重段差が生じな
い。その結果として、検出信号では急峻な１つのピーク
のみが得られる。

【００１８】以上の実施例では、接続孔形成時の位置検
出用パターンに対するものであったが、その他の構成で
あっても実施可能であり、ウエル、ゲート電極、金属配
線等の形成時に対しても、多重の段差が発生するような
工程に対して本発明が実施できる。さらにウエットエッ
チングに対する耐性を有する薄膜として窒化シリコンを
用いているが、これに限定されずエッチング耐性がある
薄膜であれば本発明の適用が可能である。

【００１９】また本実施例では、重ね合わせ測定用の位
置検出用パターンを示したが、本実施例に限らず露光装
置、欠陥検出装置、パーティクル検出装置、膜厚測定装
置、顕微鏡等に用いられる位置検出用パターンに対して
も同様に実施することが可能である。

【００２０】

【発明の効果】本発明によって次のような効果が得られ
る。

【００２１】接続孔の形成工程は、従来の半導体装置の
製造方法による工程をなんら変更することなく位置検出
用パターンの二重段差を抑制することが可能となる。し
たがってこの二重段差に起因する位置検出時の検出精度
の低下を防止し、高精度の位置検出が可能となる。高精
度の位置検出により、重ね合わせ測定では高精度の合わ
せずれ量の測定及び補正量の導出が、露光装置では高精
度のアライメントが実現される。さらに高精度のアライ
メントや補正によって高精度の半導体装置の製造が可能
となり、また重ね合わせ余裕を確保するための半導体装
置のチップ面積の増大を抑制することが可能となる。

【図面の簡単な説明】

【図１】本発明による半導体装置の製造方法によって形
成されたパターンの断面図。

【図２】本発明による半導体装置の製造方法によって形
成された位置検出用パターンの断面、及び可視光による
検出信号を示す図。

【図３】本発明による半導体装置の製造方法の工程を示
す断面図。

【図４】従来の半導体装置の製造方法によって形成され
たパターンの断面図。

【図５】従来の半導体装置の製造方法によって形成され
た位置検出用パターンの断面、及び可視光による検出信
号を示す図。

【符号の説明】

１．シリコン基板 ２．酸化シリコン膜 ３．窒化シリコン膜 ４．フォトレジスト ５．金属配線膜 ６．フォトレジスト

Claims (2)

【特許請求の範囲】
1. 【請求項１】少なくとも２回の異なるエッチング工程に
   よって回路パターンと同時に位置検出用パターンを形成
   する半導体装置の製造方法において、前記位置検出用パ
   ターンを形成する領域に少なくとも第１のエッチング工
   程に対してエッチング耐性のある薄膜を形成し、第２の
   エッチング工程以降で位置検出パターンを形成すること
   を特徴とする半導体装置の製造方法。
2. 【請求項２】予め半導体基板上に形成された位置検出用
   パターンを検出する工程を有する半導体装置の製造方法
   において、前記請求項１記載の半導体装置の製造方法に
   よって形成された位置検出用パターンを検出する工程を
   有することを特徴とする半導体装置の製造方法。