JPH11224850A - 重ね合わせ測定用マークを有する半導体装置及びその製造方法 - Google Patents

重ね合わせ測定用マークを有する半導体装置及びその製造方法

Info

Publication number
JPH11224850A
JPH11224850A JP10251557A JP25155798A JPH11224850A JP H11224850 A JPH11224850 A JP H11224850A JP 10251557 A JP10251557 A JP 10251557A JP 25155798 A JP25155798 A JP 25155798A JP H11224850 A JPH11224850 A JP H11224850A
Authority
JP
Japan
Prior art keywords
pattern
mark
conductive layer
box
overlay measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10251557A
Other languages
English (en)
Other versions
JP3019839B2 (ja
Inventor
Hirobumi Yamagishi
博文 山岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP10251557A priority Critical patent/JP3019839B2/ja
Publication of JPH11224850A publication Critical patent/JPH11224850A/ja
Application granted granted Critical
Publication of JP3019839B2 publication Critical patent/JP3019839B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Length Measuring Devices By Optical Means (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 重ね合わせ測定の精度及び再現性を向上させ
ることができる重ね合わせ測定用マークを有する半導体
装置及びその製造方法を提供する。 【解決手段】 第一のパターンと第二のパターンの重ね
合わせを測定するためのマークであって、前記第一のパ
ターンと前記第二のパターンが外側ボックスマーク1と
内側ボックスマーク2よりなり、少なくとも一方が矩形
若しくは円形のドットで方形に形成された構成とする。
また、矩形若しくは円形のドットで方形としたパターン
に導電性材料を埋め込んだ構成とする。 【効果】 外側のボックスマークと内側のボックスマー
クよりなる重ね合わせ測定用マークの少なくとも一方の
ボックスマークを矩形若しくは円形のドットで方形にし
て埋め込み用金属を完全に埋め込むことで、パターンの
側壁を光学的に滑らかにでき、重ね合わせ測定精度およ
び測定再現性の向上が可能となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、パターン形成工程
において下地との重ね合わせ精度を測定するためのマー
クを有する半導体装置及びその製造方法に関する。
【0002】
【従来の技術】近年、半導体装置はその集積度が高まる
につれて微細化がますます進んでいる。この微細化で最
も重要な位置を占めている技術の一つに露光技術(フォ
トリソグラフィー技術)がある。以下、このフォトリソ
グラフィー技術を用いた半導体装置の製造の一例を示
す。
【0003】まず、パターンを形成しようとする基板に
第一の導電層を形成する。フォトレジストを塗布して露
光を行い、現像によりパターンを形成する。この後、エ
ッチングにより下地パターンを形成する。さらにこのエ
ッチング等により形成された下地パターンをもつ基板上
に絶縁性の層間膜を形成する。次に既に形成されている
下地パターンに対してアライメントを行い、コンタクト
ホールのパターンを形成する。なお、この形成方法は通
常のフォトエッチングである。
【0004】更に第二の導電層を形成するわけである
が、近年はこの工程でタングステンによる埋め込み工程
が行われることが多い。この埋め込み工程を経た後、第
二の導電層として例えばアルミニウム合金をスパッタ法
で形成する。次にフォトレジストを塗布して、露光、現
像を行うことで第二の導電層上にフォトレジストでパタ
ーンを形成する。
【0005】このようにレジストパターンを下地パター
ンであるコンタクトホールのパターンに重ね合わせた
際、両パターンがずれることなく重ね合わせられること
が最も望ましく、重ね合わせずれがあったとしてもその
ずれ量は所定量以下である必要がある。従って、このよ
うな重ね合わせずれを所定のマークを用いて測定してい
る。従来はこのマークとして図7に示すようなボックス
インボックスマークが一般的に用いられている。
【0006】図7(a)は、従来の重ね合わせ測定用マ
ークを示す平面図であり、図7(b)は、図7(a)に
示す6b−6b線に沿った断面図である。重ね合わせ測
定用マークは、ウエハのスクライブラインエリア(最終
的にチップとして切り離すためのエリア)に設けられる
ものである。この重ね合わせ測定用マークは、外側のボ
ックスマーク11及び内側のボックスマーク12から構
成されている。一方のマーク、例えば外側のボックスマ
ーク11は下地パターンであるコンタクトホール形成時
に同時に作成され、もう一方の内側のボックスマーク1
2はフォトレジストのパターンで形成される。
【0007】すなわち、図7(b)に示すように、第一
の導電層21の上に層間膜23を形成し、この層間膜2
3に第一の導電層21と後記第二の導電層25とを接続
するための図示せぬコンタクトホールを形成すると同時
に該コンタクトホールよりパターン面積が大きい開口部
23aを形成する。この開口部23aが外側ボックスマ
ーク11となる。次に、前記コンタクトホール内にタン
グステン(図示せず)を埋め込んだ後、開口部23a内
及び層間膜23上に第二の導電層(アルミニウム配線
層)25を堆積する。次に、この配線層25の上にフォ
トレジストのパターンを形成する。このパターンのうち
開口部23a上に形成されたパターン27が内側のボッ
クスマーク12となる。
【0008】そして両ボックスマーク11、12の位置
ずれを測定すること、即ち重ね合わせ測定を行うこと
で、コンタクトホールパターンとアルミニウム配線パタ
ーンとのずれを測定できるようにしている。内側ボック
スマーク12のパターン中心部が外側ボックスマーク1
1のパターン中心部に一致している場合が、両ボックス
マーク11,12に位置ずれがない状態である。
【0009】なお、このような重ね合わせ測定を行う目
的は、そのずれ量が所定の範囲内であることを確認する
こと、ずれ量の測定結果を露光装置にフィードバックを
かけて重ね合わせずれを補正すること等である。
【0010】
【発明が解決しようとする課題】上述したコンタクトホ
ール内にタングステンを埋め込む工程は、コンタクトホ
ール内、開口部23a内及び層間膜23上にタングステ
ン層を堆積した後、この層をエッチバックすることによ
りコンタクトホール内にタングステンを埋め込むもので
ある(タングステンのエッチバック法)。このエッチバ
ックを行った際、外側のボックスマーク11を構成する
開口部23aのパターン面積がコンタクトホールのパタ
ーン面積に比較して大面積であるため、開口部23a内
のタングステンが充分にエッチバックされない。具体的
には、開口部23aのパターン形状は1辺が25μm〜
35μmの方形であり、コンタクトホールのパターン形
状は1辺が2.5μm〜10μmの方形である。このた
め、図7に示すように開口部23a内壁(外側のボック
スマーク)にタングステン残査13がサイドウオール状
に残ってしまう。このようにタングステン残査13が残
っている状態で、重ね合わせ測定用マークを光学的に観
察する重ね合わせ測定を行っても、正確な測定をするこ
とは困難である。
【0011】つまり、この重ね合わせ測定では、図7
(a)に示す重ね合わせ測定用マークの上方(紙面と垂
直方向)から光を照射し、その反射光を検出することに
より該マークを撮像し、その撮像データから両ボックス
マーク11,12のパターン位置を認識し、外側ボック
スマーク11の中心と内側ボックスマーク12の中心と
のずれ量を測定するものである。この重ね合わせ測定用
マークを撮像する際、外側ボックスマーク(即ち開口部
内壁)11がタングステン残査13のために荒れた状態
になっているため、外側ボックスマーク11のパターン
形状(即ち開口部内壁)を精度良く検出することができ
ない。従って、重ね合わせ測定の精度及び再現性が低下
することとなる。
【0012】図8は、図7に示す重ね合わせ測定用マー
クを光学測定装置で観察したときの波形図である。図8
に示す二つの外側の波31,33が図7に示す外側ボッ
クスマーク11を示すものであり、図8に示す二つの内
側の波35,37が図7に示す内側ボックスマーク12
を示すものである。この光学的測定結果の外側の波3
1,33が滑らかでないのは、上述したように外側ボッ
クスマーク11がタングステン残査13のために荒れた
状態になっているからである。このように外側の波3
1,33が滑らかでないと、外側ボックスマーク11を
精度良く検出することができない。
【0013】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、重ね合わせ測定の精度及
び再現性を向上させることができる重ね合わせ測定用マ
ークを有する半導体装置及びその製造方法を提供するこ
とにある。
【0014】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る重ね合わせ測定用マークを有する半導
体装置は、第一のパターンと第二のパターンの重ね合わ
せを測定するためのマークを外側ボックスマークと内側
ボックスマークで形成し、さらに両ボックスマークの少
なくとも一方を矩形もしくは円形のドットで方形に形成
していることを特徴とするものである。
【0015】また本発明は矩形もしくは円形のドットで
方形のボックスマークに導電性材料を埋め込んでいるこ
とを特徴とするものである。また本発明の重ね合わせ測
定用マークを有する半導体装置は、第一の導電層による
パターンと、第二の導電層によるパターンと、前記第一
の導電層によるパターンと第二の導電層によるパターン
を絶縁するための絶縁層と、前記絶縁層に前記第一の導
電層によるパターンと第二の導電層によるパターンを電
気的に接続する開口を有し、前記開口部と前記第二の導
電層によるパターンの重ね合わせを測定するためのマー
クが、矩形もしくは円形のドットで方形に形成している
ことを特徴とするものである。
【0016】本発明は上記の構成によって、矩形もしく
は円形のドットで方形に形成したことで、パターンの側
壁が光学的に滑らかになり、重ね合わせ測定精度および
測定再現性の向上が可能となるものである。
【0017】本発明に係る半導体装置の製造方法は、第
一の導電層上に層間絶縁膜を形成する工程と、前記層間
絶縁膜に、前記第一の導電層と後記第二の導電層とを電
気的に接続するための接続孔、及び、複数の開口部から
なる平面パターンが枠状又は方形の第一のボックスマー
クであって各開口部のパターン面積が該接続孔のそれの
0.5倍以上2倍以下である第一のボックスマークを形
成する工程と、前記接続孔内及び前記開口部内にエッチ
バック法により埋め込み材料を埋め込む工程と、前記埋
め込み材料及び前記層間絶縁膜の上に第二の導電層を形
成する工程と、前記第二の導電層上にフォトレジストパ
ターンを形成する工程であって、前記第二の導電層上且
つ前記第一のボックスマークの上方に位置する平面形状
が方形のパターンからなる第二のボックスマークを有す
るフォトレジストパターンを形成する工程と、前記第一
及び第二のボックスマークを光学的に観察して該第一の
ボックスマークと該第二のボックスマークとの位置ずれ
を検出することにより、前記接続孔のパターンと前記フ
ォトレジストパターンとの重ね合わせを測定することを
特徴とする。
【0018】上記半導体装置の製造方法では、層間絶縁
膜に、接続孔のパターン面積の0.5倍以上2倍以下の
パターン面積を有する複数の開口部を形成し、これを第
一のボックスマークとして用いる。このため、エッチバ
ック法により接続孔内に埋め込む埋め込み材料が開口部
内にも完全に埋め込まれる。これにより、第一及び第二
のボックスマークを光学的に観察した際、滑らかな光学
的測定波形図を得ることができ、両ボックスマークの位
置を精度良く検出できる。その結果、重ね合わせ測定の
精度及び再現性を向上させることができる。
【0019】本発明に係る重ね合わせ測定用マークを有
する半導体装置は、第一の導電層上に形成された層間絶
縁膜と、前記層間絶縁膜に形成された、複数の開口部か
らなる平面パターンが枠状又は方形の第一のボックスマ
ークと、前記開口部内に埋め込まれた埋め込み材料と、
前記層間絶縁膜の上に形成された第二の導電層と、前記
第一のボックスマーク上に形成された、前記第二の導電
層の一部からなる平面パターンが方形の第二のボックス
マークと、を具備することを特徴とする。
【0020】また、前記層間絶縁膜には前記第二の導電
層と前記第一の導電層とを電気的に接続するための接続
孔が形成され、前記開口部はそのパターン面積が前記接
続孔のそれの0.5倍以上2倍以下となるように形成さ
れ、前記接続孔内には前記埋め込み材料が埋め込まれて
いることが可能である。
【0021】また、前記第二のボックスマークは、前記
第二の導電層上且つ前記第一のボックスマークの上方に
位置するボックスパターンからなるフォトレジストパタ
ーンが該第二の導電層に転写されたものであることが好
ましい。
【0022】また、前記第一のボックスマーク及び前記
ボックスパターンは、それらを光学的に観察して該第一
のボックスマークと該ボックスパターンとの位置ずれを
検出することにより、前記接続孔のパターンと前記フォ
トレジストパターンとの重ね合わせを測定するものであ
ることが好ましい。
【0023】また、前記開口部の平面形状が矩形若しく
は円形であることが好ましい。
【0024】また、前記埋め込み材料が導電材料である
ことが好ましい。この導電材料は例えばタングステンで
あっても良い。
【0025】また、前記開口部は、その径が0.3μm
以上1μm以下の矩形又は円形であることが好ましい。
また、前記開口部は、その径が0.5μm以上0.6μ
m以下の矩形又は円形であることがより好ましい。
【0026】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。
【0027】図1は、本発明の第1の実施の形態による
半導体装置に用いる重ね合わせ測定用マークを示す平面
図である。図2は、図1に示す22−22線に沿った断
面図である。この重ね合わせ測定用マークは、ウエハの
スクライブラインエリア又は半導体チップ上に設けられ
るものである。
【0028】図1に示す外側のボックスマーク1は、例
えばタングステンのエッチバック法を用いた埋め込み工
程によって作成されている。外側のボックスマーク1は
複数の開口部4a内に埋め込まれたタングステン材料に
より形成されている。これら開口部4aは、ドット状の
各開口部4aが全体として四角形の枠状に配置されてい
る。各開口部4aは方形パターンで形成される。これら
複数の開口部4aの全体が外側のボックスマーク1を構
成する。この外側ボックスマーク1は全体としてその平
面形状が1辺25μmの方形であり、各開口部(即ち各
ドット)4aはその平面形状が1辺0.5μmの方形で
ある。
【0029】また、内側のボックスマーク2は、重ね合
わせる層(即ち第二の導電層5)をパターニングするた
めのレジストパターン2aで形成される。内側ボックス
マーク2はその平面形状が1辺10μmの方形パターン
を有している。
【0030】前記外側ボックスマーク1は、図2に示す
第一の導電層3と第二の導電層5間の層間膜4への埋め
込み工程において、タングステンが埋め込まれた状態に
なる。すなわち、図2に示すように、第一の導電層3の
上に層間膜4を形成し、この層間膜4に第一の導電層3
と後記第二の導電層5とを接続するためのコンタクトホ
ール(図示せず)を形成すると同時に該コンタクトホー
ルとパターン面積がほぼ同じ開口部4aを複数形成す
る。次に、前記コンタクトホール内及び開口部4a内に
タングステン19を埋め込む。このように複数の開口部
4a内に埋め込まれたタングステン19が外側ボックス
マーク1となる。この後、層間膜4の上に第二の導電層
5を堆積し、第二の導電層5の上にフォトレジストのパ
ターンを形成する。このパターンのうち外側ボックスマ
ーク1上に形成されたパターン2aが内側ボックスマー
ク2となる。
【0031】但し、前記フォトレジストパターンを用い
て第二の導電層5をパターニングした後は、パターニン
グされた第二の導電層に内側ボックスマークが転写され
る。
【0032】なお、本実施の形態ではドット配置(開口
部4aの配置)の一例を示しているが、配置に関しては
これに限られず、ドット配置を適宜変更できることはい
うまでもない。
【0033】次に、上記のような重ね合わせ測定用マー
ク(図1に示す状態のもの)を重ね合わせ測定装置を用
いて光学的に観察することで重ね合わせ測定を行う。つ
まり、図1に示す重ね合わせ測定用マークの上方(紙面
と垂直方向)から光を照射し、その反射光を検出するこ
とにより該マークを撮像し、その撮像データから両ボッ
クスマーク1,2のパターン位置を認識し、外側ボック
スマーク1の中心と内側ボックスマーク2の中心とのず
れ量を検出する。
【0034】図3は、図1に示す重ね合わせ測定用マー
クを光学測定装置(重ね合わせ測定装置)により測定し
た際の光学的測定波形を示す図である。図3に示す二つ
の外側の波15,16が図1に示す外側ボックスマーク
1を示すものであり、図3に示す二つの内側の波17,
18が図1に示す内側ボックスマーク2を示すものであ
る。このような波形図を用いて外側ボックスマーク1と
内側ボックスマーク2のずれ量を検出する。その際、従
来の重ね合わせ測定用マークを観察した波形図とは異な
り、外側ボックスマーク1を示す波15,16が滑らか
である。このため、外側ボックスマーク1のパターン位
置を精度良く検出することができる。
【0035】次に、本実施の形態による重ね合わせ測定
用マークの形成方法について図4を参照しながら説明す
る。図4(a)〜(e)は、図1に示す重ね合わせ測定
用マークを有する半導体装置の製造方法を示す断面図で
ある。
【0036】まず、図4(a)に示すように、シリコン
基板14の上に第一の導電層として例えば厚さ300n
mのポリシリコン層6を堆積し、このポリシリコン層6
を周知のフォトエッチング法を用いてパターニングす
る。
【0037】次に、図4(b)に示すように、ポリシリ
コン層(第一の導電層)6及びシリコン基板14の上に
第一の絶縁層として例えば酸化膜7を周知の常圧CVD
(Chemical Vapor Deposition)法と熱フローにより形成
する。
【0038】この後、図4(c)に示すように、酸化膜
7に、第一の導電層6と後記第二の導電層9とを接続す
るためのコンタクトホール8及び複数の開口部4aを周
知のフォトエッチング法を用いて形成する。各開口部4
aは、実素子に用いられるコンタクトホール8と同等又
はそれに近い大きさで形成する。具体的には、各開口部
4aのパターン面積は、コンタクトホール8のパターン
面積の0.5倍〜2倍程度であることが望ましい。ま
た、各開口部4aの平面パターン形状は方形のドット状
である。
【0039】次に、図4(d)に示すように、コンタク
トホール8内及び開口部4a内に導電材料の埋め込み工
程を施す。この埋め込み工程としては例えば周知のタン
グステンのエッチバック法を用いる。この際、各開口部
4aの大きさをコンタクトホール8と同等又はそれに近
いものにしているため、各開口部4aにはコンタクトホ
ール8内と同様にタングステン19が完全に埋め込まれ
る。このように開口部4a内に埋め込まれたタングステ
ン19が外側ボックスマーク1となる。この時、外側ボ
ックスマーク1を構成する埋め込みタングステン19の
エッジ部分は滑らかなものとなっている。
【0040】この後、図4(e)に示すように、酸化膜
7及び埋め込まれたタングステン19の上に第二の導電
層として例えばアルミニウム合金膜9を形成する。この
アルミニウム合金膜9の上にフォトレジスト膜10のパ
ターンを形成する。このパターンのうち外側ボックスマ
ーク1上の中央部に形成されたパターン2aが内側ボッ
クスマーク2となる。前記フォトレジスト膜10のパタ
ーンがコンタクトホール8のパターンに対してずれてい
なければ、内側ボックスマーク2の中心と外側ボックス
マーク1の中心とが一致する。
【0041】上記第1の実施の形態によれば、層間膜4
に、実素子に用いられるコンタクトホール8と同等又は
それに近い大きさの複数の開口部4aを形成し、これを
外側ボックスマーク1として用いる。このため、コンタ
クトホール8内に埋め込むタングステンが開口部4a内
にも完全に埋め込まれる。従って、従来の重ね合わせ測
定用マークのようにタングステン残査が外側ボックスマ
ークに残ることがないので、図3に示すように滑らかな
光学的測定波形図を得ることができ、外側ボックスマー
ク1の位置を精度良く検出できる。その結果、重ね合わ
せ測定の精度及び再現性を向上させることができる。
【0042】また、複数の開口部4aを四角形の枠状に
3列に配置して外側ボックスマーク1を形成しているた
め、従来の外側ボックスマークに比べて感度のより良い
光学的測定波形を得ることができる。つまり、開口部を
3列に配置し、重ね合わせ測定装置を用いて光学的に観
察すると、各列の開口部から得られるピークが相互に強
調しあって1列の開口部に比べて感度を向上させること
ができる。
【0043】尚、上記第1の実施の形態では、各開口部
4aを方形パターンで形成しているが、方形パターンに
限定されるものではなく、各開口部を例えば円形パター
ンで形成することも可能である。
【0044】また、ドット状の各開口部4aを全体とし
て四角形の枠状に配置して外側ボックスマーク1を形成
しているが、図5に示すように、この枠状の四角形の4
つの角の部分がないように配置(即ち、4本の棒で四角
形を作るように囲むが、四角形の4つの角部分を各棒が
連結しないように配置)して外側ボックスマーク1を形
成することも可能である。
【0045】図6は、本発明の第2の実施の形態による
半導体装置に用いる重ね合わせ測定用マークを示す断面
図であり、図2と同一部分には同一符号を付し、異なる
部分についてのみ説明する。
【0046】複数の開口部4a内に埋め込まれたタング
ステン19が内側ボックスマーク1となる。第二の導電
層5の上にフォトレジストのパターンを形成し、このパ
ターンのうち内側ボックスマーク1上に形成されたパタ
ーン2aが外側ボックスマーク2となる。つまり、本実
施の形態では、両ボックスマークを第1の実施の形態と
は逆にしている。
【0047】上記第2の実施の形態においても第1の実
施の形態と同様の効果を得ることができる。
【0048】尚、上記第2の実施の形態では、タングス
テン19を埋め込む複数の開口部4aを平面パターンが
四角形の枠状となるように配置して内側ボックスマーク
を形成しているが、複数の開口部4aを平面パターンが
四角形となるように配置して内側ボックスマークを形成
することも可能である。
【0049】
【発明の効果】以上の説明より明らかなように、本発明
は、外側のボックスマークと内側のボックスマークより
なる重ね合わせ測定用マークの少なくとも一方のボック
スマークを矩形若しくは円形のドットで方形にして埋め
込み用金属を完全に埋め込むことで、パターンの側壁を
光学的に滑らかにでき、重ね合わせ測定精度および測定
再現性の向上が可能となる。
【0050】また、本発明によれば、層間絶縁膜に、接
続孔のパターン面積の0.5倍以上2倍以下のパターン
面積を有する複数の開口部を形成し、これを第一のボッ
クスマークとして用いる。したがって、重ね合わせ測定
の精度及び再現性を向上させることができる重ね合わせ
測定用マークを有する半導体装置及びその製造方法を提
供することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態による半導体装置に
用いる重ね合わせ測定用マークを示す平面図である。
【図2】図1に示す22−22線に沿った断面図であ
る。
【図3】図1に示す重ね合わせ測定用マークを光学測定
装置で観察したときの波形図である。
【図4】図4(a)〜(e)は、図1に示す重ね合わせ
測定用マークを有する半導体装置の製造方法を示す断面
図である。
【図5】図1に示す重ね合わせ測定用マークの変形例を
示す平面図である。
【図6】本発明の第2の実施の形態による半導体装置に
用いる重ね合わせ測定用マークを示す断面図である。
【図7】図7(a)は、従来の重ね合わせ測定用マーク
を示す平面図であり、図7(b)は、図7(a)に示す
6b−6b線に沿った断面図である。
【図8】図7に示す重ね合わせ測定用マークを光学測定
装置で観察したときの波形図である。
【符号の説明】
1 外側のボックスマーク 2
内側のボックスマーク 2a パターン 3
第一の導電層 4 層間膜 4a
開口部 5 第二の導電層 6
ポリシリコン 7 酸化膜 8
コンタクトホール 9 アルミニウム合金 10
配線パターン 11 外側のボックスマーク 12
内側のボックスマーク 13 タングステン残査 14
シリコン基板 15,16 外側の波 1
7,18 内側の波 19 タングステン 21
第一の導電層 23 層間膜 23
a 開口部 25 配線層 27
パターン 31,33 外側のボックスマークを示す波形 35,37 内側のボックスマークを示す波形

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 第一のパターンと第二のパターンの重ね
    合わせを測定するためのマークであって、前記重ね合わ
    せを測定するためのマークは前記第一のパターンと前記
    第二のパターンで形成される外側ボックスマークと内側
    ボックスマークよりなり、前記両ボックスマークの少な
    くとも一方が矩形若しくは円形のドットで方形に形成さ
    れていることを特徴とする重ね合わせ測定用マークを有
    する半導体装置。
  2. 【請求項2】 第一の導電層によるパターンと、第二の
    導電層によるパターンと、前記第一の導電層によるパタ
    ーンと第二の導電層によるパターンを絶縁するための絶
    縁層と、前記絶縁層に前記第一の導電層によるパターン
    と前記第二の導電層によるパターンを電気的に接続する
    開口を有し、前記開口部と前記第二の導電層によるパタ
    ーンの重ね合わせを測定するためのマークが矩形若しく
    は円形のドットで方形に形成されていることを特徴とす
    る重ね合わせ測定用マークを有する半導体装置。
  3. 【請求項3】 ドットの部分に導電材料を埋め込んでい
    ることを特徴とする請求項1または請求項2記載の重ね
    合わせ測定用マークを有する半導体装置。
  4. 【請求項4】 重ね合わせ測定用マークのドット径が
    0.3から1μmであることを特徴とする請求項1、
    2、3のいずれかに記載の重ね合わせ測定用マークを有
    する半導体装置。
  5. 【請求項5】 第一の導電層上に層間絶縁膜を形成する
    工程と、 前記層間絶縁膜に、前記第一の導電層と後記第二の導電
    層とを電気的に接続するための接続孔、及び、複数の開
    口部からなる平面パターンが枠状又は方形の第一のボッ
    クスマークであって各開口部のパターン面積が該接続孔
    のそれの0.5倍以上2倍以下である第一のボックスマ
    ークを形成する工程と、 前記接続孔内及び前記開口部内にエッチバック法により
    埋め込み材料を埋め込む工程と、 前記埋め込み材料及び前記層間絶縁膜の上に第二の導電
    層を形成する工程と、 前記第二の導電層上にフォトレジストパターンを形成す
    る工程であって、前記第二の導電層上且つ前記第一のボ
    ックスマークの上方に位置する平面形状が方形のパター
    ンからなる第二のボックスマークを有するフォトレジス
    トパターンを形成する工程と、 前記第一及び第二のボックスマークを光学的に観察して
    該第一のボックスマークと該第二のボックスマークとの
    位置ずれを検出することにより、前記接続孔のパターン
    と前記フォトレジストパターンとの重ね合わせを測定す
    ることを特徴とする半導体装置の製造方法。
  6. 【請求項6】 第一の導電層上に形成された層間絶縁膜
    と、 前記層間絶縁膜に形成された、複数の開口部からなる平
    面パターンが枠状又は方形の第一のボックスマークと、 前記開口部内に埋め込まれた埋め込み材料と、 前記層間絶縁膜の上に形成された第二の導電層と、 前記第一のボックスマーク上に形成された、前記第二の
    導電層の一部からなる平面パターンが方形の第二のボッ
    クスマークと、 を具備することを特徴とする重ね合わせ測定用マークを
    有する半導体装置。
  7. 【請求項7】 前記層間絶縁膜には前記第二の導電層と
    前記第一の導電層とを電気的に接続するための接続孔が
    形成され、前記開口部はそのパターン面積が前記接続孔
    のそれの0.5倍以上2倍以下となるように形成され、
    前記接続孔内には前記埋め込み材料が埋め込まれている
    ことを特徴とする請求項6記載の重ね合わせ測定用マー
    クを有する半導体装置。
  8. 【請求項8】 前記第二のボックスマークは、前記第二
    の導電層上且つ前記第一のボックスマークの上方に位置
    するボックスパターンからなるフォトレジストパターン
    が該第二の導電層に転写されたものであることを特徴と
    する請求項7記載の重ね合わせ測定用マークを有する半
    導体装置。
  9. 【請求項9】 前記第一のボックスマーク及び前記ボッ
    クスパターンは、それらを光学的に観察して該第一のボ
    ックスマークと該ボックスパターンとの位置ずれを検出
    することにより、前記接続孔のパターンと前記フォトレ
    ジストパターンとの重ね合わせを測定するものであるこ
    とを特徴とする請求項8記載の重ね合わせ測定用マーク
    を有する半導体装置。
  10. 【請求項10】 前記開口部の平面形状が矩形若しくは
    円形であることを特徴とする請求項6〜9のうちのいず
    れか1項記載の重ね合わせ測定用マークを有する半導体
    装置。
  11. 【請求項11】 前記埋め込み材料が導電材料であるこ
    とを特徴とする請求項6〜9のうちのいずれか1項記載
    の重ね合わせ測定用マークを有する半導体装置。
  12. 【請求項12】 前記開口部は、その径が0.3μm以
    上1μm以下の矩形又は円形であることを特徴とする請
    求項6〜9のうちのいずれか1項記載の重ね合わせ測定
    用マークを有する半導体装置。
JP10251557A 1997-12-01 1998-09-04 重ね合わせ測定用マークを有する半導体装置及びその製造方法 Expired - Fee Related JP3019839B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10251557A JP3019839B2 (ja) 1997-12-01 1998-09-04 重ね合わせ測定用マークを有する半導体装置及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP32999397 1997-12-01
JP9-329993 1997-12-01
JP10251557A JP3019839B2 (ja) 1997-12-01 1998-09-04 重ね合わせ測定用マークを有する半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH11224850A true JPH11224850A (ja) 1999-08-17
JP3019839B2 JP3019839B2 (ja) 2000-03-13

Family

ID=26540244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10251557A Expired - Fee Related JP3019839B2 (ja) 1997-12-01 1998-09-04 重ね合わせ測定用マークを有する半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3019839B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039731A (ja) * 2002-07-01 2004-02-05 Oki Electric Ind Co Ltd 半導体装置の合わせマーク
JP2005513771A (ja) * 2001-12-17 2005-05-12 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド フィードフォワードオーバーレイ情報を導入したフォトリソグラフィー・オーバーレイ整合を制御するための方法および装置
JP2007208081A (ja) * 2006-02-02 2007-08-16 Oki Electric Ind Co Ltd アラインメントマーク、合わせマーク及び半導体装置の製造方法
WO2016060545A1 (en) * 2014-10-14 2016-04-21 Mimos Berhad Overlay feature design and method for application in wafer fabrication

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005513771A (ja) * 2001-12-17 2005-05-12 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド フィードフォワードオーバーレイ情報を導入したフォトリソグラフィー・オーバーレイ整合を制御するための方法および装置
JP2004039731A (ja) * 2002-07-01 2004-02-05 Oki Electric Ind Co Ltd 半導体装置の合わせマーク
JP2007208081A (ja) * 2006-02-02 2007-08-16 Oki Electric Ind Co Ltd アラインメントマーク、合わせマーク及び半導体装置の製造方法
WO2016060545A1 (en) * 2014-10-14 2016-04-21 Mimos Berhad Overlay feature design and method for application in wafer fabrication

Also Published As

Publication number Publication date
JP3019839B2 (ja) 2000-03-13

Similar Documents

Publication Publication Date Title
JP2595885B2 (ja) 半導体装置およびその製造方法
US5917205A (en) Photolithographic alignment marks based on circuit pattern feature
US7282422B2 (en) Overlay key, method of manufacturing the same and method of measuring an overlay degree using the same
EP0405585B1 (en) A method of manufacturing a semiconductor device
JP3019839B2 (ja) 重ね合わせ測定用マークを有する半導体装置及びその製造方法
JPS5846054B2 (ja) フオトマスク
KR101067860B1 (ko) 멀티오버레이 측정마크 및 그 형성 방법
US7136520B2 (en) Method of checking alignment accuracy of patterns on stacked semiconductor layers
JPH08298237A (ja) 重ね合わせ測定用マークを有する半導体装置およびその製造方法
JP2000294490A (ja) 半導体装置及びその製造方法
WO1999008314A1 (fr) Dispositif de circuit integre a semi-conducteur et procede de fabrication correspondant
US5882980A (en) Process of forming bipolar alignment mark for semiconductor
JP3159168B2 (ja) 半導体装置とその製造方法
JP3327279B2 (ja) 半導体装置及びその製造方法
US6750554B2 (en) Mark configuration, wafer with at least one mark configuration and method for the fabrication of at least one mark configuration
KR0172557B1 (ko) 중첩마크가 구비된 반도체 장치
JP2748029B2 (ja) 位置合わせマーク作成方法
KR100299516B1 (ko) 반도체 소자의 오버레이 측정 패턴 형성방법
JPH0290511A (ja) 半導体装置
JP2004111474A (ja) 半導体装置の製造方法
JPH07135162A (ja) 半導体装置の製造方法
KR100569516B1 (ko) 유기막 버니어를 이용한 중첩도 측정 방법
KR20020045743A (ko) 반도체 소자의 웨이퍼 정렬용 마크 및 이를 이용한 웨이퍼정렬 방법
KR20090079713A (ko) 반도체 장치의 오버레이 키 및 그 형성방법
JPH0494522A (ja) アライメイト・マーク構造

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090107

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100107

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120107

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120107

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130107

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130107

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees