JPH06151614A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06151614A JPH06151614A JP30237192A JP30237192A JPH06151614A JP H06151614 A JPH06151614 A JP H06151614A JP 30237192 A JP30237192 A JP 30237192A JP 30237192 A JP30237192 A JP 30237192A JP H06151614 A JPH06151614 A JP H06151614A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring layer
- sog
- semiconductor device
- photosensitive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】半導体装置の配線層の形成において、パターニ
ングの際の露光工程に用いるステッパの焦点深度の確保
を図ること。 【構成】半導体基体（１１）の表面にフィールド酸化膜
（１２）を選択形成し、該フィールド酸化膜（１２）の
上に導電性膜（１３）を選択形成した後に、層間絶縁膜
（１４）を形成し、配線層（１５）を形成し、該配線層
（１５）上にＳＯＧ膜（１６Ａ）を形成し、前記ＳＯＧ
膜（１６Ａ）上に感光性膜を形成し、該感光性膜を露光
・現像してパターニングし、前記パターニングされた感
光性膜（１７Ａ）をマスクにして、前記配線層（１５）
をエッチング・除去して配線層パターン（１５Ａ）を形
成する。
ングの際の露光工程に用いるステッパの焦点深度の確保
を図ること。 【構成】半導体基体（１１）の表面にフィールド酸化膜
（１２）を選択形成し、該フィールド酸化膜（１２）の
上に導電性膜（１３）を選択形成した後に、層間絶縁膜
（１４）を形成し、配線層（１５）を形成し、該配線層
（１５）上にＳＯＧ膜（１６Ａ）を形成し、前記ＳＯＧ
膜（１６Ａ）上に感光性膜を形成し、該感光性膜を露光
・現像してパターニングし、前記パターニングされた感
光性膜（１７Ａ）をマスクにして、前記配線層（１５）
をエッチング・除去して配線層パターン（１５Ａ）を形
成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、更に詳しく言えば、配線層の形成方法の改善に関
する。
関し、更に詳しく言えば、配線層の形成方法の改善に関
する。
【０００２】
【従来の技術】以下で、従来例に係る半導体装置の製造
方法について図面を参照しながら説明する。まず、シリ
コン基板（１）上に通常のＬＯＣＯＳ（Local Oxidatio
n of Silicon：選択酸化法）でフィールド酸化膜（２）
を形成し、その上に減圧ＣＶＤ（Chemical Vapor Depos
ition:化学気相法）法によってポリシリコン膜を形成
し、フィールド酸化膜（２）上に選択的に残存するよう
にパターニングして、ポリシリコンゲート（３）を形成
する。その上にＰＳＧ（Phoso-Silicate Glass）膜
（４）を形成して、ポリシリコンゲート（３）とコンタ
クトするための開口部をゲート電極（３）上に形成する
（図１４）。
方法について図面を参照しながら説明する。まず、シリ
コン基板（１）上に通常のＬＯＣＯＳ（Local Oxidatio
n of Silicon：選択酸化法）でフィールド酸化膜（２）
を形成し、その上に減圧ＣＶＤ（Chemical Vapor Depos
ition:化学気相法）法によってポリシリコン膜を形成
し、フィールド酸化膜（２）上に選択的に残存するよう
にパターニングして、ポリシリコンゲート（３）を形成
する。その上にＰＳＧ（Phoso-Silicate Glass）膜
（４）を形成して、ポリシリコンゲート（３）とコンタ
クトするための開口部をゲート電極（３）上に形成する
（図１４）。
【０００３】次に、その上にAl膜（５）をスパッタ法に
よって形成し（図１５）、ホトレジストを塗布してフォ
トリソグラフィ法により、パターニングしてレジストパ
ターン（７）を形成する（図１６）。次いで、該レジス
トパターン（７）をマスクにして、ドライエッチングに
より、Al膜（５）をエッチング・除去してAl配線層（５
Ａ）を形成し、プラズマＣＶＤ法によって、シリコン窒
化膜やＰＳＧ膜からなるパッシベーション膜（８）を形
成する（図１７）。
よって形成し（図１５）、ホトレジストを塗布してフォ
トリソグラフィ法により、パターニングしてレジストパ
ターン（７）を形成する（図１６）。次いで、該レジス
トパターン（７）をマスクにして、ドライエッチングに
より、Al膜（５）をエッチング・除去してAl配線層（５
Ａ）を形成し、プラズマＣＶＤ法によって、シリコン窒
化膜やＰＳＧ膜からなるパッシベーション膜（８）を形
成する（図１７）。
【０００４】以上のようにして、図１７，図１８に示す
ような、活性領域（９）上のAl配線（５Ａ）の形成がな
される。なお、図１７は図１８のＡ−Ａ線断面図であ
り、図１８では、簡単のためにパッシベーション膜
（８）を省略している。
ような、活性領域（９）上のAl配線（５Ａ）の形成がな
される。なお、図１７は図１８のＡ−Ａ線断面図であ
り、図１８では、簡単のためにパッシベーション膜
（８）を省略している。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の方法によると、図１９に示すように、Al膜（５）を
形成した時点で、フィールド酸化膜（２）上に形成され
たAl膜（５）の表面と、活性領域（９）のＰＳＧ膜
（４）上に形成されたAl膜（５）の表面との段差（ｄ）
が大きいので、この部分での平坦性が損なわれる。
来の方法によると、図１９に示すように、Al膜（５）を
形成した時点で、フィールド酸化膜（２）上に形成され
たAl膜（５）の表面と、活性領域（９）のＰＳＧ膜
（４）上に形成されたAl膜（５）の表面との段差（ｄ）
が大きいので、この部分での平坦性が損なわれる。
【０００６】微細化が進むにつれて相対的にこの段差
（ｄ）は大きくなるので、この上にレジスト膜を形成
し、Al配線層（５Ａ）を形成するためのレジストパター
ン（７）を形成する際の露光工程において、露光工程に
用いるステッパの焦点深度が確保できないため、正確な
パターンの露光が困難になる。例えば活性領域（９）上
のレジスト膜に焦点を合わせて露光するとフィールド酸
化膜（２）上のレジスト膜がぼけて露光され、逆に、フ
ィールド酸化膜（２）上のレジスト膜に焦点を合わせて
露光すると活性領域（９）上のレジスト膜がぼけて露光
されるので、レジストパターン（７）の線幅が確保され
ないなどという問題が生じ、その結果、図２０に示すよ
うに、並行して走るＡｌ−Ａｌ間でレジストが残りエッ
チング加工後にＡｌ−Ａｌ間にショートが発生するなど
の問題が生じる。
（ｄ）は大きくなるので、この上にレジスト膜を形成
し、Al配線層（５Ａ）を形成するためのレジストパター
ン（７）を形成する際の露光工程において、露光工程に
用いるステッパの焦点深度が確保できないため、正確な
パターンの露光が困難になる。例えば活性領域（９）上
のレジスト膜に焦点を合わせて露光するとフィールド酸
化膜（２）上のレジスト膜がぼけて露光され、逆に、フ
ィールド酸化膜（２）上のレジスト膜に焦点を合わせて
露光すると活性領域（９）上のレジスト膜がぼけて露光
されるので、レジストパターン（７）の線幅が確保され
ないなどという問題が生じ、その結果、図２０に示すよ
うに、並行して走るＡｌ−Ａｌ間でレジストが残りエッ
チング加工後にＡｌ−Ａｌ間にショートが発生するなど
の問題が生じる。
【０００７】また、図１７に示すように、ポリシリコン
ゲート（３）上のパッシベーション膜（８）に、のちに
クラックなどの原因となる、すが入るといった問題が生
じる。
ゲート（３）上のパッシベーション膜（８）に、のちに
クラックなどの原因となる、すが入るといった問題が生
じる。
【０００８】
【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、半導体基体（１１）の表面にフ
ィールド酸化膜（１２）を選択形成し、該フィールド酸
化膜（１２）の上に導電性膜（１３）を選択形成した後
に、層間絶縁膜（１４）を形成し、層間絶縁膜（１４）
上に配線層（１５）を形成し、該配線層（１５）上にＳ
ＯＧ膜（１６Ａ）を形成し、前記ＳＯＧ膜（１６Ａ）上
に感光性膜を形成し、該感光性膜を露光・現像してパタ
ーニングし、前記パターニングされた感光性膜（１７
Ａ）をマスクにして、前記配線層（１５）をエッチング
・除去して配線層パターン（１５Ａ）を形成すること
で、露光工程に用いるステッパの焦点深度を確保し、配
線層（１５Ａ）が形成されるべき位置に正確に感光性膜
パターン（１７Ａ）を形成することが可能となり、ま
た、のちにパッシベーション膜をその上面に形成して
も、特に導電性膜（１３）上に、すが入らないことが可
能になる半導体装置の製造方法の提供を目的とする。
に鑑み成されたもので、半導体基体（１１）の表面にフ
ィールド酸化膜（１２）を選択形成し、該フィールド酸
化膜（１２）の上に導電性膜（１３）を選択形成した後
に、層間絶縁膜（１４）を形成し、層間絶縁膜（１４）
上に配線層（１５）を形成し、該配線層（１５）上にＳ
ＯＧ膜（１６Ａ）を形成し、前記ＳＯＧ膜（１６Ａ）上
に感光性膜を形成し、該感光性膜を露光・現像してパタ
ーニングし、前記パターニングされた感光性膜（１７
Ａ）をマスクにして、前記配線層（１５）をエッチング
・除去して配線層パターン（１５Ａ）を形成すること
で、露光工程に用いるステッパの焦点深度を確保し、配
線層（１５Ａ）が形成されるべき位置に正確に感光性膜
パターン（１７Ａ）を形成することが可能となり、ま
た、のちにパッシベーション膜をその上面に形成して
も、特に導電性膜（１３）上に、すが入らないことが可
能になる半導体装置の製造方法の提供を目的とする。
【０００９】
【作 用】本発明の製造方法によれば、第１に、図３に
示すように、配線層（１５）を形成した上に、ＳＯＧ
（Spin On Glass ）膜（１６Ａ）を形成し、ＳＯＧ膜
（１６Ａ）上に感光性膜を形成し、該感光性膜を露光・
現像してパターニングしている。
示すように、配線層（１５）を形成した上に、ＳＯＧ
（Spin On Glass ）膜（１６Ａ）を形成し、ＳＯＧ膜
（１６Ａ）上に感光性膜を形成し、該感光性膜を露光・
現像してパターニングしている。
【００１０】このため、ＳＯＧ膜（１６Ａ）を配線層
（１５）上に形成することにより、従来に比して、その
上面が平坦化されるので、感光性膜の露光の際のステッ
パの焦点深度が確保できる。これにより、正確なパター
ンの露光ができるので、配線層（１５Ａ）が形成される
べき位置に正確に感光性膜（１７Ａ）を選択形成するこ
とが可能になる。
（１５）上に形成することにより、従来に比して、その
上面が平坦化されるので、感光性膜の露光の際のステッ
パの焦点深度が確保できる。これにより、正確なパター
ンの露光ができるので、配線層（１５Ａ）が形成される
べき位置に正確に感光性膜（１７Ａ）を選択形成するこ
とが可能になる。
【００１１】また第２に、図１０、図１１に示すよう
に、配線層（１５）を形成し、その上に有機ＳＯＧ膜
（１６Ｂ）を形成し、有機ＳＯＧ膜（１６Ｂ）上に感光
性膜を形成し、該感光性膜を露光・現像してパターニン
グしている。このため、有機ＳＯＧ膜（１６Ｂ）を形成
することで、従来に比して、その上面が平坦化されるの
で、第１の方法と同様の理由で、配線層（１５Ａ）が形
成されるべき位置に正確に感光性膜（１７Ａ）を選択形
成することが可能になる。
に、配線層（１５）を形成し、その上に有機ＳＯＧ膜
（１６Ｂ）を形成し、有機ＳＯＧ膜（１６Ｂ）上に感光
性膜を形成し、該感光性膜を露光・現像してパターニン
グしている。このため、有機ＳＯＧ膜（１６Ｂ）を形成
することで、従来に比して、その上面が平坦化されるの
で、第１の方法と同様の理由で、配線層（１５Ａ）が形
成されるべき位置に正確に感光性膜（１７Ａ）を選択形
成することが可能になる。
【００１２】また、有機ＳＯＧ膜（１６Ｂ）はクラック
に強いので、のちに表面保護膜を形成する際に、有機Ｓ
ＯＧ膜（１６Ｂ）を除去する必要がなく、特に、図１３
に示すように、すの入り易い電極上に形成された有機Ｓ
ＯＧ膜（１６Ｂ）を除去しなくともよいため、この部分
が平坦になることより、すが入ることを抑止することが
可能になる。
に強いので、のちに表面保護膜を形成する際に、有機Ｓ
ＯＧ膜（１６Ｂ）を除去する必要がなく、特に、図１３
に示すように、すの入り易い電極上に形成された有機Ｓ
ＯＧ膜（１６Ｂ）を除去しなくともよいため、この部分
が平坦になることより、すが入ることを抑止することが
可能になる。
【００１３】
【実施例】以下に本発明の実施例に係る半導体装置の製
造方法を図面を参照しながら詳細に説明する。 （１）第１の実施例 まず、シリコン基板（１１）上にＬＯＣＯＳ法により膜
厚８０００Åのフィールド酸化膜（１２）を形成し、そ
の上に減圧ＣＶＤ（Chemical Vapor Deposition:化学気
相法）法によって膜厚４０００Åのポリシリコン膜を形
成し、フィールド酸化膜（１２）上に選択的に残存する
ようにパターニングして、ゲート電極（１３）を形成す
る。その上に層間絶縁膜としての膜厚８０００ÅのＰＳ
Ｇ膜（１４）をＣＶＤ法によって形成した後に、ゲート
電極（１３）と、のちに形成するAl配線層とのコンタク
トをとるための開口部（１０）をゲート電極（１３）上
に形成する（図１）。
造方法を図面を参照しながら詳細に説明する。 （１）第１の実施例 まず、シリコン基板（１１）上にＬＯＣＯＳ法により膜
厚８０００Åのフィールド酸化膜（１２）を形成し、そ
の上に減圧ＣＶＤ（Chemical Vapor Deposition:化学気
相法）法によって膜厚４０００Åのポリシリコン膜を形
成し、フィールド酸化膜（１２）上に選択的に残存する
ようにパターニングして、ゲート電極（１３）を形成す
る。その上に層間絶縁膜としての膜厚８０００ÅのＰＳ
Ｇ膜（１４）をＣＶＤ法によって形成した後に、ゲート
電極（１３）と、のちに形成するAl配線層とのコンタク
トをとるための開口部（１０）をゲート電極（１３）上
に形成する（図１）。
【００１４】次に、その上に膜厚１μｍのAl膜（１５）
をスパッタ法によって形成し（図２）、無機ＳＯＧをス
ピン塗布によって塗布したのちに、１５０℃〜２００℃
程度でベークして、膜厚８００ÅのＳＯＧ膜（１６Ａ）
を形成する（図３）。次いで、ＳＯＧ膜（１６Ａ）上に
ホトレジストを塗布し、フォトリソグラフィ法でパター
ニングし、レジストパターン（１７Ａ）を形成する（図
４）。
をスパッタ法によって形成し（図２）、無機ＳＯＧをス
ピン塗布によって塗布したのちに、１５０℃〜２００℃
程度でベークして、膜厚８００ÅのＳＯＧ膜（１６Ａ）
を形成する（図３）。次いで、ＳＯＧ膜（１６Ａ）上に
ホトレジストを塗布し、フォトリソグラフィ法でパター
ニングし、レジストパターン（１７Ａ）を形成する（図
４）。
【００１５】次に、流量７５SCCMのＣＨＦ3 ガス、流量
８SCCMのＯ2 ガスを用い、圧力５０mTorr 、ＲＦパワー
１３５０Ｗの条件下で、のちにAl配線層（１５Ａ）を形
成する領域以外にあるＳＯＧ膜（１６Ａ）を、レジスト
パターン（１７Ａ）をマスクにして、ドライエッチング
によってエッチング・除去し、流量１８SCCMのＳｉＣｌ
4ガス、流量２３SCCMのＣｌ2 ガス、流量２０SCCMのＨ
ｅガスを用い、１５パスカル、ＲＦパワー１３００Ｗの
条件下で、のちにAl配線層（１５Ａ）を形成する領域以
外にあるAl膜（１５）を、レジストパターン（１７Ａ）
をマスクにして、ドライエッチングによってエッチング
・除去して、Al配線層（１５Ａ）を形成する（図５）。
８SCCMのＯ2 ガスを用い、圧力５０mTorr 、ＲＦパワー
１３５０Ｗの条件下で、のちにAl配線層（１５Ａ）を形
成する領域以外にあるＳＯＧ膜（１６Ａ）を、レジスト
パターン（１７Ａ）をマスクにして、ドライエッチング
によってエッチング・除去し、流量１８SCCMのＳｉＣｌ
4ガス、流量２３SCCMのＣｌ2 ガス、流量２０SCCMのＨ
ｅガスを用い、１５パスカル、ＲＦパワー１３００Ｗの
条件下で、のちにAl配線層（１５Ａ）を形成する領域以
外にあるAl膜（１５）を、レジストパターン（１７Ａ）
をマスクにして、ドライエッチングによってエッチング
・除去して、Al配線層（１５Ａ）を形成する（図５）。
【００１６】次いで、レジストパターン（１７Ａ）を有
機溶剤を用いて剥離し、Ａｌがエッチングされない程度
の濃度の希フッ酸を用いてAl配線層（１５Ａ）上のＳＯ
Ｇ膜（１６Ａ）を除去する（図６）。その後、プラズマ
ＣＶＤ法によって膜厚６０００ÅのＰＳＧ膜、膜厚６０
００Åのシリコン窒化膜を順次形成して、パッシベーシ
ョン膜（１８）を形成する（図７）。
機溶剤を用いて剥離し、Ａｌがエッチングされない程度
の濃度の希フッ酸を用いてAl配線層（１５Ａ）上のＳＯ
Ｇ膜（１６Ａ）を除去する（図６）。その後、プラズマ
ＣＶＤ法によって膜厚６０００ÅのＰＳＧ膜、膜厚６０
００Åのシリコン窒化膜を順次形成して、パッシベーシ
ョン膜（１８）を形成する（図７）。
【００１７】以上のようにして、本発明の第１の実施例
に係る半導体装置の製造方法によれば、図３に示すよう
に、Al膜（１５）を形成した上に、ＳＯＧ（Spin On Gl
ass）膜（１６Ａ）を形成し、ＳＯＧ膜（１６Ａ）上に
レジスト膜を形成し、該レジスト膜を露光・現像してパ
ターニングしている。このため、ＳＯＧ膜（１６Ａ）を
Al膜（１５）上に形成することにより、従来に比して、
その上面が平坦化されるので、レジスト膜を露光する際
のステッパの焦点深度が確保できる。
に係る半導体装置の製造方法によれば、図３に示すよう
に、Al膜（１５）を形成した上に、ＳＯＧ（Spin On Gl
ass）膜（１６Ａ）を形成し、ＳＯＧ膜（１６Ａ）上に
レジスト膜を形成し、該レジスト膜を露光・現像してパ
ターニングしている。このため、ＳＯＧ膜（１６Ａ）を
Al膜（１５）上に形成することにより、従来に比して、
その上面が平坦化されるので、レジスト膜を露光する際
のステッパの焦点深度が確保できる。
【００１８】これにより、正確なパターンの露光ができ
るので、Al配線層（１５Ａ）が形成されるべき位置に正
確にレジストパターン（１７Ａ）を選択形成することが
可能になる。 （２）第２の実施例 以下で、本発明の第２の実施例に係る半導体装置の製造
方法について図面を参照しながら説明する。なお、第１
の実施例と共通する内容については、重複するため説明
を省略する。
るので、Al配線層（１５Ａ）が形成されるべき位置に正
確にレジストパターン（１７Ａ）を選択形成することが
可能になる。 （２）第２の実施例 以下で、本発明の第２の実施例に係る半導体装置の製造
方法について図面を参照しながら説明する。なお、第１
の実施例と共通する内容については、重複するため説明
を省略する。
【００１９】まず、第１の実施例の図１に示した工程と
同様にして、シリコン基板（１１）上に膜厚８０００Å
のフィールド酸化膜（１２）、膜厚４０００Åのポリシ
リコン膜からなるゲート電極（１３）、層間絶縁膜とし
ての膜厚８０００ÅのＰＳＧ膜（１４）を順次形成する
（図８）。次に、その上に膜厚１μｍのAl膜（１５）を
スパッタ法によって形成し（図９）、有機ＳＯＧをスピ
ン塗布によって塗布したのちに、４００℃程度でベーク
して、膜厚２０００Åの有機ＳＯＧ膜（１６Ｂ）を形成
する（図１０）。
同様にして、シリコン基板（１１）上に膜厚８０００Å
のフィールド酸化膜（１２）、膜厚４０００Åのポリシ
リコン膜からなるゲート電極（１３）、層間絶縁膜とし
ての膜厚８０００ÅのＰＳＧ膜（１４）を順次形成する
（図８）。次に、その上に膜厚１μｍのAl膜（１５）を
スパッタ法によって形成し（図９）、有機ＳＯＧをスピ
ン塗布によって塗布したのちに、４００℃程度でベーク
して、膜厚２０００Åの有機ＳＯＧ膜（１６Ｂ）を形成
する（図１０）。
【００２０】次いで、有機ＳＯＧ膜（１６Ｂ）上にホト
レジストを塗布し、フォトリソグラフィ法によってパタ
ーニングし、レジストパターン（１７Ａ）を形成する
（図１１）。次に、流量７５SCCMのＣＨＦ3ガス、流量
８SCCMのＯ2 ガスを用い、圧力５０ｍＴｏｒｒ、ＲＦパ
ワー１３５０Ｗの条件下で、レジストパターン（１７
Ａ）をマスクにして、のちにAl配線（１５Ａ）を形成す
る領域以外にある有機ＳＯＧ膜（１６Ｂ）を、ドライエ
ッチングによってエッチング・除去し、流量１８SCCMの
SiCl4 ガス、流量２３SCCMのCl2 ガス及び流量２０SCCM
のHeガスを用い、圧力１５Ｐａ、ＲＦパワー１．３ｋＷ
の条件下で、レジストパターン（１７Ａ）をマスクにし
て、Al膜（１５）をドライエッチングによってエッチン
グ・除去してAl配線（１５Ａ）を形成し、レジストパタ
ーン（１７Ａ）を有機溶剤を用いて除去する（図１
２）。
レジストを塗布し、フォトリソグラフィ法によってパタ
ーニングし、レジストパターン（１７Ａ）を形成する
（図１１）。次に、流量７５SCCMのＣＨＦ3ガス、流量
８SCCMのＯ2 ガスを用い、圧力５０ｍＴｏｒｒ、ＲＦパ
ワー１３５０Ｗの条件下で、レジストパターン（１７
Ａ）をマスクにして、のちにAl配線（１５Ａ）を形成す
る領域以外にある有機ＳＯＧ膜（１６Ｂ）を、ドライエ
ッチングによってエッチング・除去し、流量１８SCCMの
SiCl4 ガス、流量２３SCCMのCl2 ガス及び流量２０SCCM
のHeガスを用い、圧力１５Ｐａ、ＲＦパワー１．３ｋＷ
の条件下で、レジストパターン（１７Ａ）をマスクにし
て、Al膜（１５）をドライエッチングによってエッチン
グ・除去してAl配線（１５Ａ）を形成し、レジストパタ
ーン（１７Ａ）を有機溶剤を用いて除去する（図１
２）。
【００２１】その後、プラズマＣＶＤ法によって膜厚６
０００ÅのＰＳＧ膜、シリコン窒化膜を順次形成して、
パッシベーション膜（１８）を形成する（図１３）。以
上説明したように、本発明の第２の実施例に係る半導体
装置の製造方法によれば、図１０、図１１に示すよう
に、Al膜（１５）を形成し、その上に、有機ＳＯＧ膜
（１６Ｂ）を形成し、有機ＳＯＧ膜（１６Ｂ）上にレジ
スト膜を形成し、該レジスト膜を露光・現像してパター
ニングしている。
０００ÅのＰＳＧ膜、シリコン窒化膜を順次形成して、
パッシベーション膜（１８）を形成する（図１３）。以
上説明したように、本発明の第２の実施例に係る半導体
装置の製造方法によれば、図１０、図１１に示すよう
に、Al膜（１５）を形成し、その上に、有機ＳＯＧ膜
（１６Ｂ）を形成し、有機ＳＯＧ膜（１６Ｂ）上にレジ
スト膜を形成し、該レジスト膜を露光・現像してパター
ニングしている。
【００２２】このため、有機ＳＯＧ膜（１６Ｂ）を形成
することで、従来に比して、その上面が平坦化されるの
で、第１の実施例の方法と同様の理由で、配線層（１５
Ａ）が形成されるべき位置に正確にレジストパターン
（１７Ａ）を選択形成することが可能になる。また、有
機ＳＯＧ膜（１６Ｂ）はクラックに強いので、のちにパ
ッシベーション膜（１８）を形成する際に、有機ＳＯＧ
膜（１６Ｂ）を除去する必要がなく、特に、図１３に示
すように、すの入り易い電極上に形成された有機ＳＯＧ
膜（１６Ｂ）を除去しなくともよいため、この部分が平
坦になることより、すが入ることを抑止することが可能
になる。
することで、従来に比して、その上面が平坦化されるの
で、第１の実施例の方法と同様の理由で、配線層（１５
Ａ）が形成されるべき位置に正確にレジストパターン
（１７Ａ）を選択形成することが可能になる。また、有
機ＳＯＧ膜（１６Ｂ）はクラックに強いので、のちにパ
ッシベーション膜（１８）を形成する際に、有機ＳＯＧ
膜（１６Ｂ）を除去する必要がなく、特に、図１３に示
すように、すの入り易い電極上に形成された有機ＳＯＧ
膜（１６Ｂ）を除去しなくともよいため、この部分が平
坦になることより、すが入ることを抑止することが可能
になる。
【００２３】
【発明の効果】以上説明したように本発明に係る半導体
装置の製造方法によれば、第１に、配線層（１５）を形
成した上に、ＳＯＧ膜（１６Ａ）を形成し、ＳＯＧ膜
（１６Ａ）上に感光性膜を形成し、該感光性膜を露光・
現像してパターニングしている。このため、従来に比し
て、上面が平坦化されるので、感光性膜の露光の際のス
テッパの焦点深度が確保でき、配線層（１５Ａ）が形成
されるべき位置に正確に感光性膜（１７Ａ）を選択形成
することが可能になる。
装置の製造方法によれば、第１に、配線層（１５）を形
成した上に、ＳＯＧ膜（１６Ａ）を形成し、ＳＯＧ膜
（１６Ａ）上に感光性膜を形成し、該感光性膜を露光・
現像してパターニングしている。このため、従来に比し
て、上面が平坦化されるので、感光性膜の露光の際のス
テッパの焦点深度が確保でき、配線層（１５Ａ）が形成
されるべき位置に正確に感光性膜（１７Ａ）を選択形成
することが可能になる。
【００２４】また第２に、配線層（１５）を形成した上
に、その上面が平坦になるように、配線層（１５）上に
有機ＳＯＧ膜（１６Ｂ）を形成し、有機ＳＯＧ膜（１６
Ｂ）上に感光性膜を形成し、該感光性膜を露光・現像し
てパターニングしている。このため、第１の方法と同様
の理由で、配線層（１５Ａ）が形成されるべき位置に正
確に感光性膜（１７Ａ）を選択形成することが可能にな
る。
に、その上面が平坦になるように、配線層（１５）上に
有機ＳＯＧ膜（１６Ｂ）を形成し、有機ＳＯＧ膜（１６
Ｂ）上に感光性膜を形成し、該感光性膜を露光・現像し
てパターニングしている。このため、第１の方法と同様
の理由で、配線層（１５Ａ）が形成されるべき位置に正
確に感光性膜（１７Ａ）を選択形成することが可能にな
る。
【００２５】また、有機ＳＯＧ膜（１６Ｂ）はクラック
に強いので、のちに除去する必要がなく、すの入り易い
電極部分が平坦になることより、すが入ることを抑止す
ることが可能になる。
に強いので、のちに除去する必要がなく、すの入り易い
電極部分が平坦になることより、すが入ることを抑止す
ることが可能になる。
【図１】本発明の第１の実施例に係る半導体装置の製造
方法を説明する第１の断面図である。
方法を説明する第１の断面図である。
【図２】本発明の第１の実施例に係る半導体装置の製造
方法を説明する第２の断面図である。
方法を説明する第２の断面図である。
【図３】本発明の第１の実施例に係る半導体装置の製造
方法を説明する第３の断面図である。
方法を説明する第３の断面図である。
【図４】本発明の第１の実施例に係る半導体装置の製造
方法を説明する第４の断面図である。
方法を説明する第４の断面図である。
【図５】本発明の第１の実施例に係る半導体装置の製造
方法を説明する第５の断面図である。
方法を説明する第５の断面図である。
【図６】本発明の第１の実施例に係る半導体装置の製造
方法を説明する第６の断面図である。
方法を説明する第６の断面図である。
【図７】本発明の第１の実施例に係る半導体装置の製造
方法を説明する第７の断面図である。
方法を説明する第７の断面図である。
【図８】本発明の第２の実施例に係る半導体装置の製造
方法を説明する第１の断面図である。
方法を説明する第１の断面図である。
【図９】本発明の第２の実施例に係る半導体装置の製造
方法を説明する第２の断面図である。
方法を説明する第２の断面図である。
【図１０】本発明の第２の実施例に係る半導体装置の製
造方法を説明する第３の断面図である。
造方法を説明する第３の断面図である。
【図１１】本発明の第２の実施例に係る半導体装置の製
造方法を説明する第４の断面図である。
造方法を説明する第４の断面図である。
【図１２】本発明の第２の実施例に係る半導体装置の製
造方法を説明する第５の断面図である。
造方法を説明する第５の断面図である。
【図１３】本発明の第２の実施例に係る半導体装置の製
造方法を説明する第６の断面図である。
造方法を説明する第６の断面図である。
【図１４】従来例の製造方法を説明する第１の断面図で
ある。
ある。
【図１５】従来例の製造方法を説明する第２の断面図で
ある。
ある。
【図１６】従来例の製造方法を説明する第３の断面図で
ある。
ある。
【図１７】従来例の製造方法を説明する第４の断面図で
ある。
ある。
【図１８】従来例の製造方法を説明する第１の平面図で
ある。
ある。
【図１９】従来例の問題点を説明する断面図である。
【図２０】従来例の問題点を説明する平面図である。
Claims (2)
- 【請求項１】 半導体基体（１１）の表面にフィールド
酸化膜（１２）を選択形成し、該フィールド酸化膜（１
２）の上に導電性膜（１３）を選択形成した後に、層間
絶縁膜（１４）を形成する工程と、 該層間絶縁膜（１４）上に配線層（１５）を形成し、該
配線層（１５）上にＳＯＧ膜（１６Ａ）を形成する工程
と、 前記ＳＯＧ膜（１６Ａ）上に感光性膜を形成し、該感光
性膜を露光・現像してパターニングする工程と、 前記パターニングされた感光性膜（１７Ａ）をマスクに
して、前記配線層（１５）をエッチング・除去して配線
層パターン（１５Ａ）を形成する工程とを有することを
特徴とする半導体装置の製造方法。 - 【請求項２】 半導体基体（１１）の表面にフィールド
酸化膜（１２）を選択形成し、該フィールド酸化膜（１
２）の上に導電性膜（１３）を選択形成した後に、層間
絶縁膜（１４）を形成する工程と、 配線層（１５）を形成し、該配線層（１５）上に有機Ｓ
ＯＧ膜（１６Ｂ）を形成する工程と、 前記有機ＳＯＧ膜（１６Ｂ）上に感光性膜を形成し、該
感光性膜を露光・現像してパターニングする工程と、 前記パターニングされた感光性膜（１７Ａ）をマスクに
して、前記配線層（１５）をエッチング・除去して配線
層パターン（１５Ａ）を形成する工程とを有することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30237192A JPH06151614A (ja) | 1992-11-12 | 1992-11-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30237192A JPH06151614A (ja) | 1992-11-12 | 1992-11-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06151614A true JPH06151614A (ja) | 1994-05-31 |
Family
ID=17908098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30237192A Pending JPH06151614A (ja) | 1992-11-12 | 1992-11-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06151614A (ja) |
-
1992
- 1992-11-12 JP JP30237192A patent/JPH06151614A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02276248A (ja) | 導電性スタツド及び導線を形成する方法 | |
| US4855252A (en) | Process for making self-aligned contacts | |
| JP3665095B2 (ja) | パターン形成方法 | |
| JP3041972B2 (ja) | 半導体装置の製造方法 | |
| US5962346A (en) | Fluorine-doped silicate glass hard mask to improve metal line etching profile | |
| JP2858837B2 (ja) | 半導体装置の製造方法 | |
| JPH06151614A (ja) | 半導体装置の製造方法 | |
| KR100456991B1 (ko) | 반도체장치의 제조방법 | |
| KR100632422B1 (ko) | 반도체 기판내에 구조를 형성하는 방법 | |
| JPS5840338B2 (ja) | 半導体装置の製造法 | |
| JP2570154B2 (ja) | 半導体装置の製造方法 | |
| US6103633A (en) | Method for cleaning metal precipitates in semiconductor processes | |
| KR100268709B1 (ko) | 반도체장치의금속배선형성방법 | |
| KR100685618B1 (ko) | 반도체 소자의 제조 방법 | |
| US6417569B1 (en) | Fluorine-doped silicate glass hard mask to improve metal line etching profile | |
| JPH0373526A (ja) | パターン形成方法 | |
| KR100257770B1 (ko) | 반도체 소자의 미세한 전도막 패턴 형성 방법 | |
| JPH06295888A (ja) | 半導体装置の製造方法 | |
| JPH08222543A (ja) | 微細パターンの形成方法および固体撮像素子の製造方法 | |
| KR100265835B1 (ko) | 반도체소자의금속배선형성방법 | |
| JPH05315242A (ja) | 微細レジストパターンの形成方法 | |
| KR0171142B1 (ko) | 광로 조절 장치의 콘택홀 배선 방법 | |
| JPH04155816A (ja) | 半導体装置の製造方法 | |
| JPH0481323B2 (ja) | ||
| JPH09107030A (ja) | 半導体装置の製造方法 |