JPH09107030A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09107030A JPH09107030A JP26153095A JP26153095A JPH09107030A JP H09107030 A JPH09107030 A JP H09107030A JP 26153095 A JP26153095 A JP 26153095A JP 26153095 A JP26153095 A JP 26153095A JP H09107030 A JPH09107030 A JP H09107030A
- Authority
- JP
- Japan
- Prior art keywords
- layer wiring
- resist
- film
- lower layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 多層配線構造を形成する場合に、配線間の静
電容量を効果的に低減できる上、上層配線の機械的強度
を高めることができ、素子の信頼性を損なうことがない
半導体装置の製造方法を提供する。 【解決手段】 下地絶縁膜2上で、レジスト5をマスク
として、上層配線領域20のうち下層配線10が存在し
ない領域に、珪弗化水素酸水溶液を用いた液相成長法に
よりシリコン酸化膜6を形成する。下層配線10の上面
レベルまでエッチバックを行う。この上に、珪弗化水素
酸水溶液に対する耐性を持つ保護膜7を形成し、続い
て、珪弗化水素酸水溶液を用いた液相成長法によりシリ
コン酸化膜8を形成する。層間絶縁膜18上に、金属膜
9を形成する。レジスト11をマスクとして、金属膜9
をエッチングして上層配線を形成するとともに層間絶縁
膜18をエッチングする。レジスト5,11を除去す
る。
電容量を効果的に低減できる上、上層配線の機械的強度
を高めることができ、素子の信頼性を損なうことがない
半導体装置の製造方法を提供する。 【解決手段】 下地絶縁膜2上で、レジスト5をマスク
として、上層配線領域20のうち下層配線10が存在し
ない領域に、珪弗化水素酸水溶液を用いた液相成長法に
よりシリコン酸化膜6を形成する。下層配線10の上面
レベルまでエッチバックを行う。この上に、珪弗化水素
酸水溶液に対する耐性を持つ保護膜7を形成し、続い
て、珪弗化水素酸水溶液を用いた液相成長法によりシリ
コン酸化膜8を形成する。層間絶縁膜18上に、金属膜
9を形成する。レジスト11をマスクとして、金属膜9
をエッチングして上層配線を形成するとともに層間絶縁
膜18をエッチングする。レジスト5,11を除去す
る。
Description
【0001】
【発明の属する技術分野】この発明は半導体装置の製造
方法に関する。より詳しくは、多層配線構造を形成する
半導体装置の製造方法に関する。
方法に関する。より詳しくは、多層配線構造を形成する
半導体装置の製造方法に関する。
【0002】
【従来の技術】近年の半導体装置の微細化および高集積
化に伴って、配線の電気抵抗と配線間の静電容量による
動作遅延が問題となっており、特に、配線間の静電容量
を低減する試みが盛んに行われている。
化に伴って、配線の電気抵抗と配線間の静電容量による
動作遅延が問題となっており、特に、配線間の静電容量
を低減する試みが盛んに行われている。
【0003】例えば、配線間の静電容量を低減するため
に、配線と配線との間に空間を形成した多層配線構造を
持つ半導体集積回路が提案されている(特開平1−18
9939号公報)。この半導体集積回路を作製する場
合、図5(a)に示すように、シリコン基板91の表面に
シリコン酸化膜92を形成した後、このシリコン酸化膜
92の表面に所定の間隔で溝98を形成して、この溝9
8内にアルミニウム膜からなる下層配線94,94を設
ける。次に、この上に、フォトレジスト95を塗布し、
フォトリソグラフィにより、このフォトレジスト95
に、下層配線94と上層配線(同図(b)に97で示す)
とを接続するための開口96を形成する。次に、同図
(b)に示すように、CF4系のガスプラズマを用いてフォ
トレジスト95に対してエッチバックを行って、フォト
レジスト95の一部95aを上記溝98内に残した状態
で、シリコン酸化膜92の上面(溝98以外の領域)を
露出させる。次に、スパッタリング法により、この上に
アルミニウム膜を形成し、このアルミニウム膜を加工し
て上層配線97を形成する。次に、同図(c)に示すよう
に、フォトレジスト95を除去し、さらに、上層配線9
7および下層配線94をマスクとして、CF4系ガスプ
ラズマを用いて異方性エッチングを行って、下層配線9
4の底面レベルまでシリコン酸化膜92をエッチングす
る。このようにして、下層配線94,94間に空間99
を形成するとともに、下層配線94と上層配線97との
間(交差部分)に空間100を形成する。このように配
線間に空間を形成しているので、配線間を誘電体で埋め
る場合に比して、配線間の静電容量を低減することがで
きる。
に、配線と配線との間に空間を形成した多層配線構造を
持つ半導体集積回路が提案されている(特開平1−18
9939号公報)。この半導体集積回路を作製する場
合、図5(a)に示すように、シリコン基板91の表面に
シリコン酸化膜92を形成した後、このシリコン酸化膜
92の表面に所定の間隔で溝98を形成して、この溝9
8内にアルミニウム膜からなる下層配線94,94を設
ける。次に、この上に、フォトレジスト95を塗布し、
フォトリソグラフィにより、このフォトレジスト95
に、下層配線94と上層配線(同図(b)に97で示す)
とを接続するための開口96を形成する。次に、同図
(b)に示すように、CF4系のガスプラズマを用いてフォ
トレジスト95に対してエッチバックを行って、フォト
レジスト95の一部95aを上記溝98内に残した状態
で、シリコン酸化膜92の上面(溝98以外の領域)を
露出させる。次に、スパッタリング法により、この上に
アルミニウム膜を形成し、このアルミニウム膜を加工し
て上層配線97を形成する。次に、同図(c)に示すよう
に、フォトレジスト95を除去し、さらに、上層配線9
7および下層配線94をマスクとして、CF4系ガスプ
ラズマを用いて異方性エッチングを行って、下層配線9
4の底面レベルまでシリコン酸化膜92をエッチングす
る。このようにして、下層配線94,94間に空間99
を形成するとともに、下層配線94と上層配線97との
間(交差部分)に空間100を形成する。このように配
線間に空間を形成しているので、配線間を誘電体で埋め
る場合に比して、配線間の静電容量を低減することがで
きる。
【0004】また、配線間の静電容量を低減するため
に、配線と配線との間に、LPD(液相成長)法によ
り、比較的誘電率が小さいシリコン酸化膜を形成する製
造方法が提案されている(特開平5−211237号公
報)。この製造方法では、図6(a)に示すように、まず
半導体基板101上に、絶縁膜102と、アルミニウム
膜103と、モリブデン膜104とを順に形成する。次
に、同図(b)に示すように、パターン加工を行って、モ
リブデン膜104とアルミニウム膜103の一部103
aおよび104aからなる下層配線110,110を所
定の間隔で形成する。この上に、全面に窒化チタン膜1
05を形成した後、同図(c)に示すように、エッチバッ
クを行って下層配線110の側面のみに窒化チタン膜1
05aを残す。次に、珪弗化水素酸水溶液を用いたLP
D法により、この上にシリコン酸化膜(以下「LPD
膜」という。)106を表面が平坦な状態に形成する。
続いて、このLPD膜106のうち下層配線110上の
部分にビアホール(貫通穴)107を形成した後、気相
成長法により、このビアホール107内にタングステン
108を形成する。次に、スパッタリング法により、こ
の上にアルミニウム膜を形成し、このアルミニウム膜を
パターン加工して上層配線109を形成する。このよう
にして、下層配線110,110間および下層配線11
0と上層配線109との間を、LPD膜106で埋めた
状態にしている。このLPD膜はフッ素を含んでいるの
で、CVD法によるシリコン酸化膜の誘電率(4.3程
度)に比して、誘電率が3.7程度と小さい。したがっ
て、配線間の静電容量をある程度低減することができ
る。
に、配線と配線との間に、LPD(液相成長)法によ
り、比較的誘電率が小さいシリコン酸化膜を形成する製
造方法が提案されている(特開平5−211237号公
報)。この製造方法では、図6(a)に示すように、まず
半導体基板101上に、絶縁膜102と、アルミニウム
膜103と、モリブデン膜104とを順に形成する。次
に、同図(b)に示すように、パターン加工を行って、モ
リブデン膜104とアルミニウム膜103の一部103
aおよび104aからなる下層配線110,110を所
定の間隔で形成する。この上に、全面に窒化チタン膜1
05を形成した後、同図(c)に示すように、エッチバッ
クを行って下層配線110の側面のみに窒化チタン膜1
05aを残す。次に、珪弗化水素酸水溶液を用いたLP
D法により、この上にシリコン酸化膜(以下「LPD
膜」という。)106を表面が平坦な状態に形成する。
続いて、このLPD膜106のうち下層配線110上の
部分にビアホール(貫通穴)107を形成した後、気相
成長法により、このビアホール107内にタングステン
108を形成する。次に、スパッタリング法により、こ
の上にアルミニウム膜を形成し、このアルミニウム膜を
パターン加工して上層配線109を形成する。このよう
にして、下層配線110,110間および下層配線11
0と上層配線109との間を、LPD膜106で埋めた
状態にしている。このLPD膜はフッ素を含んでいるの
で、CVD法によるシリコン酸化膜の誘電率(4.3程
度)に比して、誘電率が3.7程度と小さい。したがっ
て、配線間の静電容量をある程度低減することができ
る。
【0005】
【発明が解決しようとする課題】しかしながら、図5の
方式では、下層配線94と上層配線97との間に空間1
00があるため、上層配線97の機械的強度が小さくな
る。例えば、下層配線94上に上層配線97が並行に延
びるパターンの場合、上層配線97が崩れ落ちて下層配
線94と短絡するおそれがある。また、上層配線97お
よび下層配線94をマスクとして、CF4系のガスプラ
ズマを用いてシリコン酸化膜92をエッチングするの
で、シリコン酸化膜92のうち上層配線97の直下に残
る部分の側面92a(図5(c))が、長時間CF4系ガス
プラズマに晒されて侵される。また、CF4系ガスプラ
ズマによって上層配線97および下層配線94の表面
(特に上面)が侵されて腐食する。このため、素子の信
頼性が損なわれるという問題がある。また、スパッタリ
ング法により、レジスト95上に直接アルミニウム膜9
7を形成しているため、レジスト95がスパッタリング
の高エネルギを受けて分解または飛散し、スパッタ装置
のチャンバを汚染する可能性もある。
方式では、下層配線94と上層配線97との間に空間1
00があるため、上層配線97の機械的強度が小さくな
る。例えば、下層配線94上に上層配線97が並行に延
びるパターンの場合、上層配線97が崩れ落ちて下層配
線94と短絡するおそれがある。また、上層配線97お
よび下層配線94をマスクとして、CF4系のガスプラ
ズマを用いてシリコン酸化膜92をエッチングするの
で、シリコン酸化膜92のうち上層配線97の直下に残
る部分の側面92a(図5(c))が、長時間CF4系ガス
プラズマに晒されて侵される。また、CF4系ガスプラ
ズマによって上層配線97および下層配線94の表面
(特に上面)が侵されて腐食する。このため、素子の信
頼性が損なわれるという問題がある。また、スパッタリ
ング法により、レジスト95上に直接アルミニウム膜9
7を形成しているため、レジスト95がスパッタリング
の高エネルギを受けて分解または飛散し、スパッタ装置
のチャンバを汚染する可能性もある。
【0006】一方、図6の方式では、下層配線110と
上層配線109との間にLPD膜106が設けられてい
るので、上層配線109が崩れ落ちるような心配はな
い。しかし、下層配線110と上層配線109との間だ
けでなく下層配線110,110間にもLPD膜106
が設けられているので、配線間の静電容量をあまり低減
できないという問題がある。なお、図7に示すように、
下層配線110,110間に空間を形成するために、単
に上層配線109をマスクとしてLPD膜106に対す
る異方性エッチングを行うと、図5の方式の場合と同様
に、上層配線109および下層配線110の表面が腐食
して、素子の信頼性が損なわれるという問題が生じる。
上層配線109との間にLPD膜106が設けられてい
るので、上層配線109が崩れ落ちるような心配はな
い。しかし、下層配線110と上層配線109との間だ
けでなく下層配線110,110間にもLPD膜106
が設けられているので、配線間の静電容量をあまり低減
できないという問題がある。なお、図7に示すように、
下層配線110,110間に空間を形成するために、単
に上層配線109をマスクとしてLPD膜106に対す
る異方性エッチングを行うと、図5の方式の場合と同様
に、上層配線109および下層配線110の表面が腐食
して、素子の信頼性が損なわれるという問題が生じる。
【0007】そこで、この発明の目的は、下層配線と上
層配線とが重なった多層配線構造を形成する場合に、配
線間の静電容量を効果的に低減できる上、上層配線の機
械的強度を高めることができ、素子の信頼性を損なうこ
とがない半導体装置の製造方法を提供することにある。
しかも、製造装置を汚染することがない半導体装置の製
造方法を提供することにある。
層配線とが重なった多層配線構造を形成する場合に、配
線間の静電容量を効果的に低減できる上、上層配線の機
械的強度を高めることができ、素子の信頼性を損なうこ
とがない半導体装置の製造方法を提供することにある。
しかも、製造装置を汚染することがない半導体装置の製
造方法を提供することにある。
【0008】
【課題を解決するための手段】上記目的を達成するた
め、請求項1に記載の半導体装置の製造方法は、半導体
基板上に下層配線と上層配線とが重なった多層配線構造
を形成する半導体装置の製造方法であって、半導体基板
の表面に形成した下地絶縁膜上に、所定の間隔で下層配
線を設ける工程と、上記下地絶縁膜および下層配線を覆
うように、上記下層配線の厚さよりも厚く第1のレジス
トを塗布し、フォトリソグラフィを行って、上記第1の
レジストのうち上層配線を形成すべき上層配線領域に存
する部分を除去する工程と、上記上層配線領域のうち上
記下層配線が存在しない領域に、珪弗化水素酸水溶液を
用いた液相成長法により、上記下層配線の厚さよりも厚
く第1のシリコン酸化膜を形成する工程と、上記第1の
レジストおよび第1のシリコン酸化膜をエッチバックし
て、上記第1のレジストおよび第1のシリコン酸化膜の
厚さを上記下層配線の厚さと略一致させる工程と、レジ
ストや高融点金属上にも液相成長法によりシリコン酸化
膜を成長させるために、上記下層配線、第1のレジスト
および第1のシリコン酸化膜を覆うように酸化膜系の絶
縁膜を形成し、続いて、この酸化膜系絶縁膜上に、珪弗
化水素酸水溶液を用いた液相成長法により第2のシリコ
ン酸化膜を形成して、上記酸化膜系絶縁膜および第2の
シリコン酸化膜を層間絶縁膜となす工程と、上記層間絶
縁膜上に、上層配線の材料となる金属膜を形成する工程
と、上記金属膜上に第2のレジストを塗布し、フォトリ
ソグラフィを行って上記第2のレジストを上記上層配線
領域に応じたパターンに加工する工程と、上記第2のレ
ジストをマスクとして上記金属膜をエッチングして上層
配線を形成するとともに、上記第2のレジストをマスク
として上記層間絶縁膜のうち上記上層配線領域以外の領
域に存する部分を除去する工程と、上記第2のレジスト
と、上記上層配線領域以外の領域で露出した第1のレジ
ストとを除去する工程を有することを特徴とする。
め、請求項1に記載の半導体装置の製造方法は、半導体
基板上に下層配線と上層配線とが重なった多層配線構造
を形成する半導体装置の製造方法であって、半導体基板
の表面に形成した下地絶縁膜上に、所定の間隔で下層配
線を設ける工程と、上記下地絶縁膜および下層配線を覆
うように、上記下層配線の厚さよりも厚く第1のレジス
トを塗布し、フォトリソグラフィを行って、上記第1の
レジストのうち上層配線を形成すべき上層配線領域に存
する部分を除去する工程と、上記上層配線領域のうち上
記下層配線が存在しない領域に、珪弗化水素酸水溶液を
用いた液相成長法により、上記下層配線の厚さよりも厚
く第1のシリコン酸化膜を形成する工程と、上記第1の
レジストおよび第1のシリコン酸化膜をエッチバックし
て、上記第1のレジストおよび第1のシリコン酸化膜の
厚さを上記下層配線の厚さと略一致させる工程と、レジ
ストや高融点金属上にも液相成長法によりシリコン酸化
膜を成長させるために、上記下層配線、第1のレジスト
および第1のシリコン酸化膜を覆うように酸化膜系の絶
縁膜を形成し、続いて、この酸化膜系絶縁膜上に、珪弗
化水素酸水溶液を用いた液相成長法により第2のシリコ
ン酸化膜を形成して、上記酸化膜系絶縁膜および第2の
シリコン酸化膜を層間絶縁膜となす工程と、上記層間絶
縁膜上に、上層配線の材料となる金属膜を形成する工程
と、上記金属膜上に第2のレジストを塗布し、フォトリ
ソグラフィを行って上記第2のレジストを上記上層配線
領域に応じたパターンに加工する工程と、上記第2のレ
ジストをマスクとして上記金属膜をエッチングして上層
配線を形成するとともに、上記第2のレジストをマスク
として上記層間絶縁膜のうち上記上層配線領域以外の領
域に存する部分を除去する工程と、上記第2のレジスト
と、上記上層配線領域以外の領域で露出した第1のレジ
ストとを除去する工程を有することを特徴とする。
【0009】この請求項1の半導体装置の製造方法で
は、上下に重なった下層配線と上層配線との間には層間
絶縁膜が設けられるけれども、左右に隣り合う下層配線
間、上層配線間にはそれぞれ空間が形成されるので、図
6の方式に比して、配線間の静電容量が効果的に低減さ
れる。
は、上下に重なった下層配線と上層配線との間には層間
絶縁膜が設けられるけれども、左右に隣り合う下層配線
間、上層配線間にはそれぞれ空間が形成されるので、図
6の方式に比して、配線間の静電容量が効果的に低減さ
れる。
【0010】また、上記上層配線は、下層配線が存在す
る領域では上記層間絶縁膜と下層配線とによって下地絶
縁膜上に支持され、下層配線が存在しない領域では上記
層間絶縁膜とLPD法による第1のシリコン酸化膜とに
よって下地絶縁膜上に支持される。したがって、上層配
線の全体が下方から支持された状態となり、上層配線の
機械的強度が確保される。
る領域では上記層間絶縁膜と下層配線とによって下地絶
縁膜上に支持され、下層配線が存在しない領域では上記
層間絶縁膜とLPD法による第1のシリコン酸化膜とに
よって下地絶縁膜上に支持される。したがって、上層配
線の全体が下方から支持された状態となり、上層配線の
機械的強度が確保される。
【0011】また、上記第2のレジストをマスクとして
上記金属膜をエッチングして上層配線を形成するととも
に、上記第2のレジストをマスクとして上記層間絶縁膜
のうち上層配線領域以外の領域に存する部分を除去する
ので、上層配線および下層配線の表面がエッチングのた
めのプラズマ等に長時間晒されることがない。したがっ
て、上層配線および下層配線の表面の腐食が抑えられ
る。また、上記層間絶縁膜のうち上層配線領域以外の領
域に存する部分を除去するとき、上記層間絶縁膜のうち
上記上層配線の直下に残る部分の側面がエッチングのた
めのプラズマ等に晒される。しかし、そのエッチング
は、下層配線の上面レベルで停止される。したがって、
下層配線の底面レベルまでエッチングを行う図5の方式
の場合に比して、エッチング時間が短くなり、上記層間
絶縁膜のうち上層配線の直下に残る部分の側面が侵され
る程度は少なくなる。また、第2のレジストと、上層配
線領域以外の領域に露出した第1のレジストとを除去す
る工程は、O2プラズマを用いたアッシング技術等によ
り、上層配線および下層配線の表面にダメージを与える
ことなく簡単に行われ得る。この場合、上層配線および
下層配線の表面(特に上面)がほとんど侵されることが
ない。したがって、この製造方法によれば、素子の信頼
性が損なわれることがなくなる。
上記金属膜をエッチングして上層配線を形成するととも
に、上記第2のレジストをマスクとして上記層間絶縁膜
のうち上層配線領域以外の領域に存する部分を除去する
ので、上層配線および下層配線の表面がエッチングのた
めのプラズマ等に長時間晒されることがない。したがっ
て、上層配線および下層配線の表面の腐食が抑えられ
る。また、上記層間絶縁膜のうち上層配線領域以外の領
域に存する部分を除去するとき、上記層間絶縁膜のうち
上記上層配線の直下に残る部分の側面がエッチングのた
めのプラズマ等に晒される。しかし、そのエッチング
は、下層配線の上面レベルで停止される。したがって、
下層配線の底面レベルまでエッチングを行う図5の方式
の場合に比して、エッチング時間が短くなり、上記層間
絶縁膜のうち上層配線の直下に残る部分の側面が侵され
る程度は少なくなる。また、第2のレジストと、上層配
線領域以外の領域に露出した第1のレジストとを除去す
る工程は、O2プラズマを用いたアッシング技術等によ
り、上層配線および下層配線の表面にダメージを与える
ことなく簡単に行われ得る。この場合、上層配線および
下層配線の表面(特に上面)がほとんど侵されることが
ない。したがって、この製造方法によれば、素子の信頼
性が損なわれることがなくなる。
【0012】請求項2の半導体装置の製造方法は、請求
項1に記載の半導体装置の製造方法において、上記酸化
膜系絶縁膜として、塗布焼成法によりシリコン酸化膜を
形成することを特徴とする。
項1に記載の半導体装置の製造方法において、上記酸化
膜系絶縁膜として、塗布焼成法によりシリコン酸化膜を
形成することを特徴とする。
【0013】この請求項2の半導体装置の製造方法で
は、第1のレジスト上にも、液相成長法によりシリコン
酸化膜を成長させるために必要な下地の膜として、塗布
焼成法によりシリコン酸化膜を形成するので、スパッタ
リング法やCVD(化学的気相成長)法によって膜を形
成する場合と異なり、上記第1のレジストが分解または
飛散するようなことがない。したがって、製造装置のチ
ャンバが汚染されることがない。また、この酸化膜系絶
縁膜形成前に平坦化が不完全であった部分、すなわち、
上記第1のレジストおよび第1のシリコン酸化膜をエッ
チバックする工程で平坦化が不完全であった部分が、こ
の保護膜によって平坦化され得る。
は、第1のレジスト上にも、液相成長法によりシリコン
酸化膜を成長させるために必要な下地の膜として、塗布
焼成法によりシリコン酸化膜を形成するので、スパッタ
リング法やCVD(化学的気相成長)法によって膜を形
成する場合と異なり、上記第1のレジストが分解または
飛散するようなことがない。したがって、製造装置のチ
ャンバが汚染されることがない。また、この酸化膜系絶
縁膜形成前に平坦化が不完全であった部分、すなわち、
上記第1のレジストおよび第1のシリコン酸化膜をエッ
チバックする工程で平坦化が不完全であった部分が、こ
の保護膜によって平坦化され得る。
【0014】
【発明の実施の形態】以下、この発明の半導体装置の製
造方法の実施の形態を詳細に説明する。
造方法の実施の形態を詳細に説明する。
【0015】 まず、図1(a)に示すように、単結晶
Si等の半導体基板1の表面にシリコン酸化膜(SiO
2)等の下地絶縁膜2を形成し、続いて、この下地絶縁
膜2上に、所定の間隔19で下層配線10,10を形成
する。下層配線10は、公知の手法によりAl,AlS
i等のAl系合金膜3の上面および側面をTiW,W等
の高融点金属4で被覆した状態とし、厚さ(高さ)が
0.5〜1.0μm程度のものとする。高融点金属4を
被覆として設ける理由は、第1に、後で珪弗化水素酸水
溶液を用いたLPD(液相成長)法を実行するときに、
酸性の珪弗化水素酸水溶液によるAl系合金3の溶解を
防ぐためである。第2に、上記LPD法によるシリコン
酸化膜(以下「LPD膜」という。)を、下地絶縁膜2
上と下層配線10上との間で選択的に成長させるためで
ある。
Si等の半導体基板1の表面にシリコン酸化膜(SiO
2)等の下地絶縁膜2を形成し、続いて、この下地絶縁
膜2上に、所定の間隔19で下層配線10,10を形成
する。下層配線10は、公知の手法によりAl,AlS
i等のAl系合金膜3の上面および側面をTiW,W等
の高融点金属4で被覆した状態とし、厚さ(高さ)が
0.5〜1.0μm程度のものとする。高融点金属4を
被覆として設ける理由は、第1に、後で珪弗化水素酸水
溶液を用いたLPD(液相成長)法を実行するときに、
酸性の珪弗化水素酸水溶液によるAl系合金3の溶解を
防ぐためである。第2に、上記LPD法によるシリコン
酸化膜(以下「LPD膜」という。)を、下地絶縁膜2
上と下層配線10上との間で選択的に成長させるためで
ある。
【0016】 次に、図1(b)に示すように、上記下
地絶縁膜2および下層配線10を覆うように、下層配線
10の厚さよりも厚く第1のレジスト5を塗布する。そ
して、図1(c)に示すように、フォトリソグラフィを行
って、第1のレジスト5のうち上層配線を形成すべき上
層配線領域20に存する部分を除去する。
地絶縁膜2および下層配線10を覆うように、下層配線
10の厚さよりも厚く第1のレジスト5を塗布する。そ
して、図1(c)に示すように、フォトリソグラフィを行
って、第1のレジスト5のうち上層配線を形成すべき上
層配線領域20に存する部分を除去する。
【0017】 次に、図1(d)に示すように、上記上
層配線領域20のうち下層配線10が存在しない領域2
1に、珪弗化水素酸水溶液を用いたLPD法により、室
温付近の温度で、下層配線10の厚さよりも厚く第1の
LPD膜6を形成する。この第1のLPD膜6は、第1
のレジスト5や下層配線10(の高融点金属4)の表面
には成長せず、下地絶縁膜2上にのみ選択的に成長す
る。なお、この第1のLPD膜6は、後で形成する上層
配線9(図3(i)参照)を支持するためのものである。
層配線領域20のうち下層配線10が存在しない領域2
1に、珪弗化水素酸水溶液を用いたLPD法により、室
温付近の温度で、下層配線10の厚さよりも厚く第1の
LPD膜6を形成する。この第1のLPD膜6は、第1
のレジスト5や下層配線10(の高融点金属4)の表面
には成長せず、下地絶縁膜2上にのみ選択的に成長す
る。なお、この第1のLPD膜6は、後で形成する上層
配線9(図3(i)参照)を支持するためのものである。
【0018】 次に、図2(e)に示すように、CF4系
のプラズマガスを用いて第1のレジスト5および第1の
LPD膜6をエッチバックして、第1のレジスト5およ
び第1のLPD膜6の上面レベル(厚さ)を下層配線1
0の上面レベル(厚さ)と略一致させる。これにより、
半導体基板1の表面上を平坦化する。
のプラズマガスを用いて第1のレジスト5および第1の
LPD膜6をエッチバックして、第1のレジスト5およ
び第1のLPD膜6の上面レベル(厚さ)を下層配線1
0の上面レベル(厚さ)と略一致させる。これにより、
半導体基板1の表面上を平坦化する。
【0019】 次に、図2(f)に示すように、レジス
トや高融点金属上にも液相成長法によりシリコン酸化膜
を成長させるために、上記下層配線10、第1のレジス
ト5および第1のLPD膜6を覆うように、塗布焼成法
によりシリコン酸化膜(以下「SOG膜」という。)7
を形成する。このとき、焼成温度を200℃程度以下に
設定することにより、第1のレジスト5が変質するのを
防止することができる。また、このようにした場合、ス
パッタリング法やCVD法によって膜を形成する場合と
異なり、第1のレジスト5が分解または飛散するような
ことがない。したがって、製造装置のチャンバが汚染さ
れることがない。また、このSOG膜7形成前に平坦化
が不完全であった部分、すなわち、上記第1のレジスト
5および第1のLPD膜6をエッチバックする工程で平
坦化が不完全であった部分を、このSOG膜7によって
平坦化することができる。
トや高融点金属上にも液相成長法によりシリコン酸化膜
を成長させるために、上記下層配線10、第1のレジス
ト5および第1のLPD膜6を覆うように、塗布焼成法
によりシリコン酸化膜(以下「SOG膜」という。)7
を形成する。このとき、焼成温度を200℃程度以下に
設定することにより、第1のレジスト5が変質するのを
防止することができる。また、このようにした場合、ス
パッタリング法やCVD法によって膜を形成する場合と
異なり、第1のレジスト5が分解または飛散するような
ことがない。したがって、製造装置のチャンバが汚染さ
れることがない。また、このSOG膜7形成前に平坦化
が不完全であった部分、すなわち、上記第1のレジスト
5および第1のLPD膜6をエッチバックする工程で平
坦化が不完全であった部分を、このSOG膜7によって
平坦化することができる。
【0020】 続いて、このSOG膜7上に、珪弗化
水素酸水溶液を用いたLPD法により、室温付近の温度
で、第2のLPD膜8を形成する。このとき、SOG膜
7によって、第1のレジスト5および下層配線10の表
面が珪弗化水素酸水溶液から保護される。なお、上記S
OG膜7および第2のLPD膜8は、下層配線と上層配
線との間の層間絶縁膜18を構成する。
水素酸水溶液を用いたLPD法により、室温付近の温度
で、第2のLPD膜8を形成する。このとき、SOG膜
7によって、第1のレジスト5および下層配線10の表
面が珪弗化水素酸水溶液から保護される。なお、上記S
OG膜7および第2のLPD膜8は、下層配線と上層配
線との間の層間絶縁膜18を構成する。
【0021】 次に、図2(g)に示すように、上記層
間絶縁膜18のうち下層配線10上の部分に、下層配線
と上層配線とを接続するための貫通穴12を形成する。
続いて、図3(h)に示すように、この上に全面に、上層
配線の材料となる金属膜9を被着して形成する。金属膜
9は上記層間絶縁膜18の上面だけでなく貫通穴12内
にも形成される。
間絶縁膜18のうち下層配線10上の部分に、下層配線
と上層配線とを接続するための貫通穴12を形成する。
続いて、図3(h)に示すように、この上に全面に、上層
配線の材料となる金属膜9を被着して形成する。金属膜
9は上記層間絶縁膜18の上面だけでなく貫通穴12内
にも形成される。
【0022】 次に、上記金属膜9上に第2のレジス
ト11を塗布し、フォトリソグラフィを行って上記第2
のレジスト11を上層配線領域20に応じたパターンに
加工する。続いて、図3(i)に示すように、上記第2の
レジスト11をマスクとして、上記金属膜9をエッチン
グして上層配線(簡単のため、金属膜と同じ符号9で示
す。)を形成する。これに連続して、上記第2のレジス
ト11をマスクとして、上記層間絶縁膜18のうち上記
上層配線領域20以外の領域に存する部分を除去する。
このようにした場合、上層配線9および下層配線10の
表面(特に上面9a,10a)がエッチングのためのプ
ラズマ等に長時間晒されることがない。したがって、上
層配線9および下層配線10の表面の腐食を抑えること
ができる。また、上記層間絶縁膜18のうち上層配線領
域20以外の領域に存する部分を除去するとき、上記層
間絶縁膜18のうち上記上層配線9の直下に残る部分の
側面18bがエッチングのためのプラズマ等に晒される
が、そのエッチングは、下層配線10の上面10aのレ
ベルで停止される。したがって、下層配線10の底面レ
ベルまでエッチングを行う図5の方式の場合に比して、
エッチング時間を短くでき、上記層間絶縁膜18のうち
上層配線9の直下に残る部分の側面18bが侵される程
度を少なくすることができる。
ト11を塗布し、フォトリソグラフィを行って上記第2
のレジスト11を上層配線領域20に応じたパターンに
加工する。続いて、図3(i)に示すように、上記第2の
レジスト11をマスクとして、上記金属膜9をエッチン
グして上層配線(簡単のため、金属膜と同じ符号9で示
す。)を形成する。これに連続して、上記第2のレジス
ト11をマスクとして、上記層間絶縁膜18のうち上記
上層配線領域20以外の領域に存する部分を除去する。
このようにした場合、上層配線9および下層配線10の
表面(特に上面9a,10a)がエッチングのためのプ
ラズマ等に長時間晒されることがない。したがって、上
層配線9および下層配線10の表面の腐食を抑えること
ができる。また、上記層間絶縁膜18のうち上層配線領
域20以外の領域に存する部分を除去するとき、上記層
間絶縁膜18のうち上記上層配線9の直下に残る部分の
側面18bがエッチングのためのプラズマ等に晒される
が、そのエッチングは、下層配線10の上面10aのレ
ベルで停止される。したがって、下層配線10の底面レ
ベルまでエッチングを行う図5の方式の場合に比して、
エッチング時間を短くでき、上記層間絶縁膜18のうち
上層配線9の直下に残る部分の側面18bが侵される程
度を少なくすることができる。
【0023】 次に、図3(j)に示すように、上記第
2のレジスト11と、上記上層配線領域20以外の領域
で露出した第1のレジスト5とをアッシングして除去す
る。このようにした場合、上層配線9および下層配線1
0の表面にダメージを与えることなく簡単にレジスト
5,11を除去することができ、上層配線9および下層
配線10の表面(特に上面9a,10a)がほとんど侵
されることがない。
2のレジスト11と、上記上層配線領域20以外の領域
で露出した第1のレジスト5とをアッシングして除去す
る。このようにした場合、上層配線9および下層配線1
0の表面にダメージを与えることなく簡単にレジスト
5,11を除去することができ、上層配線9および下層
配線10の表面(特に上面9a,10a)がほとんど侵
されることがない。
【0024】このようにして、図4に示すように、半導
体基板1上で下層配線10と上層配線9とが重なった多
層配線構造を形成することができる。
体基板1上で下層配線10と上層配線9とが重なった多
層配線構造を形成することができる。
【0025】この多層配線構造では、上下に重なった下
層配線10と上層配線9との間には層間絶縁膜18が設
けられるけれども、左右に隣り合う下層配線10間、上
層配線9間にはそれぞれ空間が形成されるので、図6の
方式に比して、配線間の静電容量を効果的に低減するこ
とができる。
層配線10と上層配線9との間には層間絶縁膜18が設
けられるけれども、左右に隣り合う下層配線10間、上
層配線9間にはそれぞれ空間が形成されるので、図6の
方式に比して、配線間の静電容量を効果的に低減するこ
とができる。
【0026】また、上記上層配線9は、下層配線10が
存在する領域では層間絶縁膜18と下層配線10とによ
って下地絶縁膜2上に支持され、下層配線10が存在し
ない領域では層間絶縁膜18とLPD法による第1のL
PD膜6とによって下地絶縁膜2上に支持される。した
がって、上層配線9の全体が下方から支持された状態と
なり、上層配線9の機械的強度を確保できる。
存在する領域では層間絶縁膜18と下層配線10とによ
って下地絶縁膜2上に支持され、下層配線10が存在し
ない領域では層間絶縁膜18とLPD法による第1のL
PD膜6とによって下地絶縁膜2上に支持される。した
がって、上層配線9の全体が下方から支持された状態と
なり、上層配線9の機械的強度を確保できる。
【0027】また、既に述べたように、上層配線9およ
び下層配線10の表面(特に上面9a,10a)の腐食
を抑えることができ、上記層間絶縁膜18のうち上層配
線9の直下に残る部分の側面18bが侵される程度を少
なくでき、したがって、素子の信頼性が損なわれるのを
防止することができる。
び下層配線10の表面(特に上面9a,10a)の腐食
を抑えることができ、上記層間絶縁膜18のうち上層配
線9の直下に残る部分の側面18bが侵される程度を少
なくでき、したがって、素子の信頼性が損なわれるのを
防止することができる。
【0028】
【発明の効果】以上より明らかなように、請求項1の半
導体装置の製造方法では、上下に重なった下層配線と上
層配線との間には層間絶縁膜が設けられるけれども、左
右に隣り合う下層配線間、上層配線間にはそれぞれ空間
が形成されるので、図6の方式に比して、配線間の静電
容量を効果的に低減することができる。
導体装置の製造方法では、上下に重なった下層配線と上
層配線との間には層間絶縁膜が設けられるけれども、左
右に隣り合う下層配線間、上層配線間にはそれぞれ空間
が形成されるので、図6の方式に比して、配線間の静電
容量を効果的に低減することができる。
【0029】また、上記上層配線は、下層配線が存在す
る領域では上記層間絶縁膜と下層配線とによって下地絶
縁膜上に支持され、下層配線が存在しない領域では上記
層間絶縁膜とLPD法による第1のシリコン酸化膜とに
よって下地絶縁膜上に支持される。したがって、上層配
線の全体が下方から支持された状態となり、上層配線の
機械的強度を確保できる。
る領域では上記層間絶縁膜と下層配線とによって下地絶
縁膜上に支持され、下層配線が存在しない領域では上記
層間絶縁膜とLPD法による第1のシリコン酸化膜とに
よって下地絶縁膜上に支持される。したがって、上層配
線の全体が下方から支持された状態となり、上層配線の
機械的強度を確保できる。
【0030】また、上記第2のレジストをマスクとして
上記金属膜をエッチングして上層配線を形成するととも
に、上記第2のレジストをマスクとして上記層間絶縁膜
のうち上層配線領域以外の領域に存する部分を除去する
ので、上層配線および下層配線の表面がエッチングのた
めのプラズマ等に長時間晒されることがない。したがっ
て、上層配線および下層配線の表面の腐食を抑えること
ができる。また、上記層間絶縁膜のうち上層配線領域以
外の領域に存する部分を除去するとき、上記層間絶縁膜
のうち上記上層配線の直下に残る部分の側面がエッチン
グのためのプラズマ等に晒される。しかし、そのエッチ
ングは、下層配線の上面レベルで停止される。したがっ
て、下層配線の底面レベルまでエッチングを行う図5の
方式の場合に比して、エッチング時間を短くでき、上記
層間絶縁膜のうち上層配線の直下に残る部分の側面が侵
される程度を少なくできる。また、第2のレジストと、
上層配線領域以外の領域に露出した第1のレジストとを
除去する工程は、O2プラズマを用いたアッシング技術
等により、上層配線および下層配線の表面にダメージを
与えることなく簡単に行うことができる。この場合、上
層配線および下層配線の表面(特に上面)がほとんど侵
されることがない。したがって、この製造方法によれ
ば、素子の信頼性が損なわれるのを防止することができ
る。
上記金属膜をエッチングして上層配線を形成するととも
に、上記第2のレジストをマスクとして上記層間絶縁膜
のうち上層配線領域以外の領域に存する部分を除去する
ので、上層配線および下層配線の表面がエッチングのた
めのプラズマ等に長時間晒されることがない。したがっ
て、上層配線および下層配線の表面の腐食を抑えること
ができる。また、上記層間絶縁膜のうち上層配線領域以
外の領域に存する部分を除去するとき、上記層間絶縁膜
のうち上記上層配線の直下に残る部分の側面がエッチン
グのためのプラズマ等に晒される。しかし、そのエッチ
ングは、下層配線の上面レベルで停止される。したがっ
て、下層配線の底面レベルまでエッチングを行う図5の
方式の場合に比して、エッチング時間を短くでき、上記
層間絶縁膜のうち上層配線の直下に残る部分の側面が侵
される程度を少なくできる。また、第2のレジストと、
上層配線領域以外の領域に露出した第1のレジストとを
除去する工程は、O2プラズマを用いたアッシング技術
等により、上層配線および下層配線の表面にダメージを
与えることなく簡単に行うことができる。この場合、上
層配線および下層配線の表面(特に上面)がほとんど侵
されることがない。したがって、この製造方法によれ
ば、素子の信頼性が損なわれるのを防止することができ
る。
【0031】請求項2の半導体装置の製造方法では、請
求項1に記載の半導体装置の製造方法において、レジス
トや高融点金属上にも液相成長法によりシリコン酸化膜
を成長させるために必要な下地の膜として、塗布焼成法
によりシリコン酸化膜を形成するので、スパッタリング
法やCVD法によって膜を形成する場合と異なり、上記
第1のレジストが分解または飛散するようなことがな
い。したがって、製造装置のチャンバが汚染されること
がない。また、この塗布焼成法によるシリコン酸化膜形
成前に平坦化が不完全であった部分、すなわち、上記第
1のレジストおよび第1のシリコン酸化膜をエッチバッ
クする工程で平坦化が不完全であった部分を、この塗布
焼成法によるシリコン酸化膜によって平坦化することが
でき、後に続く工程を円滑に進めることができる。
求項1に記載の半導体装置の製造方法において、レジス
トや高融点金属上にも液相成長法によりシリコン酸化膜
を成長させるために必要な下地の膜として、塗布焼成法
によりシリコン酸化膜を形成するので、スパッタリング
法やCVD法によって膜を形成する場合と異なり、上記
第1のレジストが分解または飛散するようなことがな
い。したがって、製造装置のチャンバが汚染されること
がない。また、この塗布焼成法によるシリコン酸化膜形
成前に平坦化が不完全であった部分、すなわち、上記第
1のレジストおよび第1のシリコン酸化膜をエッチバッ
クする工程で平坦化が不完全であった部分を、この塗布
焼成法によるシリコン酸化膜によって平坦化することが
でき、後に続く工程を円滑に進めることができる。
【図1】 この発明を具体化した半導体装置の製造方法
の工程フローを示す図である。
の工程フローを示す図である。
【図2】 この発明を具体化した半導体装置の製造方法
の工程フローを示す図である。
の工程フローを示す図である。
【図3】 この発明を具体化した半導体装置の製造方法
の工程フローを示す図である。
の工程フローを示す図である。
【図4】 上記半導体装置の製造方法により作製される
多層配線構造を示す斜視図である。
多層配線構造を示す斜視図である。
【図5】 従来の多層配線構造を持つ半導体集積回路の
作製フローを例示する図である。
作製フローを例示する図である。
【図6】 従来の多層配線構造を持つ半導体装置の製造
方法の工程フローを例示する図である。
方法の工程フローを例示する図である。
【図7】 図6(e)において、上層配線をマスクとして
LPD膜のエッチングを行った状態を示す図である。
LPD膜のエッチングを行った状態を示す図である。
1 半導体基板 2 下地絶縁
膜 5 第1のレジスト 6 第1のL
PD膜 7 SOG膜 8 第2のL
PD膜 9 上層配線 10 上層配
線 11 第2のレジスト 18 層間絶
縁膜 20 上層配線領域
膜 5 第1のレジスト 6 第1のL
PD膜 7 SOG膜 8 第2のL
PD膜 9 上層配線 10 上層配
線 11 第2のレジスト 18 層間絶
縁膜 20 上層配線領域
Claims (2)
- 【請求項1】 半導体基板上に下層配線と上層配線とが
重なった多層配線構造を形成する半導体装置の製造方法
であって、 半導体基板の表面に形成した下地絶縁膜上に、所定の間
隔で下層配線を設ける工程と、 上記下地絶縁膜および下層配線を覆うように、上記下層
配線の厚さよりも厚く第1のレジストを塗布し、フォト
リソグラフィを行って、上記第1のレジストのうち上層
配線を形成すべき上層配線領域に存する部分を除去する
工程と、 上記上層配線領域のうち上記下層配線が存在しない領域
に、珪弗化水素酸水溶液を用いた液相成長法により、上
記下層配線の厚さよりも厚く第1のシリコン酸化膜を形
成する工程と、 上記第1のレジストおよび第1のシリコン酸化膜をエッ
チバックして、上記第1のレジストおよび第1のシリコ
ン酸化膜の厚さを上記下層配線の厚さと略一致させる工
程と、 上記下層配線、第1のレジストおよび第1のシリコン酸
化膜を覆うように絶縁膜を形成し、続いて、この絶縁膜
上に、珪弗化水素酸水溶液を用いた液相成長法により第
2のシリコン酸化膜を形成して、上記絶縁膜および第2
のシリコン酸化膜を層間絶縁膜となす工程と、 上記層間絶縁膜上に、上層配線の材料となる金属膜を形
成する工程と、 上記金属膜上に第2のレジストを塗布し、フォトリソグ
ラフィを行って上記第2のレジストを上記上層配線領域
に応じたパターンに加工する工程と、 上記第2のレジストをマスクとして上記金属膜をエッチ
ングして上層配線を形成するとともに、上記第2のレジ
ストをマスクとして上記層間絶縁膜のうち上記上層配線
領域以外の領域に存する部分を除去する工程と、 上記第2のレジストと、上記上層配線領域以外の領域で
露出した第1のレジストとを除去する工程を有すること
を特徴とする半導体装置の製造方法。 - 【請求項2】 請求項1に記載の半導体装置の製造方法
において、 上記絶縁膜として、塗布焼成法によりシリコン酸化膜を
形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26153095A JPH09107030A (ja) | 1995-10-09 | 1995-10-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26153095A JPH09107030A (ja) | 1995-10-09 | 1995-10-09 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09107030A true JPH09107030A (ja) | 1997-04-22 |
Family
ID=17363182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26153095A Pending JPH09107030A (ja) | 1995-10-09 | 1995-10-09 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09107030A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009130126A (ja) * | 2007-11-22 | 2009-06-11 | Sharp Corp | 半導体装置及びその製造方法 |
-
1995
- 1995-10-09 JP JP26153095A patent/JPH09107030A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009130126A (ja) * | 2007-11-22 | 2009-06-11 | Sharp Corp | 半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5604156A (en) | Wire forming method for semiconductor device | |
KR20010029859A (ko) | 반도체 장치의 제조 방법 | |
JPH0685074A (ja) | 多層相互接続導体パターン製造方法 | |
JPH09107030A (ja) | 半導体装置の製造方法 | |
JP2858837B2 (ja) | 半導体装置の製造方法 | |
JP2674406B2 (ja) | 半導体装置の製造方法 | |
JP3348564B2 (ja) | 誘電体キャパシタの製造方法 | |
US6103633A (en) | Method for cleaning metal precipitates in semiconductor processes | |
JPH07240466A (ja) | 半導体装置の製造方法 | |
JPH10189590A (ja) | 半導体装置及びその製造方法 | |
JPH05343613A (ja) | 集積回路装置 | |
JPH07201851A (ja) | 半導体装置の製造方法 | |
JP3323264B2 (ja) | 半導体装置の製造方法 | |
JP2991388B2 (ja) | 半導体装置の製造方法 | |
JP3198561B2 (ja) | 多層配線の製造方法 | |
JPS6254427A (ja) | 半導体装置の製造方法 | |
JPH0536839A (ja) | 半導体装置の製造方法 | |
JPH05347358A (ja) | 半導体装置及びその製造方法 | |
JP2000232107A (ja) | 半導体装置のパターン形成方法 | |
JP3263481B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP3291387B2 (ja) | 半導体装置の製造方法 | |
JP2734881B2 (ja) | 半導体装置の製造方法 | |
JP2823727B2 (ja) | コンタクト形成方法 | |
JPS61216344A (ja) | 半導体装置の製造方法 | |
JPH06125010A (ja) | 半導体装置の製造方法 |