JPH09107030A

JPH09107030A - 半導体装置の製造方法

Info

Publication number: JPH09107030A
Application number: JP26153095A
Authority: JP
Inventors: Masaaki Nasu; 雅明那須
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1995-10-09
Filing date: 1995-10-09
Publication date: 1997-04-22

Abstract

(57)【要約】【課題】多層配線構造を形成する場合に、配線間の静
電容量を効果的に低減できる上、上層配線の機械的強度
を高めることができ、素子の信頼性を損なうことがない
半導体装置の製造方法を提供する。【解決手段】下地絶縁膜２上で、レジスト５をマスク
として、上層配線領域２０のうち下層配線１０が存在し
ない領域に、珪弗化水素酸水溶液を用いた液相成長法に
よりシリコン酸化膜６を形成する。下層配線１０の上面
レベルまでエッチバックを行う。この上に、珪弗化水素
酸水溶液に対する耐性を持つ保護膜７を形成し、続い
て、珪弗化水素酸水溶液を用いた液相成長法によりシリ
コン酸化膜８を形成する。層間絶縁膜１８上に、金属膜
９を形成する。レジスト１１をマスクとして、金属膜９
をエッチングして上層配線を形成するとともに層間絶縁
膜１８をエッチングする。レジスト５，１１を除去す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は半導体装置の製造
方法に関する。より詳しくは、多層配線構造を形成する
半導体装置の製造方法に関する。

【０００２】

【従来の技術】近年の半導体装置の微細化および高集積
化に伴って、配線の電気抵抗と配線間の静電容量による
動作遅延が問題となっており、特に、配線間の静電容量
を低減する試みが盛んに行われている。

【０００３】例えば、配線間の静電容量を低減するため
に、配線と配線との間に空間を形成した多層配線構造を
持つ半導体集積回路が提案されている（特開平１−１８
９９３９号公報）。この半導体集積回路を作製する場
合、図５(a)に示すように、シリコン基板９１の表面に
シリコン酸化膜９２を形成した後、このシリコン酸化膜
９２の表面に所定の間隔で溝９８を形成して、この溝９
８内にアルミニウム膜からなる下層配線９４，９４を設
ける。次に、この上に、フォトレジスト９５を塗布し、
フォトリソグラフィにより、このフォトレジスト９５
に、下層配線９４と上層配線（同図(b)に９７で示す）
とを接続するための開口９６を形成する。次に、同図
(b)に示すように、ＣＦ₄系のガスプラズマを用いてフォ
トレジスト９５に対してエッチバックを行って、フォト
レジスト９５の一部９５ａを上記溝９８内に残した状態
で、シリコン酸化膜９２の上面（溝９８以外の領域）を
露出させる。次に、スパッタリング法により、この上に
アルミニウム膜を形成し、このアルミニウム膜を加工し
て上層配線９７を形成する。次に、同図(c)に示すよう
に、フォトレジスト９５を除去し、さらに、上層配線９
７および下層配線９４をマスクとして、ＣＦ₄系ガスプ
ラズマを用いて異方性エッチングを行って、下層配線９
４の底面レベルまでシリコン酸化膜９２をエッチングす
る。このようにして、下層配線９４，９４間に空間９９
を形成するとともに、下層配線９４と上層配線９７との
間（交差部分）に空間１００を形成する。このように配
線間に空間を形成しているので、配線間を誘電体で埋め
る場合に比して、配線間の静電容量を低減することがで
きる。

【０００４】また、配線間の静電容量を低減するため
に、配線と配線との間に、ＬＰＤ（液相成長）法によ
り、比較的誘電率が小さいシリコン酸化膜を形成する製
造方法が提案されている（特開平５−２１１２３７号公
報）。この製造方法では、図６(a)に示すように、まず
半導体基板１０１上に、絶縁膜１０２と、アルミニウム
膜１０３と、モリブデン膜１０４とを順に形成する。次
に、同図(b)に示すように、パターン加工を行って、モ
リブデン膜１０４とアルミニウム膜１０３の一部１０３
ａおよび１０４ａからなる下層配線１１０，１１０を所
定の間隔で形成する。この上に、全面に窒化チタン膜１
０５を形成した後、同図(c)に示すように、エッチバッ
クを行って下層配線１１０の側面のみに窒化チタン膜１
０５ａを残す。次に、珪弗化水素酸水溶液を用いたＬＰ
Ｄ法により、この上にシリコン酸化膜（以下「ＬＰＤ
膜」という。）１０６を表面が平坦な状態に形成する。
続いて、このＬＰＤ膜１０６のうち下層配線１１０上の
部分にビアホール（貫通穴）１０７を形成した後、気相
成長法により、このビアホール１０７内にタングステン
１０８を形成する。次に、スパッタリング法により、こ
の上にアルミニウム膜を形成し、このアルミニウム膜を
パターン加工して上層配線１０９を形成する。このよう
にして、下層配線１１０，１１０間および下層配線１１
０と上層配線１０９との間を、ＬＰＤ膜１０６で埋めた
状態にしている。このＬＰＤ膜はフッ素を含んでいるの
で、ＣＶＤ法によるシリコン酸化膜の誘電率（４．３程
度）に比して、誘電率が３．７程度と小さい。したがっ
て、配線間の静電容量をある程度低減することができ
る。

【０００５】

【発明が解決しようとする課題】しかしながら、図５の
方式では、下層配線９４と上層配線９７との間に空間１
００があるため、上層配線９７の機械的強度が小さくな
る。例えば、下層配線９４上に上層配線９７が並行に延
びるパターンの場合、上層配線９７が崩れ落ちて下層配
線９４と短絡するおそれがある。また、上層配線９７お
よび下層配線９４をマスクとして、ＣＦ₄系のガスプラ
ズマを用いてシリコン酸化膜９２をエッチングするの
で、シリコン酸化膜９２のうち上層配線９７の直下に残
る部分の側面９２ａ（図５(c)）が、長時間ＣＦ₄系ガス
プラズマに晒されて侵される。また、ＣＦ₄系ガスプラ
ズマによって上層配線９７および下層配線９４の表面
（特に上面）が侵されて腐食する。このため、素子の信
頼性が損なわれるという問題がある。また、スパッタリ
ング法により、レジスト９５上に直接アルミニウム膜９
７を形成しているため、レジスト９５がスパッタリング
の高エネルギを受けて分解または飛散し、スパッタ装置
のチャンバを汚染する可能性もある。

【０００６】一方、図６の方式では、下層配線１１０と
上層配線１０９との間にＬＰＤ膜１０６が設けられてい
るので、上層配線１０９が崩れ落ちるような心配はな
い。しかし、下層配線１１０と上層配線１０９との間だ
けでなく下層配線１１０，１１０間にもＬＰＤ膜１０６
が設けられているので、配線間の静電容量をあまり低減
できないという問題がある。なお、図７に示すように、
下層配線１１０，１１０間に空間を形成するために、単
に上層配線１０９をマスクとしてＬＰＤ膜１０６に対す
る異方性エッチングを行うと、図５の方式の場合と同様
に、上層配線１０９および下層配線１１０の表面が腐食
して、素子の信頼性が損なわれるという問題が生じる。

【０００７】そこで、この発明の目的は、下層配線と上
層配線とが重なった多層配線構造を形成する場合に、配
線間の静電容量を効果的に低減できる上、上層配線の機
械的強度を高めることができ、素子の信頼性を損なうこ
とがない半導体装置の製造方法を提供することにある。
しかも、製造装置を汚染することがない半導体装置の製
造方法を提供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の半導体装置の製造方法は、半導体
基板上に下層配線と上層配線とが重なった多層配線構造
を形成する半導体装置の製造方法であって、半導体基板
の表面に形成した下地絶縁膜上に、所定の間隔で下層配
線を設ける工程と、上記下地絶縁膜および下層配線を覆
うように、上記下層配線の厚さよりも厚く第１のレジス
トを塗布し、フォトリソグラフィを行って、上記第１の
レジストのうち上層配線を形成すべき上層配線領域に存
する部分を除去する工程と、上記上層配線領域のうち上
記下層配線が存在しない領域に、珪弗化水素酸水溶液を
用いた液相成長法により、上記下層配線の厚さよりも厚
く第１のシリコン酸化膜を形成する工程と、上記第１の
レジストおよび第１のシリコン酸化膜をエッチバックし
て、上記第１のレジストおよび第１のシリコン酸化膜の
厚さを上記下層配線の厚さと略一致させる工程と、レジ
ストや高融点金属上にも液相成長法によりシリコン酸化
膜を成長させるために、上記下層配線、第１のレジスト
および第１のシリコン酸化膜を覆うように酸化膜系の絶
縁膜を形成し、続いて、この酸化膜系絶縁膜上に、珪弗
化水素酸水溶液を用いた液相成長法により第２のシリコ
ン酸化膜を形成して、上記酸化膜系絶縁膜および第２の
シリコン酸化膜を層間絶縁膜となす工程と、上記層間絶
縁膜上に、上層配線の材料となる金属膜を形成する工程
と、上記金属膜上に第２のレジストを塗布し、フォトリ
ソグラフィを行って上記第２のレジストを上記上層配線
領域に応じたパターンに加工する工程と、上記第２のレ
ジストをマスクとして上記金属膜をエッチングして上層
配線を形成するとともに、上記第２のレジストをマスク
として上記層間絶縁膜のうち上記上層配線領域以外の領
域に存する部分を除去する工程と、上記第２のレジスト
と、上記上層配線領域以外の領域で露出した第１のレジ
ストとを除去する工程を有することを特徴とする。

【０００９】この請求項１の半導体装置の製造方法で
は、上下に重なった下層配線と上層配線との間には層間
絶縁膜が設けられるけれども、左右に隣り合う下層配線
間、上層配線間にはそれぞれ空間が形成されるので、図
６の方式に比して、配線間の静電容量が効果的に低減さ
れる。

【００１０】また、上記上層配線は、下層配線が存在す
る領域では上記層間絶縁膜と下層配線とによって下地絶
縁膜上に支持され、下層配線が存在しない領域では上記
層間絶縁膜とＬＰＤ法による第１のシリコン酸化膜とに
よって下地絶縁膜上に支持される。したがって、上層配
線の全体が下方から支持された状態となり、上層配線の
機械的強度が確保される。

【００１１】また、上記第２のレジストをマスクとして
上記金属膜をエッチングして上層配線を形成するととも
に、上記第２のレジストをマスクとして上記層間絶縁膜
のうち上層配線領域以外の領域に存する部分を除去する
ので、上層配線および下層配線の表面がエッチングのた
めのプラズマ等に長時間晒されることがない。したがっ
て、上層配線および下層配線の表面の腐食が抑えられ
る。また、上記層間絶縁膜のうち上層配線領域以外の領
域に存する部分を除去するとき、上記層間絶縁膜のうち
上記上層配線の直下に残る部分の側面がエッチングのた
めのプラズマ等に晒される。しかし、そのエッチング
は、下層配線の上面レベルで停止される。したがって、
下層配線の底面レベルまでエッチングを行う図５の方式
の場合に比して、エッチング時間が短くなり、上記層間
絶縁膜のうち上層配線の直下に残る部分の側面が侵され
る程度は少なくなる。また、第２のレジストと、上層配
線領域以外の領域に露出した第１のレジストとを除去す
る工程は、Ｏ₂プラズマを用いたアッシング技術等によ
り、上層配線および下層配線の表面にダメージを与える
ことなく簡単に行われ得る。この場合、上層配線および
下層配線の表面（特に上面）がほとんど侵されることが
ない。したがって、この製造方法によれば、素子の信頼
性が損なわれることがなくなる。

【００１２】請求項２の半導体装置の製造方法は、請求
項１に記載の半導体装置の製造方法において、上記酸化
膜系絶縁膜として、塗布焼成法によりシリコン酸化膜を
形成することを特徴とする。

【００１３】この請求項２の半導体装置の製造方法で
は、第１のレジスト上にも、液相成長法によりシリコン
酸化膜を成長させるために必要な下地の膜として、塗布
焼成法によりシリコン酸化膜を形成するので、スパッタ
リング法やＣＶＤ（化学的気相成長）法によって膜を形
成する場合と異なり、上記第１のレジストが分解または
飛散するようなことがない。したがって、製造装置のチ
ャンバが汚染されることがない。また、この酸化膜系絶
縁膜形成前に平坦化が不完全であった部分、すなわち、
上記第１のレジストおよび第１のシリコン酸化膜をエッ
チバックする工程で平坦化が不完全であった部分が、こ
の保護膜によって平坦化され得る。

【００１４】

【発明の実施の形態】以下、この発明の半導体装置の製
造方法の実施の形態を詳細に説明する。

【００１５】まず、図１(a)に示すように、単結晶
Ｓｉ等の半導体基板１の表面にシリコン酸化膜（ＳｉＯ
₂）等の下地絶縁膜２を形成し、続いて、この下地絶縁
膜２上に、所定の間隔１９で下層配線１０，１０を形成
する。下層配線１０は、公知の手法によりＡｌ，ＡｌＳ
ｉ等のＡｌ系合金膜３の上面および側面をＴｉＷ，Ｗ等
の高融点金属４で被覆した状態とし、厚さ（高さ）が
０．５〜１．０μｍ程度のものとする。高融点金属４を
被覆として設ける理由は、第１に、後で珪弗化水素酸水
溶液を用いたＬＰＤ（液相成長）法を実行するときに、
酸性の珪弗化水素酸水溶液によるＡｌ系合金３の溶解を
防ぐためである。第２に、上記ＬＰＤ法によるシリコン
酸化膜（以下「ＬＰＤ膜」という。）を、下地絶縁膜２
上と下層配線１０上との間で選択的に成長させるためで
ある。

【００１６】次に、図１(b)に示すように、上記下
地絶縁膜２および下層配線１０を覆うように、下層配線
１０の厚さよりも厚く第１のレジスト５を塗布する。そ
して、図１(c)に示すように、フォトリソグラフィを行
って、第１のレジスト５のうち上層配線を形成すべき上
層配線領域２０に存する部分を除去する。

【００１７】次に、図１(d)に示すように、上記上
層配線領域２０のうち下層配線１０が存在しない領域２
１に、珪弗化水素酸水溶液を用いたＬＰＤ法により、室
温付近の温度で、下層配線１０の厚さよりも厚く第１の
ＬＰＤ膜６を形成する。この第１のＬＰＤ膜６は、第１
のレジスト５や下層配線１０（の高融点金属４）の表面
には成長せず、下地絶縁膜２上にのみ選択的に成長す
る。なお、この第１のＬＰＤ膜６は、後で形成する上層
配線９（図３(i)参照）を支持するためのものである。

【００１８】次に、図２(e)に示すように、ＣＦ₄系
のプラズマガスを用いて第１のレジスト５および第１の
ＬＰＤ膜６をエッチバックして、第１のレジスト５およ
び第１のＬＰＤ膜６の上面レベル（厚さ）を下層配線１
０の上面レベル（厚さ）と略一致させる。これにより、
半導体基板１の表面上を平坦化する。

【００１９】次に、図２(f)に示すように、レジス
トや高融点金属上にも液相成長法によりシリコン酸化膜
を成長させるために、上記下層配線１０、第１のレジス
ト５および第１のＬＰＤ膜６を覆うように、塗布焼成法
によりシリコン酸化膜（以下「ＳＯＧ膜」という。）７
を形成する。このとき、焼成温度を２００℃程度以下に
設定することにより、第１のレジスト５が変質するのを
防止することができる。また、このようにした場合、ス
パッタリング法やＣＶＤ法によって膜を形成する場合と
異なり、第１のレジスト５が分解または飛散するような
ことがない。したがって、製造装置のチャンバが汚染さ
れることがない。また、このＳＯＧ膜７形成前に平坦化
が不完全であった部分、すなわち、上記第１のレジスト
５および第１のＬＰＤ膜６をエッチバックする工程で平
坦化が不完全であった部分を、このＳＯＧ膜７によって
平坦化することができる。

【００２０】続いて、このＳＯＧ膜７上に、珪弗化
水素酸水溶液を用いたＬＰＤ法により、室温付近の温度
で、第２のＬＰＤ膜８を形成する。このとき、ＳＯＧ膜
７によって、第１のレジスト５および下層配線１０の表
面が珪弗化水素酸水溶液から保護される。なお、上記Ｓ
ＯＧ膜７および第２のＬＰＤ膜８は、下層配線と上層配
線との間の層間絶縁膜１８を構成する。

【００２１】次に、図２(g)に示すように、上記層
間絶縁膜１８のうち下層配線１０上の部分に、下層配線
と上層配線とを接続するための貫通穴１２を形成する。
続いて、図３(h)に示すように、この上に全面に、上層
配線の材料となる金属膜９を被着して形成する。金属膜
９は上記層間絶縁膜１８の上面だけでなく貫通穴１２内
にも形成される。

【００２２】次に、上記金属膜９上に第２のレジス
ト１１を塗布し、フォトリソグラフィを行って上記第２
のレジスト１１を上層配線領域２０に応じたパターンに
加工する。続いて、図３(i)に示すように、上記第２の
レジスト１１をマスクとして、上記金属膜９をエッチン
グして上層配線（簡単のため、金属膜と同じ符号９で示
す。）を形成する。これに連続して、上記第２のレジス
ト１１をマスクとして、上記層間絶縁膜１８のうち上記
上層配線領域２０以外の領域に存する部分を除去する。
このようにした場合、上層配線９および下層配線１０の
表面（特に上面９ａ，１０ａ）がエッチングのためのプ
ラズマ等に長時間晒されることがない。したがって、上
層配線９および下層配線１０の表面の腐食を抑えること
ができる。また、上記層間絶縁膜１８のうち上層配線領
域２０以外の領域に存する部分を除去するとき、上記層
間絶縁膜１８のうち上記上層配線９の直下に残る部分の
側面１８ｂがエッチングのためのプラズマ等に晒される
が、そのエッチングは、下層配線１０の上面１０ａのレ
ベルで停止される。したがって、下層配線１０の底面レ
ベルまでエッチングを行う図５の方式の場合に比して、
エッチング時間を短くでき、上記層間絶縁膜１８のうち
上層配線９の直下に残る部分の側面１８ｂが侵される程
度を少なくすることができる。

【００２３】次に、図３(j)に示すように、上記第
２のレジスト１１と、上記上層配線領域２０以外の領域
で露出した第１のレジスト５とをアッシングして除去す
る。このようにした場合、上層配線９および下層配線１
０の表面にダメージを与えることなく簡単にレジスト
５，１１を除去することができ、上層配線９および下層
配線１０の表面（特に上面９ａ，１０ａ）がほとんど侵
されることがない。

【００２４】このようにして、図４に示すように、半導
体基板１上で下層配線１０と上層配線９とが重なった多
層配線構造を形成することができる。

【００２５】この多層配線構造では、上下に重なった下
層配線１０と上層配線９との間には層間絶縁膜１８が設
けられるけれども、左右に隣り合う下層配線１０間、上
層配線９間にはそれぞれ空間が形成されるので、図６の
方式に比して、配線間の静電容量を効果的に低減するこ
とができる。

【００２６】また、上記上層配線９は、下層配線１０が
存在する領域では層間絶縁膜１８と下層配線１０とによ
って下地絶縁膜２上に支持され、下層配線１０が存在し
ない領域では層間絶縁膜１８とＬＰＤ法による第１のＬ
ＰＤ膜６とによって下地絶縁膜２上に支持される。した
がって、上層配線９の全体が下方から支持された状態と
なり、上層配線９の機械的強度を確保できる。

【００２７】また、既に述べたように、上層配線９およ
び下層配線１０の表面（特に上面９ａ，１０ａ）の腐食
を抑えることができ、上記層間絶縁膜１８のうち上層配
線９の直下に残る部分の側面１８ｂが侵される程度を少
なくでき、したがって、素子の信頼性が損なわれるのを
防止することができる。

【００２８】

【発明の効果】以上より明らかなように、請求項１の半
導体装置の製造方法では、上下に重なった下層配線と上
層配線との間には層間絶縁膜が設けられるけれども、左
右に隣り合う下層配線間、上層配線間にはそれぞれ空間
が形成されるので、図６の方式に比して、配線間の静電
容量を効果的に低減することができる。

【００２９】また、上記上層配線は、下層配線が存在す
る領域では上記層間絶縁膜と下層配線とによって下地絶
縁膜上に支持され、下層配線が存在しない領域では上記
層間絶縁膜とＬＰＤ法による第１のシリコン酸化膜とに
よって下地絶縁膜上に支持される。したがって、上層配
線の全体が下方から支持された状態となり、上層配線の
機械的強度を確保できる。

【００３０】また、上記第２のレジストをマスクとして
上記金属膜をエッチングして上層配線を形成するととも
に、上記第２のレジストをマスクとして上記層間絶縁膜
のうち上層配線領域以外の領域に存する部分を除去する
ので、上層配線および下層配線の表面がエッチングのた
めのプラズマ等に長時間晒されることがない。したがっ
て、上層配線および下層配線の表面の腐食を抑えること
ができる。また、上記層間絶縁膜のうち上層配線領域以
外の領域に存する部分を除去するとき、上記層間絶縁膜
のうち上記上層配線の直下に残る部分の側面がエッチン
グのためのプラズマ等に晒される。しかし、そのエッチ
ングは、下層配線の上面レベルで停止される。したがっ
て、下層配線の底面レベルまでエッチングを行う図５の
方式の場合に比して、エッチング時間を短くでき、上記
層間絶縁膜のうち上層配線の直下に残る部分の側面が侵
される程度を少なくできる。また、第２のレジストと、
上層配線領域以外の領域に露出した第１のレジストとを
除去する工程は、Ｏ₂プラズマを用いたアッシング技術
等により、上層配線および下層配線の表面にダメージを
与えることなく簡単に行うことができる。この場合、上
層配線および下層配線の表面（特に上面）がほとんど侵
されることがない。したがって、この製造方法によれ
ば、素子の信頼性が損なわれるのを防止することができ
る。

【００３１】請求項２の半導体装置の製造方法では、請
求項１に記載の半導体装置の製造方法において、レジス
トや高融点金属上にも液相成長法によりシリコン酸化膜
を成長させるために必要な下地の膜として、塗布焼成法
によりシリコン酸化膜を形成するので、スパッタリング
法やＣＶＤ法によって膜を形成する場合と異なり、上記
第１のレジストが分解または飛散するようなことがな
い。したがって、製造装置のチャンバが汚染されること
がない。また、この塗布焼成法によるシリコン酸化膜形
成前に平坦化が不完全であった部分、すなわち、上記第
１のレジストおよび第１のシリコン酸化膜をエッチバッ
クする工程で平坦化が不完全であった部分を、この塗布
焼成法によるシリコン酸化膜によって平坦化することが
でき、後に続く工程を円滑に進めることができる。

【図面の簡単な説明】

【図１】この発明を具体化した半導体装置の製造方法
の工程フローを示す図である。

【図２】この発明を具体化した半導体装置の製造方法
の工程フローを示す図である。

【図３】この発明を具体化した半導体装置の製造方法
の工程フローを示す図である。

【図４】上記半導体装置の製造方法により作製される
多層配線構造を示す斜視図である。

【図５】従来の多層配線構造を持つ半導体集積回路の
作製フローを例示する図である。

【図６】従来の多層配線構造を持つ半導体装置の製造
方法の工程フローを例示する図である。

【図７】図６(e)において、上層配線をマスクとして
ＬＰＤ膜のエッチングを行った状態を示す図である。

【符号の説明】

１半導体基板２下地絶縁
膜５第１のレジスト６第１のＬ
ＰＤ膜７ＳＯＧ膜８第２のＬ
ＰＤ膜９上層配線１０上層配
線１１第２のレジスト１８層間絶
縁膜２０上層配線領域

Claims

【特許請求の範囲】

【請求項１】半導体基板上に下層配線と上層配線とが
重なった多層配線構造を形成する半導体装置の製造方法
であって、半導体基板の表面に形成した下地絶縁膜上に、所定の間
隔で下層配線を設ける工程と、上記下地絶縁膜および下層配線を覆うように、上記下層
配線の厚さよりも厚く第１のレジストを塗布し、フォト
リソグラフィを行って、上記第１のレジストのうち上層
配線を形成すべき上層配線領域に存する部分を除去する
工程と、上記上層配線領域のうち上記下層配線が存在しない領域
に、珪弗化水素酸水溶液を用いた液相成長法により、上
記下層配線の厚さよりも厚く第１のシリコン酸化膜を形
成する工程と、上記第１のレジストおよび第１のシリコン酸化膜をエッ
チバックして、上記第１のレジストおよび第１のシリコ
ン酸化膜の厚さを上記下層配線の厚さと略一致させる工
程と、上記下層配線、第１のレジストおよび第１のシリコン酸
化膜を覆うように絶縁膜を形成し、続いて、この絶縁膜
上に、珪弗化水素酸水溶液を用いた液相成長法により第
２のシリコン酸化膜を形成して、上記絶縁膜および第２
のシリコン酸化膜を層間絶縁膜となす工程と、上記層間絶縁膜上に、上層配線の材料となる金属膜を形
成する工程と、上記金属膜上に第２のレジストを塗布し、フォトリソグ
ラフィを行って上記第２のレジストを上記上層配線領域
に応じたパターンに加工する工程と、上記第２のレジストをマスクとして上記金属膜をエッチ
ングして上層配線を形成するとともに、上記第２のレジ
ストをマスクとして上記層間絶縁膜のうち上記上層配線
領域以外の領域に存する部分を除去する工程と、上記第２のレジストと、上記上層配線領域以外の領域で
露出した第１のレジストとを除去する工程を有すること
を特徴とする半導体装置の製造方法。
【請求項２】請求項１に記載の半導体装置の製造方法
において、上記絶縁膜として、塗布焼成法によりシリコン酸化膜を
形成することを特徴とする半導体装置の製造方法。