JPS6313350A - 集積回路の多層配線構造 - Google Patents
集積回路の多層配線構造Info
- Publication number
- JPS6313350A JPS6313350A JP15724086A JP15724086A JPS6313350A JP S6313350 A JPS6313350 A JP S6313350A JP 15724086 A JP15724086 A JP 15724086A JP 15724086 A JP15724086 A JP 15724086A JP S6313350 A JPS6313350 A JP S6313350A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- metal film
- oxide film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000004544 sputter deposition Methods 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 abstract description 4
- 238000001259 photo etching Methods 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 241000430525 Aurinia saxatilis Species 0.000 description 1
- CWYNVVGOOAEACU-UHFFFAOYSA-N Fe2+ Chemical compound [Fe+2] CWYNVVGOOAEACU-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011900 installation process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔韮東上の利用分野〕
本発明に、半導体集積回路に係り、特に多層配線間の電
気的接続に関する。
気的接続に関する。
従来の半導体＃８積回路では、半導体基板表面の絶縁膜
上に選択的に形成された第１金属膜を覆う絶縁膜を形成
してから、多層配線間の接続を行なうべき部位をエツチ
ングしてコンタクトホールを作成し、さらにその上に選
択的に形成した第２金属膜を堆積することによって第１
金埃膜と第２金属膜との接続をなしていた。
上に選択的に形成された第１金属膜を覆う絶縁膜を形成
してから、多層配線間の接続を行なうべき部位をエツチ
ングしてコンタクトホールを作成し、さらにその上に選
択的に形成した第２金属膜を堆積することによって第１
金埃膜と第２金属膜との接続をなしていた。
″ 〔発明が解決しようとする問題点〕上述したよりに
、従来の多層配線間の接続方法では、第１金＝ｇとコン
タクトホールの位置合わせが必要でるる。半導体集積回
路の高集積化に伴ない、金属配線幅が狭くなるため、第
１金鵜膜とコンタクトホールの位りｔ曾わせが極めて難
しくなった。その結果、第１金属膜と第２金＠膜との接
続上の問題が生じている。
、従来の多層配線間の接続方法では、第１金＝ｇとコン
タクトホールの位置合わせが必要でるる。半導体集積回
路の高集積化に伴ない、金属配線幅が狭くなるため、第
１金鵜膜とコンタクトホールの位りｔ曾わせが極めて難
しくなった。その結果、第１金属膜と第２金＠膜との接
続上の問題が生じている。
本発明の目的は、上記問題点全解決し、絶縁膜の所定位
置にコンタクトホールを形成する場曾に写真賞刻工程金
省略して、多層配線間の接続をなしうる構造全提供する
ことにるる。
置にコンタクトホールを形成する場曾に写真賞刻工程金
省略して、多層配線間の接続をなしうる構造全提供する
ことにるる。
本発明は、半導体基板上に絶縁膜を介して選択的に形成
され次第１金属換中シて膜厚より小さい開孔幅の円形ま
たはストライプ状の開孔部を所定の位置に設ける。そし
て前記第１金属膜上にバイアススパッタ法により絶縁膜
を覆う際に形成された前記開孔部位に生ずる絶縁膜のホ
ールにおいて、該絶縁繰上に選択的に形成された第２金
属膜と、前記第１金属膜とが接触し９両金属膜間の接続
がなされるようにしている。
され次第１金属換中シて膜厚より小さい開孔幅の円形ま
たはストライプ状の開孔部を所定の位置に設ける。そし
て前記第１金属膜上にバイアススパッタ法により絶縁膜
を覆う際に形成された前記開孔部位に生ずる絶縁膜のホ
ールにおいて、該絶縁繰上に選択的に形成された第２金
属膜と、前記第１金属膜とが接触し９両金属膜間の接続
がなされるようにしている。
バイアススパッタ法によシ絶縁膜を形成する場合には、
エツチングと堆積との両方が生ずる。
エツチングと堆積との両方が生ずる。
狭まい開孔部金石する第１金属換上に絶縁膜を形成する
際、開孔部においては、エツチングの万が堆積よシ優努
になジ、この部分に絶縁膜のホールが生ずる。したがっ
て、前記絶縁膜上に第２金属膜全形成すると開孔部にお
いて両金属膜の接続がなされる。
際、開孔部においては、エツチングの万が堆積よシ優努
になジ、この部分に絶縁膜のホールが生ずる。したがっ
て、前記絶縁膜上に第２金属膜全形成すると開孔部にお
いて両金属膜の接続がなされる。
以下２図面を参照して、本発明の一実施例につき説明す
る。第１図が実施例の断面図である。
る。第１図が実施例の断面図である。
１が半導体基板、２が下地酸化膜、３，４が第１金属換
でめるλｉ（アルミニウム）配線、５がバイアススパッ
タ法により堆積した酸化膜で、図示のように人！ 配線
３の開孔部５ａ の上方には堆積せずホールになってい
る。６は第２金属膜であるＡノ配線で、開孔部３ａ
の部位において両ＡＪ配線６．６が接続している。第２
図は、第１図に相応する配線を上面から見た平面図であ
る。このＡＡ’ＭＩの断面が第１図に示されたものであ
る。
でめるλｉ（アルミニウム）配線、５がバイアススパッ
タ法により堆積した酸化膜で、図示のように人！ 配線
３の開孔部５ａ の上方には堆積せずホールになってい
る。６は第２金属膜であるＡノ配線で、開孔部３ａ
の部位において両ＡＪ配線６．６が接続している。第２
図は、第１図に相応する配線を上面から見た平面図であ
る。このＡＡ’ＭＩの断面が第１図に示されたものであ
る。
前記の配線装造工程につき以下詳しく説明する。先ず＠
３図に示すように半導体素子を形成した半導体基板１上
に下地酸化膜２ｔ−形成し、その上に写真食刻法により
幅２μｍ、膜厚１μ毒の第１金１７１４膜であるＡノ配
線３．４を選択的に形成する。その際Ａノ配線３中の所
定の位置に、幅０．５μｍのストライプ状の開孔部３６
ｋ ｌＤＩ時に形成する。
３図に示すように半導体素子を形成した半導体基板１上
に下地酸化膜２ｔ−形成し、その上に写真食刻法により
幅２μｍ、膜厚１μ毒の第１金１７１４膜であるＡノ配
線３．４を選択的に形成する。その際Ａノ配線３中の所
定の位置に、幅０．５μｍのストライプ状の開孔部３６
ｋ ｌＤＩ時に形成する。
次ニ、バイアススパッタ法によ＃）膜厚２μｍの酸化膜
５を堆積させる。このときＡＡ配線３の開孔部３ａ は
配線膜厚と開孔部幅の比は２になるが、このように狭い
間隔では、堆積よシエッチングが多くこの部分は図に示
すように下部に少し堆積があるが、上部は堆積がなく、
絶縁膜のホールが生ずる。なおこの際Ａノ配線３の開孔
壁面上端部も少しエッチされる。
５を堆積させる。このときＡＡ配線３の開孔部３ａ は
配線膜厚と開孔部幅の比は２になるが、このように狭い
間隔では、堆積よシエッチングが多くこの部分は図に示
すように下部に少し堆積があるが、上部は堆積がなく、
絶縁膜のホールが生ずる。なおこの際Ａノ配線３の開孔
壁面上端部も少しエッチされる。
このように、コンタクトホールが形成されるので、第２
金ｐＡ膜であるλノ配線６を酸化膜５上に選択的に形成
すれば、コンタクトホールにおいて、人！配機３とＡｉ
配線６とが接続され。
金ｐＡ膜であるλノ配線６を酸化膜５上に選択的に形成
すれば、コンタクトホールにおいて、人！配機３とＡｉ
配線６とが接続され。
多層配線の接続がなされる。
以上、説明したように、本発明によれば、第１金属課形
成時にコンタクトすべき所定の位置に開孔部金膜けるこ
とによって絶縁膜形成と同時に自己整置的にその位置に
コンタクトホールが形成される。したがって、従米行な
オフれていた絶縁膜の写真穴刻法によるコンタクトホー
ル形成工程が省略でき、腐めて容易に多鳩配械接続を行
なうことができる。
成時にコンタクトすべき所定の位置に開孔部金膜けるこ
とによって絶縁膜形成と同時に自己整置的にその位置に
コンタクトホールが形成される。したがって、従米行な
オフれていた絶縁膜の写真穴刻法によるコンタクトホー
ル形成工程が省略でき、腐めて容易に多鳩配械接続を行
なうことができる。
な訃開孔部における配線膜厚と開孔部禍との比は、厳密
に規定されるものではないが１〜３程度が好ましい。
に規定されるものではないが１〜３程度が好ましい。
図面は本発明の実施例に係り、第１図は多層配線構造の
断面図、第２図は平面図、第３図は第１金属膜上に絶縁
膜全形成した状態を示す断面図である。 １・・・半導体基板、 ２・・・下地酸化族、３
．４・・・人ノ配線（第１金属膜）、３ａ・・・開孔部
、５・・・バイアススパッタ法によ多形成された酸化膜
、６・・・Ａノ配嶽（第２金ｔｉｔ４換）。
断面図、第２図は平面図、第３図は第１金属膜上に絶縁
膜全形成した状態を示す断面図である。 １・・・半導体基板、 ２・・・下地酸化族、３
．４・・・人ノ配線（第１金属膜）、３ａ・・・開孔部
、５・・・バイアススパッタ法によ多形成された酸化膜
、６・・・Ａノ配嶽（第２金ｔｉｔ４換）。
Claims (1)
- 【特許請求の範囲】 半導体基板上に絶縁膜を介して選択的に形成された第１
金属膜と、該第１金属膜を覆う絶縁膜と、該絶縁膜上に
選択的に形成された第２金属膜とを有する多層配線構造
において、 前記第１金属膜中に膜厚より小さい開孔幅の円形または
ストライプ状の開孔部を設け、前記第１金属膜上にバイ
アススパッタ法により絶縁膜を覆う際に形成された前記
開孔部位に生じた絶縁膜のホールにおいて、前記第２金
属膜と前記第１金属膜間の接続が なされていることを特徴とする集積回路の多層配線構造
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15724086A JPS6313350A (ja) | 1986-07-03 | 1986-07-03 | 集積回路の多層配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15724086A JPS6313350A (ja) | 1986-07-03 | 1986-07-03 | 集積回路の多層配線構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6313350A true JPS6313350A (ja) | 1988-01-20 |
Family
ID=15645309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15724086A Pending JPS6313350A (ja) | 1986-07-03 | 1986-07-03 | 集積回路の多層配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6313350A (ja) |
-
1986
- 1986-07-03 JP JP15724086A patent/JPS6313350A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0175604B1 (en) | A process for forming vias on integrated circuits | |
| JPS6313350A (ja) | 集積回路の多層配線構造 | |
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPH03108359A (ja) | 配線構造及びその形成方法 | |
| JPS6329549A (ja) | 多層配線構造 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPS6347952A (ja) | 半導体装置 | |
| JPH0587973B2 (ja) | ||
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| JP3036300B2 (ja) | Ｔａｂテープの製造方法と半導体装置の製造方法 | |
| JPS63207153A (ja) | 半導体装置の製造方法 | |
| JPH01273333A (ja) | 半導体装置の製造方法 | |
| JPS63107043A (ja) | 半導体装置の導電線路の形成方法 | |
| JPS6226843A (ja) | 電極金属配線パタ−ンの形成方法 | |
| JPS59163838A (ja) | 半導体装置の製造方法 | |
| JPH01194334A (ja) | 半導体集積回路の製造方法 | |
| JPS63312658A (ja) | 半導体装置の製造方法 | |
| JPH05267470A (ja) | 集積回路装置およびその製造方法 | |
| JPS62150848A (ja) | 半導体装置の製造方法 | |
| JPS5921043A (ja) | 半導体装置の製造方法 | |
| JPS59172744A (ja) | 半導体装置の製造方法 | |
| JPH02105529A (ja) | 半導体装置の製造方法 | |
| JPH02196466A (ja) | 半導体集積回路装置 |