CN111180407A - 半导体器件、焊盘结构及其制备方法 - Google Patents

半导体器件、焊盘结构及其制备方法 Download PDF

Info

Publication number
CN111180407A
CN111180407A CN201811341175.3A CN201811341175A CN111180407A CN 111180407 A CN111180407 A CN 111180407A CN 201811341175 A CN201811341175 A CN 201811341175A CN 111180407 A CN111180407 A CN 111180407A
Authority
CN
China
Prior art keywords
pad
substrate
layer
test
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811341175.3A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201811341175.3A priority Critical patent/CN111180407A/zh
Priority to PCT/CN2019/117394 priority patent/WO2020098623A1/en
Publication of CN111180407A publication Critical patent/CN111180407A/zh
Priority to US17/231,906 priority patent/US20210233822A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Abstract

本公开提供了一种焊盘结构及其制备方法、半导体器件，属于半导体技术领域。该焊盘结构包括基底、第一电介质层、凹槽、焊接焊盘和测试焊盘，其中，第一电介质层设于所述基底上；凹槽设于所述第一电介质层远离所述基底的表面；焊接焊盘和测试焊盘一个设于所述第一电介质层远离所述基底的表面，另一个设于所述凹槽的槽底。该焊盘结构及其制备方法、半导体器件能够提高半导体器件的良率和稳定性。

Description

半导体器件、焊盘结构及其制备方法
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体器件、焊盘结构及焊盘结构制备方法。
背景技术
随着半导体技术的发展，半导体器件在生产和生活中的应用越来越广泛。半导体器件，例如芯片等，经常利用焊盘实现与外部的连接。然而，焊盘与外部连接线经常出现连接不稳定的情形，降低了半导体器件的良率和稳定性。
所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种半导体器件、焊盘结构及焊盘结构制备方法，进而在一定程度上解决焊盘与外部连线连接不稳定的问题。
为解决上述问题，本公开采用如下技术方案：
根据本公开的第一个方面，提供一种焊盘结构，包括：
基底；
第一电介质层，设于所述基底上；
凹槽，设于所述第一电介质层远离所述基底的表面；
焊接焊盘和测试焊盘，一个设于所述第一电介质层远离所述基底的表面，另一个设于所述凹槽的槽底。
在本公开的一种示例性实施例中，所述焊接焊盘设于所述第一电介质层远离所述基底的表面；所述测试焊盘设于所述凹槽的槽底。
在本公开的一种示例性实施例中，所述凹槽的深度为100纳米～1微米。
在本公开的一种示例性实施例中，所述基底包括配线层，所述配线层包括：
测试配线，与所述测试焊盘连接。
在本公开的一种示例性实施例中，所述测试配线被所述凹槽暴露，且所述测试焊盘连接所述测试配线暴露的表面。
在本公开的一种示例性实施例中，所述配线层还包括：
焊接配线，所述焊接配线与所述焊接焊盘连接。
在本公开的一种示例性实施例中，所述焊接配线通过穿过所述第一电介质层的导电柱与所述焊接焊盘连接。
在本公开的一种示例性实施例中，所述测试焊盘和所述焊接焊盘相互隔离。
在本公开的一种示例性实施例中，所述测试焊盘和所述焊接焊盘之间通过导电连接结构连接。
在本公开的一种示例性实施例中，所述测试焊盘远离所述基底的表面距离所述基底的距离，比所述焊接焊盘远离所述基底的表面距离所述基底的距离小100纳米～1微米。
在本公开的一种示例性实施例中，所述测试焊盘和所述焊接焊盘为相同材料。
在本公开的一种示例性实施例中，所述测试焊盘和所述焊接焊盘厚度相同。
在本公开的一种示例性实施例中，所述焊盘结构还包括：
保护层，设于所述第一电介质层远离所述基底的一侧，且暴露出所述测试焊盘和所述焊接焊盘。
根据本公开的第二个方面，提供一种焊盘结构的制备方法，包括：
提供基底；
在所述基底形成第一电介质层；
在所述第一电介质层形成凹槽；
形成焊接焊盘和测试焊盘，其中，所述焊接焊盘和所述测试焊盘中的一个设于所述第一电介质层远离所述基底的表面，另一个设于所述凹槽的槽底。
在本公开的一种示例性实施例中，在所述第一电介质层形成凹槽包括：
在所述第一电介质层远离所述基底的表面形成一光刻胶层；
通过掩膜板进行曝光，将所述掩膜板的图案转移到所述光刻胶层；
显影，使得所述光刻胶层暴露出待开设凹槽的区域；
刻蚀，在所述待开设凹槽的区域形成所述凹槽；
去除所述光刻胶层。
在本公开的一种示例性实施例中，形成焊接焊盘和测试焊盘包括：
形成一导电膜层，所述导电膜层覆盖所述凹槽的槽底和所述第一电介质层远离所述基底的表面；
在所述导电膜层远离基底的表面形成一光刻胶保护层，所述光刻胶保护层具有所述焊接焊盘和所述测试焊盘的图案；
通过刻蚀去除暴露的所述导电膜层；
去除所述光刻胶保护层。
在本公开的一种示例性实施例中，在所述导电膜层远离基底的表面形成一光刻胶保护层包括：
在所述导电膜层远离所述基底的表面形成一光刻胶层；
通过掩膜板进行曝光，将所述掩膜板的图案转移到所述光刻胶层；
显影，使得所述光刻胶层仅覆盖待形成所述焊接焊盘和所述测试焊盘的区域。
在本公开的一种示例性实施例中，所述焊接焊盘和所述测试焊盘通过一导电连接结构连接；在所述导电膜层远离基底的表面形成一光刻胶保护层包括：
在所述导电膜层远离所述基底的表面形成一光刻胶层；
通过掩膜板进行曝光，将所述掩膜板的图案转移到所述光刻胶层；
显影，使得所述光刻胶层仅覆盖待形成所述焊接焊盘、所述测试焊盘和所述导电连接结构的区域。
根据本公开的第三个方面，提供一种半导体器件，该半导体器件包括上述的焊盘结构。
本公开提供的焊盘结构及其制备方法、半导体器件，焊接焊盘和测试焊盘相互分离，因此，即使测试焊盘在与测试探针接触时发生了损伤，也不会对焊接焊盘造成影响，使得焊接焊盘可以与导电连接线有效连接，提高了使得半导体器件的良率和稳定性。
附图说明
通过参照附图详细描述其示例实施方式，本公开的上述和其它特征及优点将变得更加明显。
图1是现有技术中焊盘的结构示意图。
图2是本公开的一种实施方式中焊盘结构的结构示意图。
图3是本公开的一种实施方式中焊盘结构的使用效果图。
图4是本公开的一种实施方式中焊盘结构的结构示意图。
图5是本公开的一种实施方式中焊盘结构的制备方法流程图。
图6是本公开的一种实施方式中暴露第一电介质层上的凹槽所在区域的示意图。
图7是本公开的一种实施方式中在第一电介质层上形成凹槽的示意图。
图8是本公开的一种实施方式中测试焊盘和焊接焊盘的制备方法流程图。
图9是本公开的一种实施方式中形成一导电膜层的示意图。
图10是本公开的一种实施方式中在导电膜层上形成光刻胶保护层的示意图。
图11是本公开的一种实施方式中形成测试焊盘和焊接焊盘的示意图。
图12是本公开的一种实施方式中在导电膜层上形成光刻胶保护层的示意图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。
在图中，为了清晰，可能夸大了区域和层的厚度。在图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。用语“第一”和“第二”等仅作为标记使用，不是对其对象的数量限制。
相关技术中，如图1所示，半导体器件上的焊盘001，往往既作为测试焊盘以便与测试探针接触，又作为焊接焊盘用于与导电连接线002连接。然而，在半导体器件测试时，测试探针与焊盘001接触容易导致焊盘损伤004，例如产生刮伤或者产生微尘。这些焊盘损伤004容易导致焊盘001与导电连接线002之间连接不牢靠，导电连接线002(即打线)容易脱落，降低了半导体器件的良率和稳定性。
本公开实施方式中提供一种焊盘结构，如图2所示，该焊盘结构可以包括基底1、第一电介质层4、凹槽5、焊接焊盘3和测试焊盘2，其中，
第一电介质层4设于基底1上；凹槽5设于第一电介质层4远离基底1的表面；焊接焊盘3和测试焊盘2中的一个设于第一电介质层4远离基底1的表面，另一个设于凹槽5的槽底。
本公开提供的焊盘结构，焊接焊盘3用于与导电连接线002连接，测试焊盘2用于与测试探针接触。焊接焊盘3和测试焊盘2相互分离，因此，即使测试焊盘2在与测试探针003接触时发生了损伤，也不会对焊接焊盘3造成影响，使得焊接焊盘3可以与导电连接线002有效连接，提高了半导体器件的良率和稳定性。
下面结合附图对本公开实施方式提供的焊盘结构的各部件进行详细说明：
如图2所示，基底1可以包括第二电介质层12和配线层11，配线层11可以设于第二电介质层12与第一电介质层4之间。
第二电介质层12的材料可以根据半导体器件的设计要求进行选择和确定，可以为有机绝缘材料，也可以为无机绝缘材料，或者为有机绝缘材料和无机绝缘材料的混合材料。举例而言，在一实施方式中，第二电介质层12的材料可以为氧化硅、氮化硅和非晶硅中的一种或多种。可以理解的是，第二电介质层12可以为一层绝缘材料层，也可以为多层不同的绝缘材料层层叠而成。
如图2所示，配线层11可以包括测试配线111，测试配线111可以与测试焊盘2连接，用于集成电路的测试。
在一示例性实施方式中，测试配线111与测试焊盘2被第一电介质层4间隔，且两者之间通过导电柱实现连接。该导电柱在制备时，可以先在凹槽5上形成一个过孔，该过孔暴露测试配线111；然后在形成测试焊盘2时，用于形成测试焊盘2的材料可以填充于该过孔中形成导电柱。该导电柱不仅可以实现测试焊盘2与测试配线111的连接，而且可以实现对测试焊盘2的支撑。
在另一示例性实施方式中，如图2所示，凹槽5暴露测试配线111，且测试焊盘2连接测试配线111暴露的表面。如此，可以实现凹槽5与测试配线111的直接接触。
如图4所示，配线层11还可以包括焊接配线112，焊接配线112可以与焊接焊盘3连接，用于半导体器件与外部电路连接。焊接焊盘3在配线层11上的正投影可以与焊接配线112至少部分重叠，且焊接焊盘3与焊接配线112之间可以通过穿过第一电介质层4的导电柱31连接。
该导电柱31在制备时，可以先在第一电介质层4形成一个过孔，该过孔暴露焊接配线112；然后在形成焊接焊盘3时，用于形成焊接焊盘3的材料可以填充于该过孔中形成导电柱31。该导电柱31不仅可以实现焊接焊盘3与焊接配线112的连接，而且可以实现对焊接焊盘2的支撑，在导电连接线002键合或导电连接线002焊接时，有效地提高焊接焊盘3的支撑力，提高封装产品的良率。
第一电介质层4的材料可以根据半导体器件的设计要求进行选择和确定，可以为有机绝缘材料，也可以为无机绝缘材料。举例而言，在一实施方式中，第一电介质层4的材料可以为氧化硅、氮化硅和非晶硅中的一种或多种。可以理解的是，第一电介质层4可以为一层绝缘材料层，也可以为多层不同的绝缘材料层层叠而成。
凹槽5的深度可以根据半导体器件的设计要求或者结构进行确定。凹槽5可以贯穿或者不贯穿第一电介质层4。
在一示例性实施方式中，凹槽5的深度可以为100纳米～1微米。如此，该凹槽5的侧壁可以实现对测试探针003的有效阻挡。可以理解的是，测试焊盘2和焊接焊盘3通过导电连接结构连接，则该导电连接结构可以覆盖凹槽5的侧壁位于测试焊盘2和焊接焊盘3之间的部分，此时，测试焊盘2和焊接焊盘3整体上呈阶梯状；该导电连接结构可以实现对测试探针003的阻挡，以防测试时测试探针003划伤到焊接焊盘3的区域中，降低了焊接焊盘3的损伤。
在一示例性实施方式中，如图2所示，焊接焊盘3可以设于第一电介质层4远离基底1的表面；测试焊盘2可以设于凹槽5的槽底。如此，相较于测试焊盘2，焊接焊盘3的表面距离基底1更远，即焊接焊盘3凸出于测试焊盘2的表面。如图3所示，当测试探针003移动至凹槽5的边缘时，其将会受到凹槽5的槽壁或者附着于槽壁上的器件的阻挡，使得测试探针003只能在凹槽5内移动。如此，可以进一步减小测试探针003在测试焊盘2表面偏移时误入焊接焊盘3的可能性，降低了焊接焊盘3的损伤，保证焊接焊盘3的结构完整。在一示例性实施方式中，测试焊盘2远离基底1的表面距离基底1的距离，比焊接焊盘3远离基底1的表面距离基底1的距离小100纳米～1微米。
在另一示例性实施方式中，焊接焊盘3可以设于凹槽5的槽底；测试焊盘2可以设于第一电介质层4远离基底1的表面。
测试焊盘2的形状可以为方形、矩形、圆形、椭圆形、正六边形或者其他可以通过构图工艺制备的形状，以不对其他器件构成负面影响且能够满足与测试探针003的有效接触为准。测试焊盘2的尺寸(表面尺寸和厚度)可以根据半导体器件的设计要求进行确定，以能够有效容纳测试探针003完成测试为准。本公开对测试焊盘2的形状、尺寸等不做特殊的限定。
测试焊盘2的材料为导电材料，可以为金属材料、金属氧化物材料或者其他材料。可以理解的是，测试焊盘2可以由一层导电材料组成，也可以由多层不同的导电材料层叠而成。举例而言，测试焊盘2的材料可以为铜、铝、钨、钛、金、银中的一种或者上述材料的合金。
焊接焊盘3的形状、尺寸和材料可以与测试焊盘2相同，也可以不相同，本公开对此不做特殊的限定。
在一示例性实施方式中，测试焊盘2和焊接焊盘3可以采用相同的材料，如此，测试焊盘2和焊接焊盘3便于在同一工艺中制备。尤其是，若测试焊盘2和焊接焊盘3采用导电连接结构连接，且三者采用相同的材料，则测试焊盘2、焊接焊盘3及导电连接结构便于同时制备出来。
在一示例性实施方式中，测试焊盘2和焊接焊盘3厚度可以相同，如此，可以保证焊接焊盘3凸出于测试焊盘2的表面。尤其是测试焊盘2和焊接焊盘3材料相同时，两者可以通过同一导电膜层制备，便于简化焊盘结构的制备工艺。
如图2所示，该焊盘结构还可以包括保护层7，该保护层7可以设置于第一电介质层4远离基底1的一侧，该保护层7形成的开口暴露出测试焊盘2和焊接焊盘3，并且保护层7的上表面凸出于测试焊盘2和焊接焊盘3的上表面。保护层7可以由一层保护材料组成，也可以由多层不同的保护材料层叠而成。举例而言，该保护材料可以为聚酰亚胺。
本公开还提供了一种焊盘结构的制备方法，如图5所示，该焊盘结构的制备方法包括：
步骤S110，提供一基底1；
步骤S120，在基底1形成第一电介质层4；
步骤S130，在第一电介质层4形成凹槽5；
步骤S140，形成焊接焊盘3和测试焊盘2，焊接焊盘3和测试焊盘2中的一个设于第一电介质层4远离基底1的表面，另一个设于凹槽5的槽底。
其中，在步骤S120中，可以通过化学气相沉积、原子层沉积等方法在基底1形成第一电介质层4。
在步骤S130，可以通过掩膜工艺-光刻工艺的方法形成凹槽5。举例而言，在一示例性实施方式中，掩膜工艺-光刻工艺可以包括：
步骤S210，在第一电介质层4远离基底1的表面形成光刻胶层61；
步骤S220，通过相应的掩膜板进行曝光，将掩膜板的图案转移到光刻胶层61，如图6所示；
步骤S230，通过显影，使得光刻胶层61暴露出待开设凹槽5的区域；
步骤S240，通过刻蚀，形成凹槽5；
步骤S250，去除光刻胶层61，形成图7所示结构。
在一示例性实施方式中，焊接焊盘3和测试焊盘2材料不同或者厚度不同，则在步骤S140中，则可以分别形成焊接焊盘3和测试焊盘2。
在另一示例性实施方式中，焊接焊盘3和测试焊盘2材料相同且厚度相同，则可以同时形成焊接焊盘3和测试焊盘2。可以通过物理气相沉积、电镀、蒸镀等方法形成焊接焊盘3和测试焊盘2。举例而言，如图8所示，焊接焊盘3和测试焊盘2可以通过如下方法形成：
步骤S310，形成一导电膜层，导电膜层覆盖凹槽5的槽底和第一电介质层4远离基底1的表面，如图9所示；
步骤S320，在导电膜层62远离基底1的表面形成一光刻胶层；
步骤S330，通过掩膜工艺，在光刻胶层上曝光，将掩膜板的图案转移到光刻胶层上；
步骤S340，显影，使得光刻胶层形成具有测试焊盘2的图案和焊接焊盘3的图案的光刻胶保护层63，如图10所示；
步骤S350，通过刻蚀，去除未被光刻胶保护层63保护的导电膜层62，即刻蚀去除暴露的导电膜层62；
步骤S360，去除光刻胶保护层63，获得残留的导电膜层62，即测试焊盘2和焊接焊盘3，如图11所示。
可以理解的是，如果焊接焊盘3和测试焊盘2之间通过导电连接结构连接，且导电连接结构的材料与焊接焊盘3和测试焊盘2相同，则该导电连接结构也可以与焊接焊盘3和测试焊盘2同时制备。在制备时，如图9～图11所示，在步骤S330中，可以选择适当的掩膜板，使得测试焊盘2和焊接焊盘3之间的导电连接结构的图案与测试焊盘2和焊接焊盘3一起被转移至光刻胶层上。如此，在步骤S340中，所形成的光刻胶保护层63具有测试焊盘2、焊接焊盘3及导电连接结构的图案。在步骤S360中，残留的导电膜层62包括测试焊盘2、焊接焊盘3及导电连接结构。
如果焊接焊盘3和测试焊盘2之间隔离，则可以在步骤S330中选择适宜的掩膜板，使得步骤S340中光刻胶保护层63的图案如图12所示，暴露出焊接焊盘3和测试焊盘2之间的隔离区域。
需要说明的是，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等，均应视为本公开的一部分。
本公开还提供一种半导体器件，包括上述焊盘结构实施方式所描述的任意一种焊盘结构。该半导体器件可以为存储器、处理器或者其他半导体集成电路器件。
本公开实施方式的半导体器件采用的焊盘结构与上述焊盘结构的实施方式中的焊盘结构相同，因此，具有相同的有益效果，在此不再赘述。
应可理解的是，本公开不将其应用限制到本说明书提出的部件的详细结构和布置方式。本公开能够具有其他实施方式，并且能够以多种方式实现并且执行。前述变形形式和修改形式落在本公开的范围内。应可理解的是，本说明书公开和限定的本公开延伸到文中和/或附图中提到或明显的两个或两个以上单独特征的所有可替代组合。所有这些不同的组合构成本公开的多个可替代方面。本说明书所述的实施方式说明了已知用于实现本公开的最佳方式，并且将使本领域技术人员能够利用本公开。

Claims (19)

1.一种焊盘结构，其特征在于，包括：
基底；
第一电介质层，设于所述基底上；
凹槽，设于所述第一电介质层远离所述基底的表面；
焊接焊盘和测试焊盘，一个设于所述第一电介质层远离所述基底的表面，另一个设于所述凹槽的槽底。
2.根据权利要求1所述的焊盘结构，其特征在于，所述焊接焊盘设于所述第一电介质层远离所述基底的表面；所述测试焊盘设于所述凹槽的槽底。
3.根据权利要求1所述的焊盘结构，其特征在于，所述凹槽的深度为100纳米～1微米。
4.根据权利要求2所述的焊盘结构，其特征在于，所述基底包括配线层，所述配线层包括：
测试配线，与所述测试焊盘连接。
5.根据权利要求4所述的焊盘结构，其特征在于，所述测试配线被所述凹槽暴露，且所述测试焊盘连接所述测试配线暴露的表面。
6.根据权利要求1所述的焊盘结构，其特征在于，所述配线层还包括：
焊接配线，所述焊接配线与所述焊接焊盘连接。
7.根据权利要求6所述的焊盘结构，其特征在于，所述焊接配线通过穿过所述第一电介质层的导电柱与所述焊接焊盘连接。
8.根据权利要求1所述的焊盘结构，其特征在于，所述测试焊盘和所述焊接焊盘相互隔离。
9.根据权利要求1所述的焊盘结构，其特征在于，所述测试焊盘和所述焊接焊盘之间通过导电连接结构连接。
10.根据权利要求1所述的焊盘结构，其特征在于，所述测试焊盘远离所述基底的表面距离所述基底的距离，比所述焊接焊盘远离所述基底的表面距离所述基底的距离小100纳米～1微米。
11.根据权利要求1所述的焊盘结构，其特征在于，所述测试焊盘和所述焊接焊盘为相同材料。
12.根据权利要求1所述的焊盘结构，其特征在于，所述测试焊盘和所述焊接焊盘厚度相同。
13.根据权利要求1所述的焊盘结构，其特征在于，所述焊盘结构还包括：
保护层，设于所述第一电介质层远离所述基底的一侧，且暴露出所述测试焊盘和所述焊接焊盘。
14.一种焊盘结构的制备方法，其特征在于，包括：
提供基底；
在所述基底形成第一电介质层；
在所述第一电介质层形成凹槽；
形成焊接焊盘和测试焊盘，其中，所述焊接焊盘和所述测试焊盘中的一个设于所述第一电介质层远离所述基底的表面，另一个设于所述凹槽的槽底。
15.根据权利要求14所述的焊盘结构的制备方法，其特征在于，在所述第一电介质层形成凹槽包括：
在所述第一电介质层远离所述基底的表面形成一光刻胶层；
通过掩膜板进行曝光，将所述掩膜板的图案转移到所述光刻胶层；
显影，使得所述光刻胶层暴露出待开设凹槽的区域；
刻蚀，在所述待开设凹槽的区域形成所述凹槽；
去除所述光刻胶层。
16.根据权利要求14所述的焊盘结构的制备方法，其特征在于，形成焊接焊盘和测试焊盘包括：
形成一导电膜层，所述导电膜层覆盖所述凹槽的槽底和所述第一电介质层远离所述基底的表面；
在所述导电膜层远离基底的表面形成一光刻胶保护层，所述光刻胶保护层具有所述焊接焊盘和所述测试焊盘的图案；
通过刻蚀去除暴露的所述导电膜层；
去除所述光刻胶保护层。
17.根据权利要求16所述的焊盘结构的制备方法，其特征在于，在所述导电膜层远离基底的表面形成一光刻胶保护层包括：
在所述导电膜层远离所述基底的表面形成一光刻胶层；
通过掩膜板进行曝光，将所述掩膜板的图案转移到所述光刻胶层；
显影，使得所述光刻胶层仅覆盖待形成所述焊接焊盘和所述测试焊盘的区域。
18.根据权利要求16所述的焊盘结构的制备方法，其特征在于，所述焊接焊盘和所述测试焊盘通过一导电连接结构连接；在所述导电膜层远离基底的表面形成一光刻胶保护层包括：
在所述导电膜层远离所述基底的表面形成一光刻胶层；
通过掩膜板进行曝光，将所述掩膜板的图案转移到所述光刻胶层；
显影，使得所述光刻胶层仅覆盖待形成所述焊接焊盘、所述测试焊盘和所述导电连接结构的区域。
19.一种半导体器件，其特征在于，包括权利要求1～13任一项所述的焊盘结构。
CN201811341175.3A 2018-11-12 2018-11-12 半导体器件、焊盘结构及其制备方法 Pending CN111180407A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811341175.3A CN111180407A (zh) 2018-11-12 2018-11-12 半导体器件、焊盘结构及其制备方法
PCT/CN2019/117394 WO2020098623A1 (en) 2018-11-12 2019-11-12 Semiconductor device, pad structure and fabrication method thereof
US17/231,906 US20210233822A1 (en) 2018-11-12 2021-04-15 Semiconductor device, pad structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811341175.3A CN111180407A (zh) 2018-11-12 2018-11-12 半导体器件、焊盘结构及其制备方法

Publications (1)

Publication Number Publication Date
CN111180407A true CN111180407A (zh) 2020-05-19

Family

ID=70655272

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811341175.3A Pending CN111180407A (zh) 2018-11-12 2018-11-12 半导体器件、焊盘结构及其制备方法

Country Status (1)

Country Link
CN (1) CN111180407A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114496771A (zh) * 2020-11-11 2022-05-13 长鑫存储技术有限公司 半导体结构的制造方法
CN114496771B (zh) * 2020-11-11 2024-05-03 长鑫存储技术有限公司 半导体结构的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114496771A (zh) * 2020-11-11 2022-05-13 长鑫存储技术有限公司 半导体结构的制造方法
CN114496771B (zh) * 2020-11-11 2024-05-03 长鑫存储技术有限公司 半导体结构的制造方法

Similar Documents

Publication Publication Date Title
US7545027B2 (en) Wafer level package having redistribution interconnection layer and method of forming the same
US8030767B2 (en) Bump structure with annular support
KR100753528B1 (ko) 웨이퍼 레벨 패키지 및 이의 제조 방법
JP4373866B2 (ja) 半導体装置の製造方法
KR100187872B1 (ko) 반도체 칩 커프 소거 방법 및 그에 따른 반도체 칩과 이로부터 형성된 전자 모듈
US20090085224A1 (en) Stack-type semiconductor package
KR20090002644A (ko) 관통전극을 구비하는 반도체 장치 및 이를 제조하는 방법
JP2009295676A (ja) 半導体装置及びその製造方法
TW201227898A (en) Package substrate and fabrication method thereof
KR102520346B1 (ko) 임베딩된 코어 프레임을 사용하는 패키지의 휨 제어
KR100833194B1 (ko) 반도체 칩의 배선층이 기판에 직접 연결된 반도체 패키지및 그 제조방법
CN108155155B (zh) 半导体结构及其形成方法
TW200917392A (en) Semiconductor device and method of bump formation
US7682957B2 (en) Method of forming pad and fuse in semiconductor device
JP2010016224A (ja) 半導体装置および半導体装置の製造方法
JP2008235573A (ja) 半導体装置及びその製造方法
JP2006041512A (ja) マルチチップパッケージ用集積回路チップの製造方法及びその方法により形成されたウエハ及びチップ
CN209119081U (zh) 半导体器件和焊盘结构
CN111180407A (zh) 半导体器件、焊盘结构及其制备方法
JP2012028359A (ja) 半導体装置及びその製造方法
JP2006318989A (ja) 半導体装置
JP6120964B2 (ja) 半導体装置およびその製造方法
US20210233822A1 (en) Semiconductor device, pad structure and fabrication method thereof
CN111834317A (zh) 半导体器件及其制造方法
CN111834316A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination