KR20130107819A - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20130107819A
KR20130107819A KR1020120029918A KR20120029918A KR20130107819A KR 20130107819 A KR20130107819 A KR 20130107819A KR 1020120029918 A KR1020120029918 A KR 1020120029918A KR 20120029918 A KR20120029918 A KR 20120029918A KR 20130107819 A KR20130107819 A KR 20130107819A
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
forming
substrate
printed circuit
Prior art date
Application number
KR1020120029918A
Other languages
English (en)
Other versions
KR101920434B1 (ko
Inventor
오승희
박태상
신효영
문영준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120029918A priority Critical patent/KR101920434B1/ko
Publication of KR20130107819A publication Critical patent/KR20130107819A/ko
Application granted granted Critical
Publication of KR101920434B1 publication Critical patent/KR101920434B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

미세 패턴을 가진 인쇄회로기판을 제조함에 있어서 기존의 일반 기판을 그대로 사용하면서 최외각에 재배선층을 추가함으로써 회로상의 파워와 그라운드의 배선은 기존 기판 내에서 진행을 하고 반도체 칩의 신호 배선은 재배선층을 이용함으로써 비교적 저렴한 비용으로 미세 피치의 반도체 칩의 실장이 가능하고, 메모리 모듈의 소형화가 가능한 인쇄회로기판 및 그 제조방법을 개시한다.

Description

인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 더욱 상세하게는 미세패턴을 형성할 수 있는 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근에는 고사양의 반도체 칩의 개발에 따라 볼 그리드 어레이(Ball Grid Array ; BGA) 칩의 실장, 또는 플립칩(Flip Chip ; FC)을 기판에 실장하는 보드 온 칩(Board-on-Chip ; BoC) 개념의 모듈 개발 등이 진행되는 추세이다.
일반적인 인쇄회로기판의 제조시 절연층의 양면에 동박층이 붙어 있는 동박적층판에 기계적 드릴 혹은 레이저를 이용하여 이를 관통하는 비아를 생성함으로써 상층과 하층의 배선을 연결한다. 설계 사양에 따라 절연층 및 동박층의 적층이 가능하다.
고사양의 반도체 칩 실장을 위해서는 많은 개수의 신호선의 연결이 필요하므로 미세 패턴의 보드 제작이 필요하지만, 현재의 기판의 제작 공정으로는 이를 대응하기 위하여 미세 비아 가공, 홀 내 도금 등의 고기술이 요구된다. 이는 제작비용의 증가가 야기되며 동박의 두께로 패터닝 폭의 기술적 한계를 가진다.
본 발명의 일 측면은 일반 기판의 최외각에 재배선층을 형성하여 미세 피치의 반도체 칩을 실장할 수 있는 인쇄회로기판 및 그 제조방법을 제공한다.
이를 위해 본 발명의 일 측면에 따른 인쇄회로기판의 제조방법은 복수의 도전성 패드가 노출되도록 절연층이 형성된 기판을 마련하고; 상기 기판 상에 형성된 상기 복수의 도전성 패드와 접속하는 재배선층을 형성하고; 상기 재배선층과 접속되고 상기 재배선층 상에 상기 재배선층을 밀봉하는 확산 방지층을 형성하고; 상기 절연층 및 확산 방지층 상에 상기 확산 방지층의 일부를 노출하는 개구부를 갖는 보호 절연층을 형성하고; 상기 보호 절연층의 개구부에 반도체 칩과의 접속을 위한 솔더 범프를 형성하는; 것을 포함한다.
여기서, 상기 복수의 도전성 패드는 상기 기판 상에 도전층을 적층한 후 포토리소그래피 공정 혹은 식각 공정을 통해 상기 도전층을 원하는 형태의 회로패턴으로 형성하는 것에 의해 형성되는 것을 포함한다.
여기서, 상기 재배선층 형성은, 상기 복수의 도전성 패드와 절연층에 전기도금 또는 화상증착을 통해 금속층을 형성하고, 상기 금속층에 포토리소그래피에 의해 원하는 형태의 회로 패턴을 형성하는 것을 포함한다.
여기서, 상기 확산 방지층 형성은, 상기 확산 방지층을 무전해 도금법에 의해 형성하는 것을 포함한다.
여기서, 상기 보호 절연층 형성에서 상기 보호 절연층의 개구부는 포토리소그래피 공정에 의해 형성되는 것은 포함한다.
본 발명의 다른 측면에 따른 인쇄회로기판은 복수의 도전성 패드가 노출되도록 절연층이 형성된 기판; 상기 기판의 복수의 도전성 패드와 접속하는 재배선층; 상기 재배선층과 접속되고 상기 재배선층을 밀봉하는 확산 방지층; 상기 확산 방지층의 일부를 노출하는 개구부가 형성된 보호 절연층; 상기 보호 절연층의 개구부에 반도체 칩과의 접속을 위해 형성된 솔더 범프;를 포함한다.
이상에서 설명한 본 발명의 일 측면에 따르면, 미세패턴을 가진 인쇄회로기판을 제조함에 있어서 기존의 일반 기판을 그대로 사용하면서 재배선층을 추가함으로써 회로상의 파워와 그라운드의 배선은 기존 기판 내에서 진행을 하고 반도체 칩의 신호 배선은 재배선층을 이용함으로써 비교적 저렴한 비용으로 미세 피치의 반도체 칩의 실장이 가능하고, 메모리 모듈의 소형화가 가능하다.
또한, 인쇄회로기판 제작시 절연층은 기판에 기적용되어 있는 솔더 레지스트를 그대로 사용하거나 추가 생성함으로써 기존의 기판을 그대로 사용할 수 있다.
도 1a는 본 발명의 일실시예에 따른 인쇄회로기판에서 기판 상에 도전성 전극과 절연층을 가진 일반 기판을 개략적으로 도시한 부분 단면도이다.
도 1b는 본 발명의 일실시예에 따른 인쇄회로기판에서 재배선층을 형성하는 공정을 개략적으로 도시한 부분 단면도이다.
도 1c는 본 발명의 일실시예에 따른 인쇄회로기판에서 재배선층에 확산방지층을 형성하는 공정을 개략적으로 도시한 부분 단면도이다.
도 1d는 본 발명의 일실시예에 따른 인쇄회로기판에서 개구부를 가진 보호 절연층을 형성하는 공정을 개략적으로 도시한 부분 단면도이다.
도 1e는 본 발명의 일실시예에 따른 인쇄회로기판에서 보호 절연층에 형성된 개구부에 솔더 범프를 형성하는 공정을 개략적으로 도시한 부분 단면도이다.
도 1f는 본 발명의 일실시예에 따른 인쇄회로기판에서 솔더 범프에 반도체 칩이 장착된 것을 설명하기 위한 도면이다.
도 2는 본 발명의 다른 실시예에 따른 양면 인쇄회로기판을 개략적으로 도시한 부분 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 대해 설명한다.
도 1a 내지 도 1f는 본 발명의 일실시예에 따른 인쇄회로기판의 제조방법을 설명하기 위한 공정을 개략적으로 나타낸 부분 단면도들이다.
도 1a는 본 발명의 일실시예에 따른 인쇄회로기판에서 기판 상에 도전성 전극과 절연층을 가진 일반 기판을 개략적으로 도시한 부분 단면도이다.
도 1a에 도시된 바와 같이, 일반 인쇄회로기판인 일반 기판(10,11,12)는 기판(10), 전극 패드(11) 및 절연층(12)을 포함한다.
기판(10)은 FR4 기판, 패키지(package) 기판 등 일 수 있고, 세라믹, 실리콘 웨이퍼(Si wafer) 유리(glass) 등의 재질일 수 있다.
이 기판(10) 상에는 복수의 도전성 패드(11)가 마련된다. 도전성 패드(11)는 구리, 알루미늄 등의 도전성 재료 혹은 도전성 재료들의 합금으로 이루어진다.
기판(10)과 이 복수의 도전성 패드(11)의 상에는 절연층(12)이 형성되어 있다. 이 절연층(12)는 도전성 패드(11)들을 서로 간에 전기적으로 절연시킨다.
이 절연층(12)는 절연층의 재질은 일반적으로 일반 기판(10,11,12)의 마지막 층에 구성되는 솔더 레지스트의 재질이 그대로 사용될 수 있고, 예를 들면, 폴리이미드(Polyimide ; PI)일 수 있다. 인쇄회로기판의 최외각에 재배선층을 형성하기 위하여 이 절연층(12) 대신에 새로운 절연층을 형성할 경우, 새로운 절연층은 수지를 스핀 코팅 또는 증착법을 이용하여 형성할 수 있다.
본 발명의 일실시예에 따른 인쇄회로기판의 기저로 사용되는 일반 기판(10,11,12)는 다음과 같은 일반적인 인쇄회로기판의 공정을 따른다.
먼저, 기판(10)에 도전층을 적층한 후 포토리소그래피 공정을 통해 도전층을 원하는 형태의 도전성 패드(11)로 형성한다. 이때, 기판(10) 상에 감광성 수지인 포토 레지스트층을 도포하고 소정의 패턴이 형성된 마스크를 이용하여 도포된 포토 레지스트층을 노광 및 현상함으로써 도전층을 원하는 형태의 도전성 패드(11)를 형성한다. 또한, 에칭 공정을 통해서도 도전성 패드(11)를 형성할 수 있다.
도 1b는 본 발명의 일실시예에 따른 인쇄회로기판에서 재배선층을 형성하는 공정을 개략적으로 도시한 부분 단면도이다.
도 1b에 도시된 바와 같이, 절연층(12) 상에 도전성 패드(11)와 후술하는 솔더 버프를 전기적으로 접속시키기 위한 재배선층(20)을 형성한다.
재배선층(20)의 형성은 크게 두 단계로 이루어진다.
먼저, 절연층(12) 상에 배선 및 외부 접속패드 패턴 형성을 위해 금속층을 형성한다. 이 금속층이 도금에 의해 형성될 경우 전기도금방법을 통해 형성한다. 도금을 위해서는 일반적인 전처리층을 형성하는데, 예를 들면, 절연층(12)에 확산방지를 위한 니켈(Ni), 접착력을 높이기 위한 티탄늄(Ti), 도금을 위한 시드 레이어(seed layer)용 구리층이 형성될 수 있다.
구리 외에 알루미늄이 적용될 수 있고 알루미늄의 경우 화학기상증착법 (Chemical Vaper Deposition; CVD)을 이용한다.
그리고, 절연층(12) 상에 구리를 도금하거나 알루미늄을 증착하는 등 절연층(12) 상에 금속층을 형성한 후 금속층 상에 포토 레지스트를 도포하고 소정의 패턴이 형성된 마스크를 이용하여 도포된 포토 레지스트를 노광 및 현상한다.
재배선층(20)을 형성한 후 이 재배선층(20)의 표면 처리는 일반적인 회로기판의 표면처리가 적용될 수 있다.
도 1c는 본 발명의 일실시예에 따른 인쇄회로기판에서 재배선층에 확산방지층을 형성하는 공정을 개략적으로 도시한 부분 단면도이다.
도 1c에 도시된 바와 같이, 재배선층(20) 상에 재배선층(20)을 밀봉하는 확산 방지층(21)을 형성한다.
여기서, 확산 방지층(21)은 니켈 또는 금 등으로 형성되며, 무전해 도금법으로 형성될 수 있다.
구리는 전기적 저항이 낮아 배선으로서의 양호한 특성을 가지고 있지만, 이동 내성이 낮고 또한 구리 배선은 조밀하고 근접 배치하는 경우에는 절연 불량이 발생할 수도 있다.
본 실시예에서의 니켈이나 금 등으로 형성된 확산 방지층(21)은 재배선층(20)을 밀봉하도록 형성하므로 재배선층(20)이 외부에 노출되지 않도록 할 수 있다. 또한, 재배선층(20)의 이동 내성을 향상시킬 수 있다.
도 1d는 본 발명의 일실시예에 따른 인쇄회로기판에서 개구부를 가진 보호 절연층을 형성하는 공정을 개략적으로 도시한 부분 단면도이다.
도 1d에 도시된 바와 같이, 재배선층(20)의 절연 및 보호를 위해 절연층(12) 및 확산 방지층(21) 상에 보호 절연층(30)을 형성한다.
보호 절연층(30)은 확산 방지층(21)의 일부를 노출하는 개구부(31)을 갖는다.
보호 절연층(30)는 수지를 스핀코팅, 증착법 등으로 도포하고, 소재는 폴리이미드 등이 될 수 있다.
보호 절연층(30)의 개구부(31)는 포토 레지스트층을 도포 후 소정 패턴이 형성된 마스크를 사용하여 포토 레지스트층을 노광 및 현상하는 포토리소그래피 공정에 의해 형성될 수 있다.
이 개구부(31)에는 후술하는 솔더 범프(40)(도 1e 참조)가 형성된다.
외부의 반도체 칩 연결을 위한 솔더 범프를 반도체 칩 연결칩 연결을 위한 패드 패턴을 형성할 수 있다. (그림4)
도 1e는 본 발명의 일실시예에 따른 인쇄회로기판에서 보호 절연층에 형성된 개구부에 솔더 범프를 형성하는 공정을 개략적으로 도시한 부분 단면도이다.
도 1e에 도시된 바와 같이, 보호 절연층(30)의 개구부(31)에는 외부의 반도체 칩 연결을 위한 솔더 범프(40)를 형성한다.
도 1f는 본 발명의 일실시예에 따른 인쇄회로기판에서 솔더 범프에 반도체 칩이 장착된 것을 설명하기 위한 도면이다.
도 1f에 도시된 바와 같이, 보호 절연층(30)의 개구부(31)에 형성된 솔더 범프(40)을 통하여 반도체 칩(50)는 연결될 수 있다. 이에 따라, 반도체 칩(50)과 기판(10)간의 전기적 접속은 도전성 패드(11), 재배선층(20), 확산방지층(21) 및 솔더 범프(40)에 의해 이루어진다. 이로 인해, 일반 인쇄회로기판(10,11,12)과 반도체 칩(50)은 재배선층(20), 확산방지층(21) 및 솔더 범프(40)에 의해 전기적으로 접속된다. 즉, 일반 기판(10,11,12)와 최외각층은 층간 전기적 접속이 이루어지며, 최외각층의 반대편은 반도체 칩(50)이 접합되어 회로 패턴을 이룬다.
도 2는 본 발명의 다른 실시예에 따른 양면 인쇄회로기판을 나타낸 것이다.
10 : 기판 11 : 도전성 패드
12 : 절연층 20 : 재배선층
21 : 확산 방지층 30 : 보호 절연층
31 : 개구부 40 : 솔더 범프
50 : 반도체 칩

Claims (6)

  1. 복수의 도전성 패드가 노출되도록 절연층이 형성된 기판을 마련하고,
    상기 기판 상에 형성된 상기 복수의 도전성 패드와 접속하는 재배선층을 형성하고;
    상기 재배선층과 접속되고 상기 재배선층 상에 상기 재배선층을 밀봉하는 확산 방지층을 형성하고;
    상기 절연층 및 확산 방지층 상에 상기 확산 방지층의 일부를 노출하는 개구부를 갖는 보호 절연층을 형성하고;
    상기 보호 절연층의 개구부에 반도체 칩과의 접속을 위한 솔더 범프를 형성하는; 것을 포함하는 인쇄회로기판의 제조방법.
  2. 제1항에 있어서,
    상기 복수의 도전성 패드는 상기 기판 상에 도전층을 적층한 후 포토리소그래피 공정 혹은 식각 공정을 통해 상기 도전층을 원하는 형태의 회로패턴으로 형성하는 것에 의해 형성되는 것을 포함하는 인쇄회로기판의 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 재배선층 형성은, 상기 복수의 도전성 패드와 절연층에 전기도금 또는 화상증착을 통해 금속층을 형성하고, 상기 금속층에 포토리소그래피에 의해 원하는 형태의 회로 패턴을 형성하는 것을 포함하는 인쇄회로기판의 제조방법.
  4. 제3항에 있어서,
    상기 확산 방지층 형성은, 상기 확산 방지층을 무전해 도금법에 의해 형성하는 것을 포함하는 인쇄회로기판의 제조방법.
  5. 제1항에 있어서,
    상기 보호 절연층 형성에서 상기 보호 절연층의 개구부는 포토리소그래피 공정에 의해 형성되는 것은 포함하는 인쇄회로기판의 제조방법.
  6. 복수의 도전성 패드가 노출되도록 절연층이 형성된 기판;
    상기 기판의 복수의 도전성 패드와 접속하는 재배선층;
    상기 재배선층과 접속되고 상기 재배선층을 밀봉하는 확산 방지층;
    상기 확산 방지층의 일부를 노출하는 개구부가 형성된 보호 절연층;
    상기 보호 절연층의 개구부에 반도체 칩과의 접속을 위해 형성된 솔더 범프;를 포함하는 인쇄회로기판.
KR1020120029918A 2012-03-23 2012-03-23 인쇄회로기판 및 그 제조방법 KR101920434B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120029918A KR101920434B1 (ko) 2012-03-23 2012-03-23 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120029918A KR101920434B1 (ko) 2012-03-23 2012-03-23 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20130107819A true KR20130107819A (ko) 2013-10-02
KR101920434B1 KR101920434B1 (ko) 2018-11-20

Family

ID=49631057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120029918A KR101920434B1 (ko) 2012-03-23 2012-03-23 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101920434B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117637685A (zh) * 2024-01-26 2024-03-01 无锡市稳芯电子科技有限公司 一种芯片低阻抗结构及其生产工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100306842B1 (ko) * 1999-09-30 2001-11-02 윤종용 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
JP2008235573A (ja) * 2007-03-20 2008-10-02 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
KR20090037589A (ko) * 2007-10-12 2009-04-16 네패스 피티이 리미티드 반도체 패키지 및 그 제조 방법
KR20090080752A (ko) * 2008-01-22 2009-07-27 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR20110018629A (ko) * 2009-08-18 2011-02-24 삼성전기주식회사 웨이퍼 레벨 디바이스 패키지의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100306842B1 (ko) * 1999-09-30 2001-11-02 윤종용 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
JP2008235573A (ja) * 2007-03-20 2008-10-02 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
KR20090037589A (ko) * 2007-10-12 2009-04-16 네패스 피티이 리미티드 반도체 패키지 및 그 제조 방법
KR20090080752A (ko) * 2008-01-22 2009-07-27 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR20110018629A (ko) * 2009-08-18 2011-02-24 삼성전기주식회사 웨이퍼 레벨 디바이스 패키지의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117637685A (zh) * 2024-01-26 2024-03-01 无锡市稳芯电子科技有限公司 一种芯片低阻抗结构及其生产工艺
CN117637685B (zh) * 2024-01-26 2024-04-05 无锡市稳芯电子科技有限公司 一种芯片低阻抗结构及其生产工艺

Also Published As

Publication number Publication date
KR101920434B1 (ko) 2018-11-20

Similar Documents

Publication Publication Date Title
KR101627574B1 (ko) 배선 기판 및 그 제조 방법
TWI415542B (zh) A printed wiring board, and a printed wiring board
JP5280309B2 (ja) 半導体装置及びその製造方法
JP5331958B2 (ja) 配線基板及び半導体パッケージ
JP4769022B2 (ja) 配線基板およびその製造方法
JP2005217225A (ja) 半導体装置及びその製造方法
KR20070120449A (ko) 배선 기판, 그 제조 방법 및 반도체 장치
KR20060069293A (ko) 반도체 패키지 및 그 제조 방법
CN102693955B (zh) 封装载板及其制造方法
JP5017872B2 (ja) 半導体装置及びその製造方法
KR20110039337A (ko) 감소된 도전체 공간을 가진 마이크로전자 상호접속 소자
JP2016152260A (ja) 電子装置
JP4890959B2 (ja) 配線基板及びその製造方法並びに半導体パッケージ
JP2016100599A (ja) プリント回路基板、その製造方法、及び電子部品モジュール
JP2010245509A (ja) 半導体装置
JP2006303364A (ja) Ｂｇａ型多層回路配線板
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
JP2013065811A (ja) プリント回路基板及びその製造方法
JP2010232616A (ja) 半導体装置及び配線基板
JP4863076B2 (ja) 配線基板及びその製造方法
JP2006134914A (ja) 電子部品内蔵モジュール
US8258009B2 (en) Circuit substrate and manufacturing method thereof and package structure and manufacturing method thereof
KR101920434B1 (ko) 인쇄회로기판 및 그 제조방법
JP2010087018A (ja) 配線基板およびその製造方法
JP5106351B2 (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant