FR2531302A1 - Procedes de formation d'un circuit electrique a haute densite et d'elements d'interconnexion pour le circuit - Google Patents

Procedes de formation d'un circuit electrique a haute densite et d'elements d'interconnexion pour le circuit Download PDF

Info

Publication number
FR2531302A1
FR2531302A1 FR8308821A FR8308821A FR2531302A1 FR 2531302 A1 FR2531302 A1 FR 2531302A1 FR 8308821 A FR8308821 A FR 8308821A FR 8308821 A FR8308821 A FR 8308821A FR 2531302 A1 FR2531302 A1 FR 2531302A1
Authority
FR
France
Prior art keywords
conductive
circuit
layer
thickness
interconnection elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR8308821A
Other languages
English (en)
Inventor
Joel Martin Pollack
Richard Kellerman
Gary Alan Kneezel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of FR2531302A1 publication Critical patent/FR2531302A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09236Parallel layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0152Temporary metallic carrier, e.g. for transferring material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0726Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Abstract

L'INVENTION CONCERNE DES PROCEDES DE FORMATION DE MOTIFS DE CIRCUIT CONDUCTEUR A HAUTE DENSITE ET D'ELEMENTS D'INTERCONNEXION ELECTRIQUE POUR CES MOTIFS. UN MOTIF DE CONDUCTEURS, OU BARRES CONDUCTRICES 18A, B EST FABRIQUE INITIALEMENT PAR REVETEMENT ELECTROLYTIQUE OU ELECTROFORMAGE EN UTILISANT UN TRACAGE DE MOTIF AVEC UNE RESERVE 14. ENSUITE, LES CONDUCTEURS SONT REVETUS D'UN FILM MINCE PHOTOSENSIBLE, ISOLANT. PUIS, UN RESEAU A DEUX DIMENSIONS DE PONTS 13A, B AYANT LA LARGEUR DES CONDUCTEURS EST FORME DANS LE FILM PHOTOSENSIBLE DE MANIERE A EXPOSER LES CONDUCTEURS SOUS-JACENTS. LES PONTS SONT ESPACES LES UNS DES AUTRES SUIVANT UNE MATRICE PREDETERMINEE DE SORTE QUE L'ESPACEMENT ENTRE PONTS CONTIGUS EST SUPERIEUR A L'ESPACEMENT ENTRE CONDUCTEURS CONTIGUS DANS LE CIRCUIT SOUS-JACENT. ENSUITE, UN MATERIAU CONDUCTEUR EST APPLIQUE ELECTROLYTIQUEMENT AUX PONTS ET A LA COUCHE PHOTOSENSIBLE POUR FORMER DES PROTUBERANCES D'INTERCONNEXION EN FORME DE CHAMPIGNON RELATIVEMENT GRAND 15. POUR CONFERER UNE RESISTANCE MECANIQUE PLUS GRANDE, LES PROTUBERANCES ET LA STRUCTURE ASSOCIEE SONT REVETUES AVEC UNE COUCHE DE RESINE EPOXYDE 17 QUI, APRES DURCISSEMENT, EST SOUMISE A UNE OPERATION D'ABRASION DE MANIERE A EXPOSER UN CIRCUIT A DEUX DIMENSIONS DE PATINS DE JONCTION PLATS 19.

Description

La présente invention concerne des procédés de fabrication de circuits
électriques présentant une grande
densité de conducteurs ou:fils, c'est-à-dire des conduc-
teurs ou fils étroitement espacés les uns des autres Plus particulièrement, la présente invention est relative à un procédé de fabrication par lots, à rendement élevé, pour la
formation de circuits à haute densité et d'éléments de con-
nexion électrique pour ces circuits, qui s'adaptent faci-
lement aux procédés classiques de jonction.
Le raccordement électrique entre un point d'un
dispositif électrique et quelque autre point peut être exé-
cuté par des moyens divers et avec une vaste plage de den-
sités Dans l'art de la microélectronique, ces procédés d'interconnexion électrique comprennent le câblage point par point, les plaquettes classiques à circuits imprimés (et de plus en plus non classiques), les circuits hybrides
à film épais et film mince, les conducteurs en élastomè-
re redondants et non redondants, et les motifs de métalli-
sation définis par masque qui sont executés au niveau "pu-
ce", Avec la complexité de plus en plus grande des cir-é
cuits intégrés et autres dispositifs électroniques, le be-
soin s'est fait sentir pour des motifs de conducteurs d'interconnexion présentant des densités de plus en plus
élevées La satisfaction de cet objectif dépasse les possi-
2.
bilités des technologies précédentes Les actions entre-
prises pour obtenir une résolution véritablement élevée,
ou des géométries à lignes fines, soulèvent aussi néces-
sairement des problèmes concomitants de fourniture de moyens faisables sur le plan industriel d'interconnexion électrique des conducteurs denses à d'autres composants de système tels que, par exemple, les circuits associés d'attaque.
Les problèmes d'interconnexion électrique à hau-
te densité se rencontrent particulièrement dans le domai-
ne des technologies de marquage appelées collectivement
"barres-image" Telle qu'elle est utilisée ici l'expres-
sion "barre$-image" signifie dispositif destiné à conver-
tir un ensemble de données en un ensemble correspondant
de signes sur une "copie dure", en général du papier.
Bïen que le papier soit le récepteur ultime de l'ensemble de données convertiest le processus de marquage n'a pas nécessairement besoin d'être direct, c'est-à-dire qu'il
y a de nombreuses barres d'image/impression qui font ap-
pel à un certain type de réception intermédiaire L'expres-
sion embrasse également toutes les formes de barres d'im-
pression dans lesquelles un réseau d'éléments d'écriture (transducteur) écrit une ligne de signaux d'image ayant la
largeur d'une plage pleine Le milieu en cours de marqua-
ge se déplace généralement au droit de la barre de sorte qu'une page complète est écrite alors que les transducteurs sont sélectivement validés sous la direction d'un courant d'entrée de données Un tel courant de données doit être produit,par exemple,par un ordinateur, un processus de mots,un dispositif de balayage d'entrée récurrent, ou une barre de lecture, Une "barre de lecture" doit s'entendre comme un dispositif capable de capturer des images visibles et de les transformer en ensemble de données électroniques représentatives Des réseaux de dispositifs de balayage à
couplage par charge qui "lisent" électroniquement un maté-
riau imprimé sont des exemples typiques de barres de lec-
ture Au sens systèmes ces dispositifs sont complémentai-
res aux barres-image cependant, au point de vue de l'in-
3, terconnexion, les considérations discutées ici et, plus particulièrement,les techniques de la présente invention,
s'appliquent aussi bien aux barres de lecture.
Avec les barres-image, le processus de marqua-
ge est exécuté soit directement, par exemple dans l'élec- trographie par décharge dans les gaz o une charge est déposée sur un récepteur isolant traité (par exemple du papier), soit indirectement, par formation d'une image
sur un récepteur intermédiaire,puis développement et trans-
fert de l'image à du papier Un autre exemple de marquage direct est celui des ensembles comportant un jet d'encre
sur une largeur partielle ou complète, Parmi les solu-
tions indirectes on peut citer les réseaux de diodes électroluminescentes, les réseaux de valves lumineuses à cristaux liquides,les réseaux de têtes magnétiques à
films minces, et divers réseaux électroluminescents.
La densité nécessaire en transducteurs dépend,
naturellement, du type d'impression à effectuer (par exem-
ple polices spéciales, graphiques, etc) et du degré de
résolution souhaité Pour les résolutions allant des ré-
solutions acceptables aux résolutions de haute qualité, toutes les technolgoies à barres-image impliquent une même condition, à savoir que les éléments de formation
d'image soient situés suivant une ligne avec une fréquen-
ce spatiale comprise entre 200 et 600 éléments par 25 mm.
Si l'on prend la médiane de 400 éléments par 25 mm (soit un total d'environ 4000 éléments pour une barre de 250 mm) et suppose pour simplifier des dimensions égales pour les éléments et les espacements, le problème d'interconnexion
équivaut à définir et interconnecter un motif de conduc-
teurs formés de lignes d'environ 30 micromètres séparées par des espacements de 30 microm tres 5 Cette analyse,
naturellement, procède de l'hypothèse que chaque trans-
ducteur doit être commandé par son propre circuit d'atta-
que, ou commutateur, qui fournit le niveau approprié de
courant ou de tension pour induire le marquages Les deman-
des d'interconnexion ne sont pas aussi strictes dans le cas
o il est possible d'avoir un multiplexage des transduc-
4.
teurs et circuits d'attaque, En outre, même dans ces agen-
cements, des problèmes d'interconnexion peuvent se présen-
ter qui ne sont pas résolus facilement ou économiquement par des procédés classiques De plus tant les systèmes circuits d'attaque-paires transducteurs que les agence-
ments multiplexés partagent la difficulté supplémentai-
re qui consiste à connecter les lignes des circuits d'at-
taque à leur circuit d'attaque respectif sans "facteur
pyramidal de sortie" d'une grandeur prohibitive.
Par conséquent, il est nécessaire de réduire la sévérité de la tâche consistant à interconnecter des conducteurs espacés étroitement Il existe également un besoin pour une variante de procédé de fabrication qui permettra d'obtenir des réseaux de circuits électriques
à haute densité et leurs interconnexions associées for-
mant des ensembles qui sont mécaniquement supportés d'une façon telle qu'un système totalement fabriqué, comportant
des éléments d'attaque et des connexions à des disposi-
tifs auxiliaires, aura une intégrité mécanique suffisan-
te pour résister à une manipulation normale et aux trai-
tements successifs lors de la formation d'une barre-ima-
ge, par exemple.
Selon la présente invention, on prévoit des pro-
cédés de formation de motifs de circuits conducteurs de haute densité et d'interconnexions électriques de ces motifs En particulier, l'invention prévoit des procédés de-formation de conducteurs à haute densité et de leurs
éléments individuels d'interconnexion, ces éléments d'in-
terconnexion étant espacés en formant deux réseaux dimen-
3 Q sionnels de manière à fournir des points de jonction com-
patibles avec les technologies d'interconnexion existantes.
Pour initialiser le processus, une couche d'un film mince de matériau photosensible ayant une épaisseur
uniforme est formée sur une surface lisse d'un subs-
trat conducteur, Le matériau photosensible est alors traité photolithographiquement à la façon d'un motif pour
exposer des parties données de la surface lisse du subs-
trat Les parties exposées du substrat sont alors soumi-
- 2531302
ses à un revêtement électrolytique pour former le motif de circuits conducteurs souhaité Ce motif de circuits est alors recouvert d'une couche de matériau isolant Ensuite des ponts sont formés dans la couche de matériau isolant pour exposer le motif de circuits conducteurs sous-jacent Les ponts sont espacés les uns des autres suivant un
réseau prédéterminé à deux dimensions de sorte que l'espa-
cement entre ponts contigus est supérieur à l'espacement
des conducteurs contigu$ dans le circuit sous-jacent En-
suite, le substrat avec sa couche est immergé dans un bain de revêtement o des éléments d'interconnexion avec le circuit conducteurprésentant des protubérances en forme de champignons en surélévation/sont formés par revêtement
électrolytique de chaque pont et de la couche isolante sui-
vant une certaine épaisseur Enfin, une couche supplémen-
taire de matériau isolant est appliquée à la surface com-
portant des protubérances de manière à fournir un support métallique à toute la structure tout en maintenant un isolement électrique entre éléments d'interconnexion Bien
que non essentielles, les parties les plus hautes des élé-
ments d'interconnexion en forme de protubérances peuvent
être enlevées pour former des patins de jonction plats.
Avec cette caractéristique de l'invention, il est préféra-
ble d'appliquer la couche finale de matériau isolant sui-
vant une épaisseur qui est supérieure à l'épaisseur, ou
hauteur, des éléments d'interconnexion en forme de protu-
bérances Ensuite, des parties des éléments d'interconne-
xion et de la couche isolante d'enrobage sont enlevées de manière à donner une surface sensiblement plane, les patins
plats de jonction se trouvant dans ce plan.
Selon une variante du procédé précédent, un pro-
cessus de revêtement électrolytique en deux étapes est uti-
lisé pour former le motif de circuits conducteurs Dans ce
procédé, on procède au dépôt d'un premier matériau conduc-
teur suivant une épaisseur égale a celle de la couche k mo-
tifs du matériau photosensible O Le motif obtenu par dépôt
électrolytique du premier matériau conducteur est alors re-
couvert par dépôt électrolytique d'un second matériau con-
6, 2531302
ducteur de manière à former le circuit à haute densité recherché Alors, une attaque préférentielle du premier
matériau conducteur par rapport au second matériau conduc-
teur sépare le circuit formé du substrat conducteur.
Dans une variante de procéde selon la présente inventionle motif de circuits conducteurs est fabriqué
par électroformage du substrat conducteur par l'intermé-
diaire d'une couche à motifs de matériau photosensible.
D'une manière analogue au procédé discuté précédemment,
1 î les éléments d'interconnexion présentant des protubéran-
ces en surélévation sont formés par revêtement électroly-.
tique des ponts formés et du matériau photosensible Ce-
pendant,l'emploi de l'électroformage dans cette variante
de procédé permet d'enlever ensuite mécaniquement du subs-
trat conducteur le circuit formé.
La présente invention sera bien comprise lors
de la description suivante faite en relation avec les des-
sins ci-joints dans lesquels: La figure 1 représente les étapes d'un procédé selon la présente invention; La figure 2 est une vue partielle, isométrique, des aspects de la structure formée par le procédé de la figure 1; La figure 3 est une vue à grande échelle d'une partie de la figure 1 f;
La figure 4 est un schéma d'un réseau rempli per-
mettant d'espacer les éléments d'interconnexion présentant des protubérances de manière à recevoir, par exemple, un ensemble de réseaux en forme de grille; La figure 5 représente schématiquement une puce
liée à un réseau périmétrique pour l'espacement des élé-
ments d'interconnexion présentant des protubérances;
La figure 6 représente un autre aspect du pro-
cédé de la figure 1 qui emploie deux étapes de revêtement électrolytique pour former le motif de conducteurs; et La figure 7 est un autre procédé qui emploie
l'électrof Qrmage pour produire le motif de conducteurs.
Un procédé préféré de fabrication d'un circuit 7 t 2531302
selon la présente invention est -représenté en figure 1.
Le procédé commence par la préparation d'un substrat
conducteur approprié 10 Alors qu'on peut employer une vas-
te gamme de matériaux pour constituer le substrat 10, on a trouvé qu'une plaque de laiton est plus particulière-
ment avantageuse L'homme de l'art remarquera que ce subs-
trat conducteur doit avoir une épaisseur telle qu'elle permet d'assurer la stabilité dimensionnelle pendant son
traitement ultérieur La surface supérieure 12 du subs-
trat 10 présente un fini donnant une surface ultra-lisse.
Le terme "surface ultra'lisse" signifie que la surface su-
périeure traitée 12 du substrat 10 a un fini de surface de l'ordre de 50 x 10-6 mm efficaces Cette définition doit s'entendre comme un terme de l'art signifiant que,
sur la zone en question, le fini de surface varie en mo-
yenne de 50 x 10 6 mm Alors qu'on préfère un fini de sur-
face de l'ordre de 50 x 10-O 6 mm, on a trouvé qu'un fini dans la gamme 50 250 x 10 O-6 mm est satisfaisant Un tel fini de surface est obtenu par un moyen approprié, connu
des spécialistes de l'art, par exemple par coupe au dia-
mant par pivotement On notera que ce processus de fini-
tion de surface est une étape critique pour obtenir un revêtement uniforme, reproductible, du motif conducteur
en surface à lignes fines, comme cela sera décrit ulté-
rieurement.
Une couche uniforme d'un film mince en matériau photosensible est alors appliquée à la surface traitée 12 du substrat 10,o On préfère appliquer une couche aussi mince que possible, dans la mesure oi son épaisseur est suffisante pour assurer un revêtement continu exempt de trous d'épingle Une couche de l'ordre généralement de 1
â 15 microns est souhaitable.
Telle qu'elle est utilisée ici, l'expression "matériaux photosensibles" s'entend pour des matériaux pouvant former un film continu, senatsible la lumière ou autre rayonnement de sorte que les surfaces exposées (ou non exposées) du film peuvent être traitées sans affecter les zones non affectées (ou affectées), Le traitement 8.
dont il est question est généralement un traitement ef-
fectué avec un solvant de manière à obtenir une dissolu-
tion sélective Tout matériau répondant à la définition
précédente convient dans le procédé décrit, dans la me-
sure toutefois ou le matériau doit pouvoir être appliqué sous forme d'une couche à film mince ayant une épaisseur
uniforme,contr 1 lée, de manière à donner des motifs pré-
sentant une haute résolution (lignes, points, etc) Les
réserves connues font partie de cette catégorie de maté-
riaux et comprennent le matériau photosensible dont l'uti-
lisation est préférée dans les processus faisant l'objet
de la présente description Ce matériau dit Shipley AZ
1350 J est une réserve citée à titre d'exemple que l'on a trouvé tout à fait satisfaisante La couche sous forme de film mince, uniforme, d'une telle réserve est obtenue en suivant un procédé classique, par exemple par revêtement par immersion, revêtement par pulvérisation, revêtement en
rotation ou analogue On a trouvé comme étant spécifique-
ment inacceptables les films formés avec une réserve cons-
tituée de photopolymère laminé tel que le matériau dit Riston (marque déposée de la société dite E I du Pont de Nemours and Co) à cause de leur inaptitude à donner des
couches suffisamment minces ou des rapports d'aspect im-
portants après développement Cependant, cela n'est pas destiné à exclure la possibilité de réalisation à la suite de développements technologiques à venir d'un film massif de réserve qui apportera le degré de résolution dont on
a ici besoin Il est bien entendu que de tels développe-
ments entrent, naturellement, dans le cadre de la pré-
sente invention tel qu'il est revendiqué ensuite.
En faisant appel aux techniques classiques compa-
tibles avec la réserve particulière employée, on définit photolithograpkiquement le motif désiré de conducteurs
(circuit) dans la couche de réserve, Les diverses techni-
ques d'exposition, développefent et analogue, sont bien connues de l'homme de l'art et, par conséquent, ne seront
pas décrites en détail, Après ce traitement photolitho-
graphique, on obtient la structure représentée en figure 9,
la Pour simplifier et rendre la description plus claire,
un motif répétitif de lignes de réserve 14 est représenté
qui définit un motif à masque exposant des parties sélec-
tionnées de la surface lisse 12 du substrat qui doivent être revêtues de manière à former le motif de circuits
conducteurs recherché, Comme le procédé de la présente in-
vention est particulièrement avantageux pour former des
fils espacés étroitement les uns des autres et des élé-
ments d'interconnexion de ces fils, le motif exposé peut être un réseau de ces conducteurs constitués de lignes fines En variante, le motif exposé peut avoir la forme de barres conductrices ou de styles individuels de marquage
(comme, par exemple, pour l'électrographie).
On place ensuite la structure à motifs de la fi-
gure la dans un bain, ou solution de revêtement, choisi de manière a être compatible avec le matériau conducteur devant être appliqué électrolytiquement sur le substrat
Dans le processus préféré, le nickel constitue le ma-
tériau conducteur choisi, et on utilise un bain approprié de nickel, par exemple soit des bains de revêtement de sulfamate de nickel brillant, soit de nickel brillant Le processus de revêtement est contrôlé de façon que le nickel recouvre le support en laiton et les lignes de réserve 14 de manière à former des conducteurs ou barres conductrices
18, ayant la forme en coupe d'un champignon comme le mon-
tre la figure lb Une variante de l'étape de revêtement ayant particulièrement la préférence est représentée en
figure 6 Dans ce mode de réalisation, deux matériaux con-
ducteurs différents sont utilisés pour former les barres conductrices revêtues Dans cette figure, aes lignes de réserve 64 et un substrat 60 correspondent aux éléments 14
et 16, respectivement,de la figure 1 Sur le substrat mas-
qué, on forme initialemen-t par revêtement des "lignes" 62 avec un premier matériau conducteur suivant une épaisseur égale à l'épaisseur de la couche à motifs en réserve,
c'est-à-dire jusqu'à un niveau correspondant à 1 a surfa-
ce supérieure des lignes de réserve 64 Ce revêtement a lieu, naturellement, dans un bain de revêtement approprié 10. pour le premier matériau conducteur Ensuite, l'ensemble partiellement revêtu est immergé dans un nouveau bain et un second matériau conducteur est appliqué sur le premier
matériau conducteur de manière à former des barres con-
ductrices 66 de plus grande dimension (c'est-à-dire par rapport aux lignes conductrices revêtues 62) Dans le
procédé préféré, on choisit du cuivre pour le premier ma-
tériau conducteur, c'est-à-dire pour les lignes conductri-
ces 62) et du nickel pour le second matériau conducteur
(c'est-à-dire pour les barres conductrices 66) Ce proces-
sus de revêtement en deux étapes est avantageux car, lors-
que la structure complète est terminée, les lignes en cui-
vre 62 peuvent faire l'objet d'une attaque préférentielle par rapport aux barres en nickel 66 de façon à obtenir un circuit souple "à fond plat", lisse le long des barres 66. Apres fabrication du réseau de barres revêtues
18, l'ensemble est revêtu d'une couche 11 de matériau iso-
lant Dans le procédé préféré, la couche 11 est constituée d'un film épais de réserve, appliqué suivant une épaisseur comprise entre 0,013 et 0,05 mm, Cependant, on notera qu'on peut utiliser pour constituer la couche 11 tout polymère pouvant former des motifs Comme représenté en figure lc,
la couche isolante 11 forme des motifs (par exemple, pho-
tolithographiquement lorsqu'elle est constituée d'une ré-
serve) et est traitée de manière à former des ponts avec les barres conductrices 18 Selon un aspect important de la présente invention,la configuration des ponts est choisie
de manière à répartir effectivement les points d'intercon-
nexion avec les barres 18 suivant un espace à deux dimen-
sions, Cela est représenté plus clairement en figure 2 o les barres contiguës 18 a et 18 b présentent des ponts en quinconce et espacés 13 a et 13 b, respectivement On verra qu'un tel agencement transforme effectivement un problème
d'interconnexion à une dimension et haute densité en solu-
tion sous forme de réaeau à deux dimensions, moins dense et davantage mattrisable, On peut employer une vaste gamme
de motifs pour les ponts, et pour les protubérances de con-
il, tact fabriquées ultérieurement (comme cela ultérieurement sera discuté) La configuration particulière choisie sera
dictée par un certain nombre de facteurs, dont l'espace-
ment et le nombre de barres conductrices, les moyens et la manière pour réaliser l'interconnexion entre protubé-
rances de contact et dispositifs auxiliaires, et analo-
gues.
La-figure 4 représente un agencement dans le-
quel le motif de ponts (protubérances de contact) est
constitué d'un réseau rempli deux dimensions On remar-
quera que cette figure est simplement schématique et don-
née seulement à titre de description Le report à la fi-
gure 2 illustrera avec davantage de précision le vérita-
ble aspect du réseau d'éléments d'interconnexion En fi-
* gure 4, on peut voir que des barres conductrices conti-
guës 41 a, 41 b,41 c, 41 d comportent des éléments d'inter-
connexion respectivement en quinconce 42 a,42 b, 42 c et
42 d Cette configuration en quinconce se répète de maniè-
re & réaliser les interconnexions nécessaires avec les barres restantes, représentées en figure 4, donnant ainsi
le motif "rempli" à deux dimensions, On comprendra natu-
rellement que les protubérances d'interconnexion 42 a, 42 b, 42 c, 42 d etc sont dimensionnées et espacées de manière à permettre l'utilisation des techniques d'interconnexion
classiques, par exemple par soudage à la poche ou liai-
son par élastomère, La figure 5 représente un autre agencement dans lequel les ponts et les éléments d'interconnexion forment
un ensemble périmétrique Comme dans le cas du réseau rem-
pli de la figure 4,1 e périmètre ou motif de protubérances est tel que l'espacement entre barres contigués (à des
fins d'interconnexion) est effectivement réparti de ma-
nière que l'lnterconnexion avec des patins de contact 56 de la puce 54 puisse être facilement réalisée avec des fils classiques 58, On remarquera qu'on peut utiliser
beaucoup d'autres motifs et techniques de formation d'élé-
ments d'interconnexion en dehors de ceux qui sont représen-
tés en figures 4 et 5, 12.
Après formation de pontson immerge de nou-
veau l'ensemble dans un bain approprié et procède au re-
vêtement de manière à former les éléments d'interconne-
xion aux barres 18 Dans cette étape, représentée en figu-
re ld, on forme des éléments d'interconnexion présentant
des protubérances surélevées 15 par revitement électroly-
tique de chaque pont 13 et du dessus de la couche isolan-
te 11 Les éléments d'interconnexion à protubérances for-
més de cette manière ont la forme de gros (par rapport aux barres 18) champignons ronds qui sont symétriques
comme cela est suggéré plus clairement en figure 2.
Ensuite, une couche d'enrobage en matériau iso-
lant 17 est appliquée de manière à constituer l'isolement électrique entre les éléments d'interconnexion 15 et à
conférer de l'intégrité mécanique la structure De pré-
férence, la couche de matériau isolant est constituée d'un matériau polymère tel qu'une résine époxyde liquide Une telle résine époxyde peut être appliquée sous forme de revêtement épais (d'une épaisseur spérieure à 0,25 mm) et durcie in situ Le revêtement de résine époxyde (c'est-à- dire la couche 17) peut être appliqué suivant une épaisseur qui laissera exposées les parties supérieures
des éléments d'interconnexion 15 (par contraste avec l'en-
robage complet représenté en -figure le) Ces parties ex-
posées des protubérances de contact constitueront alors les points de contact pour la jonction des dispositifs
électroniques auxiliaires Cependant, il est particulière-
ment avantageux de revêtir complètement les protubéran-
ces de contact comme cela est représenté en figure le A
la suite de cette procédure, des parties tant de la cou-
che en polymère d'enrobage 17 que des éléments d'inter-
connexion sont enlevées, par exemple, par abrasion, par
attaque au plasmarde manière à former des patins de jonc-
tion plats se présentant sur une surface sensiblement pla-
ne, Cette construction est représentée en figure lf, o
est également représentée une étape supplémentaire (en op-
tion) d'application d'un matériau supplémentaire conduc-
teur, c'est- à-dire une vaporisation d'or 19, sur les pa-
13. tins de jonction plats Dans l'étape finale, le circuit
complet est séparé du substrat 10 Comme indiqué précé-
demment en liaison avec la figure 6, dans le procédé pré-
féré, cela est exécuté en procédant à une attaque préféren-
ttelle des lignes conductrices en cuivre 62 vis-à-vis des
barres en nickel 66 dans une solution appropriée.
Les objectifs indiqués précédemment comprennent la fourniture de circuits électriques à haute densité
et de leurs interconnexions, Selon cet aspect de la présen-
te invention, il est particulièrement souhaitable de four-
nir des géométries de fines lignes conductrices ayant des fréquences spatiales de l'ordre de 400 par 25 mm Avec une telle densité que permettent d'atteindre les procédés de l'invention, les barres individuelles 18 de la figure 1 seraient espacées d'axe en axe de 0,06 mm Les éléments d'interconnexion 15 en forme de champignon seraient alors espacés d'axe en axe de 0,75 mm et auraient un diamètre de l'ordre de 0, 38 mm (donnant des patins de jonction plats
présentant des diamètres de l'ordre de 0,25 mm) On re-
marquera que l'espacement réalisable de ces emplacements de jonction est compatible avec la technologie classique d'interconnexion, ce qui permetune connexion facile avec
des dispositifs électroniques auxiliaires.
Un autre procédé de fabrication est représenté en figure 7 Comme cela est indiqué brièvement ci-dessus, cet autre procédé est basé sur une étape d'électroformage
(par opposition au revêtement électrolytique) pour le tra-
ce du motif de circuit a haute densité sur le substrat
conducteur Les spécialistes en matière de photofabrica-
tion, et plus particulièrement en procédés de revêtement, remarqueront que les motifs de conducteurs obtenus par
électroformage peuvent être enlevés (c'est-à-dire sépa-
rés mécaiquement) d'un support conducteur temporaire avec
une facilité relative, En ce qui concerne le procédé re-
présenté en figure 7, cet çspect constitue une distinction importante par rapport au procédé de la figure 1 et de
sa variante de la figure 6, dans lequel il faut faire ap-
pe I & une étape de détachement chimique, ou attaque, pour 14.
séparer le circuit terminé du support.
En liaison maintenant plus spécifiquement avec
la figure 7, on a représenté divers stades de la forma-
tion d'un circuit selon cette variante de procédé Un ré-
seau de barres conductrices 72, ou styles, enrobé dans un revêtement isolant 74, tel qu'une résine époxyde durcie, est formé sur utn substrat conducteur ou mandrin 70 Ce
motif de circuit enrobé à lignes fines est formé en prépa-
rant d'abord le substrat conducteur 70 pour une opération d&lectroformage Comme dans le cas des procédés décrits précédemment, la préparation initiale du substrat est un aspect essentiel de la présente invention Tant ici que
précédemment, il est nécessaire d'obtenir une surface ul-
tra-lisse pour le substrat 70 de façon que la formation
ultérieure des barres 72 (et des barres conductrices revê-
tues 18 de la figure 1) se fasse en lamelles et non en
colonnes Une telle croissance en lamelles produit des bar-
res uniformes qui constituent la fondation pour une forma-
tion précise des éléments d'interconnexion à protubérance en surélévation lors des étapes ultérieures Il existe un choix considerable pour la constitution du substrat conducteur 70 La gamme comprend les mandrins classiques d'électroformage ou de revêtement tels que les mandrins
en laiton, cuivre, chrome sur verre ou acier inoxydable.
L'utilisation du laiton ou du cuivre implique celle d'un
réactif pour enlever le mandrin du réseau de styles D'au-
tre part, l'utilisation soit de chrome sur du verre, soit
d'acier inoxydable permet de détacher mécaniquement le ré-
seau du mandrin Comme le détachement mécanique présente des avantages,on recommande ici l'utilisation de ce type
de mandrin, Une condition générale pour ces mandrins déta-
chables mécaniquement est que le matériau conducteur (métal) puisse être poli pour donner un flni de surface de l'ordre de 50 à 250 10 '6 mm efficaces, A un suhbtrat de cette nature, on applique d'abord
un matériau photosensible approprié tel qu'une réserve.
On prépare alors un dessin-modèle pour la formation des
motifs souhaités d'un réseau de styles, et procède à l'ex-
o position de la couche de réserve Le développement et le traitement effectués de la manière classique se traduisent par le transfert final du dessin-modèle à la réserve Le réseau de styles 72 est alors électroformé sur le substrat 70 en utilisant le masque de réserve avec son motif De nouveau, en faisant appel à des techniques classiques, la réserve restante est enlevée, laissant les styles 72 sur
le mandrin Le réseau est alors revêtu d'un matériau iso-
lant, de préférence d'une résine époxyde liquide La rési-
ne époxyde est alors durcie, formant un revêtement 74 qui
épouse toutes les formes, Comme indiqué ci-dessus, I'uti-
lisation d'un revêtement relativement épais (supérieur à 0,25 mm) de résine époxyde assure un support mécanique
pour le réseau de conducteurs qui confère le degré d'in-
tégrité mécanique nécessaire à une manipulation normale
et a l'application et au durcissement ultérieurs des maté-
riaux lors des étapes 1 venir Grace à un choix approprié de la résine époxyde, des catalyseurs et des cycles de durcissement, il est possible de conserver la maîtrise des
variations dimensionnelles De plus, comme le durcisse-
ment d'une résine époxyde est une réaction chimique à con-
densation, avec des produits non volumineux, on évite les problèmes de gauchissement et de blanchiment liés aux techniques connues qui utilisent des films en copolymère
épais coulé avec solvant De tels procédés connus, en par-
ticulier l'utilisation de films en polymère épais coulés
avec solvant, souffrent de l'inconvénient qu'ils nécessi-
tent l'enlèvement de grosses quantités de solvants fré-
quemment hygroscopiques.
Le réseau de styles revêtu est alors séparé du mandrin c'est-à-dire du substrat 70 Le côté mandrin du
réseau (c'est-a-dire la surface revêtue du réseau précé-
demment contiguë à la surface lisse du substrat 70) est
recouverte d'une couche de matériau photosensible appro-
prie tel qu'une réserve suivant une épaisseur d'environ 0,013 à 0,05 mm Cde préférence 0,25 mi ou moins), comme
représenté en figure 7 bh En faisant appel à un dessin-mo-
dèle approprié, un jeu de ponts enregistrés 78, tels que 16 l ceux décrits dans les vues en plan des figures 4 ou 5,
forme un motif, et est sp-uliis à une attaque d'une maniè-
re sélective entre la couche 76 de réserve et les sty-
les 72.
on immerge alors l'ensemble dans une solution appropriée et forme des zones en forme de champignon de grande dimension c'est-à-dire d'éléments d'interconnexion
en forme de protubérances 71, par sur-revêtement électro-
lytique des styles auxquels on a sélectivement accès.
De préférence, tant les styles 74 que les éléments d'in-
terconnexion 71 sont constitués de nickel On remarque-
ra que, pour cette étape de revêtement, on doit réaliser un contact électrique approprié avec les styles/barres
individuels Un tel contact peut être assuré par une bar-
re conductrice commune {non représentée) ou par des grou-
pes de barres conductrices placés commodément en contact avec les styles individuels, par exemple à l'extrémité du motif de circuit,
A la structure d'interconnexion en forme de pro-
tubérance de la figure 7 d, on applique alors une couche de matériau isolant 73 De préférence, cette couche est
constituée d'un revêtenent en résine époxyde ayant un coef-
ficient de dilatation thermique adapté à celui de la cou-
che 74 Par exemple, la même résine époxyde liquide que
celle utilisée pour la couche 74 peut être appliquée et dur-
cie in situ Comme représenté en figure 7 e, il est préfé-
rable d'appliquer ûun revêtement présentant une épaisseur supérieure à "l'épaisseur" des éléments d'interconnexion en forme de protubérance 71 Comme avec le procédé de la
figure 1, un tel enrobage n'est pas absolument nécessai-
re et, par exemple, une couche de cette nature peut être appliquée suivant une épaisseur qui laissera exposées les parties supérieures des éléments d'interconnexion 71, Lorsqu'on utilise l'étape préférée d'enrobage complet,
les sommets des éléments d'interconnexion sont alors ex-
posés par enlèvement partiel de parties des éléments d'interconnexion 71 et du revêtement 73 Cela peut être réalisé soit en faisant appel à des abrasifs, à une
2531302 -
attaque au plasma, ou par ion, soit en employant un tout
autre moyen approprié On obtient ainsi une surface sen-
siblement plane présentant un réseau de patins de jonc-
tion plats ayant la structure en coupe représentée en fi-
gure 7 f En option, on peut procéder à une projection d'or
sur les patins 75.
A ce stade, le circuit est complet et prêt à
être interconnecté à des dispositifs électroniques auxi-
liaires, et incorporé, par exemple, dans une barre-image.
Etant donné que, à des fins d'interconnexion, la densité des barres conductrices 72 (et des barres 18 de la figure
1) a été transformée Cc'est-à-dire que l'espacement ef-
fectif des fils a été réparti sur une surface à deux di-
mensions), on peut utiliser des techniques classiques telles que la jonction par fil En variante, on pourrait
employer une connexion classique par soudure ou par élas-
tomère à un circuit enregistré de contacts sur l'arrière
d'un support de matrice secondaire.
L'homme de l'art remarquera que les procédés dé la présente invention ont été décrits en liaison avec un circuit simple de conducteurs/barres conductrices pour la clarté de la discussion, Alors que la présente invention a été décrite en conjonction avec un tel circuit et avec des procédés spécifiques de fabrication, il est évident que beaucoup d'alternatives, modifications et variantes
apparaîtront à l'homme de l'art, Par conséquent, la pré-
sente invention est destinée à couvrir de telles alterna-
tives, modifications et variantes comme cela apparaît
dans l'esprit et l'objet des revendications annexées.
L'appréciation de certaines des valeurs de me-
sures indiquées ci-dessus doit tenir compte du fait
qu'elles proviennent de la conversion d'unités anglo-sa-
xonnes en unités métriqneas 17.

Claims (12)

REVENDICATIONS
1 Procédé de formation d'un circuit électri-
que, comprenant les étapes suivantes:
a) la formation d'une couche d'épaisseur unifor-
me de matériau photosensible sur une surface lisse d'un substrat conducteur;
b) le traitement photolithographique de maté-
riau photosensible pour exposer des parties sélectionnées de la surface lisse du substrat; c) la formation d'un motif de circuit conducteur par revêtement électrolytique des parties exposées de la surface lisse; d) la couverture du motif de circuit conducteur avec une couche de matériau isolant; e) la formation de ponts à travers la couche de matériau isolant de manière à exposer sélectivement le motif du circuit conducteur; f) le revêtement électrolytique de chaque pont et de la couche isolante suivant une épaisseur choisie de manière à former des éléments d'interconnexion en forme
de protubérance en surélévation sur le circuit conduc-
teur; g) l'application d'une couche de matériau isolant
ayant une épaisseur donnée de manière à obtenir un isole-
ment électrique entre les éléments d'interconnexion.
2 Procédé selon la revendication 1, caractéri-
sé en ce qu'il comprend en outre l'étape suivante:
h) l'enlèvement sélectif de parties des élé-
ments d'interconnexion de manière à former des patins de
jonction plats.
3 Procédé selon la revendication 2,caractéri-
sé en ce que l'étape d'application Cg) comprend l'applica-
tiondu matériau isolant suivant une épaisseur supérieure à celle des éléments d'interconnexion; et
o l'étape Mh) d'enlèvement comprend l'enlève-
ment sélectif de parties des éléments d'interconnexion et de parties de la couche isolante de manière à obtenir une surface sensiblement plate, cette surface comprenant 18,
1 9, 2531302
les patins de jonction platsq
4 Procédé selon la revendication 3, caracté-
risé en ce qu'il comprend en outre l'étape suivante, exé-
cutée i l'issue de l'étape d'enlèvement i) le dépôt de matériau conducteur supplémen-
taire sur les patins de jonction plats.
Procédé selon les revendications 1, 2, 3 ou
4, caractérisé ence que l'étape de revêtement électrolyti-
que (c) comprend: cl) le revêtement électrolytique avec un premier matériau conducteur suivant une épaisseur égale à celle de la couche de matériau photosensible;et
c 2) le sur-revetement du premier matériau conduc-
teur avec une épaisseur pré-choisie d'un second matériau-
conducteur.
6 Procédé selon la revendication 5, caractéri-
sé en ce que le premier matériau conducteur comprend du cui-
vre et le second matériau conducteur comprend du nickel.
7 Procédé selon la revendication 6, caractéri-
2 Q sé en ce que le premier matériau conducteur est soumis à une attaque préférentielle vis-à vis du second matériau
conducteur de manière a séparer le circuit formé du subs-
trat conducteur,
8 Procédé de formation d'un circuit électri-
que comprenant les étapes suivantes: a) la formation d'une couche d'une épaisseur uniforme de matériau photosensible sur une surface d'un substrat conducteur; b) le traitement photolithographique du matériau photosensible de manière a exposer des parties choisies de la surface lisse du substrat;
c) l'électroformage d'un motif de circuit con-
ducteur sur les parties exposées de la surface lisse; d) le revêtement du profil du motif de cirduit conducteur avec un matériau isçlant; e) l'enlèvement du circuit revêtu du substrat conducteur;
f) l'application d'une couche de matériau photo-
2531302
sensible d'une épaisseur prédéterminée sur la surface du circuit précédemment contigu au substrat conducteur; g) la formation de ponts à travers la couche de matériau photosensible de manière à exposer sélectivement le motif de circuit conducteur; h) le revêtement électrolytique de chaque pont et du matériau photosensible suivant une épaisseur choisie
de manière à former des éléments d'interconnexion en for-
me de protubérance en surélévation sur le circuit conduc-
teur; i) l'application d'une couche de matériau isolant ayant-une épaisseur donnée de manière à former un isolement
électrique entre les éléments d'interconnexion.
9 Procédé selon la revendication 8, caractéri-
sé en ce qu'il comprend en outre l'étape suivante j) l'enlèvement sélectif de parties des éléments
d'interconnexion de manière à former des patins de jonc-
tion plats.
Procédé selon la revendication 9, caracté-
risé en ce que l'étape d'application (i) comprend l'appli-
cation du matériau isolant suivant une épaisseur supérieure a celle des éléments d'interconnexion; et oa l'étape d'enlèvement (j) comprend l'enlèvement sélectif de parties des éléments d'interconnexion et de
parties de la couche isolante de manière à former une sur-
face sensiblement plane, cette surface comprenant les pa-
tins de jonction plats.
11 Procédé selon la revendication 10, caracté-
risé en ce qu'il comprend en outre l'étape suivante exécu-
tée à l'issue de l'étape d'enlèvement:
k) le dép Ot de matériau conducteur supplémentai-
re sur les patins de jonction plats,
12 Procédé selon les revendications 8, 9, 10
ou 11, caractérisé en ce qu'il comprend en outre la sépa-
ration du circuit formé du substrat conducteurs
FR8308821A 1982-07-30 1983-05-27 Procedes de formation d'un circuit electrique a haute densite et d'elements d'interconnexion pour le circuit Withdrawn FR2531302A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US40345282A 1982-07-30 1982-07-30

Publications (1)

Publication Number Publication Date
FR2531302A1 true FR2531302A1 (fr) 1984-02-03

Family

ID=23595826

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8308821A Withdrawn FR2531302A1 (fr) 1982-07-30 1983-05-27 Procedes de formation d'un circuit electrique a haute densite et d'elements d'interconnexion pour le circuit

Country Status (3)

Country Link
JP (1) JPS5933895A (fr)
FR (1) FR2531302A1 (fr)
GB (1) GB2124830A (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650667A (en) * 1995-10-30 1997-07-22 National Semiconductor Corporation Process of forming conductive bumps on the electrodes of semiconductor chips using lapping and the bumps thereby created
DE10023539B4 (de) * 2000-05-13 2009-04-09 Micronas Gmbh Verfahren zum Herstellen eines Bauteils

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2033408A1 (fr) * 1969-02-27 1970-12-04 Siemens Ag
FR2404990A1 (fr) * 1977-10-03 1979-04-27 Cii Honeywell Bull Substrat d'interconnexion de composants electroniques a circuits integres, muni d'un dispositif de reparation
GB2080034A (en) * 1980-07-08 1982-01-27 Olten Ag Elektro Apparatebau A push-button switch

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB845453A (en) * 1957-05-30 1960-08-24 Nat Res Dev Improvements in or relating to electrical circuit elements
GB1175832A (en) * 1965-10-12 1969-12-23 Emi Ltd Improvements relating to the production of an Electrical Conductor Adhering to an Insulating Support
FR1569479A (fr) * 1967-07-13 1969-05-30
US3516156A (en) * 1967-12-11 1970-06-23 Ibm Circuit package assembly process
CA942433A (en) * 1969-06-10 1974-02-19 Minnesota Mining And Manufacturing Company Alumina palladium composite
DE3021896A1 (de) * 1980-06-06 1982-03-25 Schering Ag, 1000 Berlin Und 4619 Bergkamen Verfahren zur herstellung von gedruckten schaltungen

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2033408A1 (fr) * 1969-02-27 1970-12-04 Siemens Ag
FR2404990A1 (fr) * 1977-10-03 1979-04-27 Cii Honeywell Bull Substrat d'interconnexion de composants electroniques a circuits integres, muni d'un dispositif de reparation
GB2080034A (en) * 1980-07-08 1982-01-27 Olten Ag Elektro Apparatebau A push-button switch

Also Published As

Publication number Publication date
JPS5933895A (ja) 1984-02-23
GB8320548D0 (en) 1983-09-01
GB2124830A (en) 1984-02-22

Similar Documents

Publication Publication Date Title
JP4278982B2 (ja) 基板上に超小型電子ばね構造体を作製するための方法
EP0266019A2 (fr) Procédé analogue à la photographie pour former une image sur du chocolat
EP0340100A1 (fr) Procédé de réalisation de cartes à mémoire et cartes obtenues par ledit procédé
EP0277854A1 (fr) Procédé de réalisation de cartes à mémoire et cartes obtenues par la mise en oeuvre dudit procédé
JP4048019B2 (ja) 多層配線基板及びその製造方法
FR2516448A1 (fr) Procede de fabrication d'une trame d'imprimerie tournante a zones epaissies
JP2007070709A (ja) 電鋳型、電鋳型の製造方法及び電鋳部品の製造方法
FR2531302A1 (fr) Procedes de formation d'un circuit electrique a haute densite et d'elements d'interconnexion pour le circuit
US20090199401A1 (en) Method for forming cast flexible substrate and resultant substrate and electronic device
US20030127002A1 (en) Multilayer architechture for microcontact printing stamps
US7670874B2 (en) Plated pillar package formation
JPH05239682A (ja) エレクトロフォーミング方法
JP2001347529A (ja) 配線基板製造用スタンパ及びスタンパの製造方法
JP3934558B2 (ja) スタンパの製造方法
JP2005161667A (ja) 微細金型の製造方法
JPH0814039B2 (ja) 回路基板用樹脂成形金型を使用した基板の製造方法
FR2531599A1 (fr) Jonction multiple de fils tres etroitement espaces sur des substrats contigus
TWI261836B (en) Stamper, and method for manufacturing thereof
FR2560399A1 (fr) Procede de fabrication d'un pochoir
EP3889683A1 (fr) Procédé de réalisation d'une zone d'individualisation d'un circuit intégré
EP1492102A3 (fr) Procédé de fabrication d'une matrice pour support d'enregistrement optique
FR2735647A1 (fr) Carte de cablages en resine organique stratifiee et procede pour sa fabrication
JP2005026412A (ja) 配線基板の圧印製造用金型及びその製造方法
KR100275372B1 (ko) 회로기판 제조방법
JP4632657B2 (ja) 光学部品

Legal Events

Date Code Title Description
ST Notification of lapse