KR20040077268A - 듀얼 다마신 공정의 퓨즈 형성방법 - Google Patents

듀얼 다마신 공정의 퓨즈 형성방법 Download PDF

Info

Publication number
KR20040077268A
KR20040077268A KR1020030012766A KR20030012766A KR20040077268A KR 20040077268 A KR20040077268 A KR 20040077268A KR 1020030012766 A KR1020030012766 A KR 1020030012766A KR 20030012766 A KR20030012766 A KR 20030012766A KR 20040077268 A KR20040077268 A KR 20040077268A
Authority
KR
South Korea
Prior art keywords
fuse
forming
pattern
pad
opening
Prior art date
Application number
KR1020030012766A
Other languages
English (en)
Other versions
KR100476938B1 (ko
Inventor
최자영
이기영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0012766A priority Critical patent/KR100476938B1/ko
Priority to US10/787,680 priority patent/US7101804B2/en
Publication of KR20040077268A publication Critical patent/KR20040077268A/ko
Application granted granted Critical
Publication of KR100476938B1 publication Critical patent/KR100476938B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

듀얼 다마신 공정의 퓨즈 형성방법을 제공한다. 이 방법은 기판에 듀얼 다마신 공정을 사용하여 배선 패턴 및 퓨즈 패턴을 형성하는 것을 포함한다. 배선 패턴 및 퓨즈 패턴이 형성된 기판 전면에 패시베이션막을 형성하고, 패시베이션막을 패터닝하여 배선 패턴의 일부분을 노출시키는 패드 오프닝을 형성한다. 패드 오프닝 내의 배선 패턴 상에 패드 오프닝에 인접한 패시베이션막 상으로 확장된 부분을 갖는 금속 패드를 형성한다. 퓨즈 패턴 상부의 패시베이션막을 부분식각(partially etch)하여 퓨즈 오프닝을 형성한다.

Description

듀얼 다마신 공정의 퓨즈 형성방법{METHOD OF FORMING FUSE INTEGRATED WITH DUAL DAMASCENE PROCESS}
본 발명은 반도체 소자의 배선 형성공정에 관한 것으로써, 듀얼 다마신 공정이 적용된 반도체 소자의 제조방법에 있어서, 외부신호의 입력 및 출력을 위한 패드와, 회로의 선택적 전환 및 연결을 위한 퓨즈를 형성하는 방법에 관한 것이다.
반도체 소자는 기판에 형성된 복수의 단위소자들과, 디자인된 레이아웃에 따라 상기 단위소자들을 전기적으로 연결하는 배선을 포함한다. 반도체 소자는 고유 기능을 수행하기 위하여 전원 및 전기적 신호를 입력 또는 출력하기 위한 패드들을 갖추고 있고, 전기적 테스트에서 불량으로 판단된 모듈 또는 단위소자를 예비회로로 전환하기 위한 퓨즈들을 갖추고 있다.
지금까지 통상적으로 많이 사용해 왔던 알루미늄 배선 공정에서 퓨즈를 형성하는 방법은 다수의 기술문헌 및 특허로 공지된 바 있고, 다양한 퓨즈 형성공정이 반도체 제조에 적용되고 있다. 소자의 고속화, 고품질의 신호출력 및 생산단가의 절감을 위해 최근에는 구리 듀얼 다마신 공정이 반도체 제조공정에 적용되고 있다. 구리 듀얼 다마신을 적용한 배선 공정의 경우, 구리 패드 형성이 용이하지 않기 때문에 알루미늄등 패터닝이 용이한 금속을 사용하여 패드를 형성한다.
미국 특허 번호 5,444,012 "퓨즈를 갖는 반도체 집적회로 소자의 제조방법"(U.S. Patent No. 5,444,012 "METHOD FOR MANUFACTURING SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE HAVING A FUSE ELEMENT") 및 미국 특허 번호 6,440,833 "퓨즈 오프닝 공정에서 구리 패드 구조물을 보호하는 방법"(U.S. Patent No. "METHOD OF PROTECTING A COPPER PAD STRUCTURE DURING A FUSE OPENING PROCEDURE") 등은 반도체 소자의 퓨즈 형성을 위한 다양한 방법을 개시하고 있다.
도 1 내지 도 3은 종래의 퓨즈 형성방법을 설명하기 위한 공정단면도들이다.
도 1을 참조하면, 종래기술은 반도체 기판(10) 상에 배선(12a) 및 퓨즈 전극들(12b)을 형성하는 것을 포함한다. 상기 배선(12a) 및 상기 퓨즈 전극들(12b)이 형성된 반도체 기판(10) 상에 층간절연막(14)을 형성하고, 상기 층간절연막(14) 상에 상기 층간절연막(14)을 관통하여 상기 배선(12a)에 접속된 패드 패턴(22) 및 상기 퓨즈 전극들(12b)을 전기적으로 연결하는 퓨즈 패턴(24)을 형성한다. 상기 배선(12a), 상기 퓨즈 전극(12b), 상기 패드 패턴(22) 및 상기 퓨즈 패턴(24)은 통상적인 듀얼 다마신 공정을 적용하여 형성할 수 있다.
도 2를 참조하면, 상기 패드 패턴(22) 및 상기 퓨즈 패턴(24)이 형성된 기판 상에 패시베이션막(28)을 형성한다. 상기 패시베이션막(28)은 소자의 요구조건 및 공정 상의 요구조건에 따라 복수층의 절연막으로 형성할 수 있다.
상기 패시베이션막(28)을 패터닝하여 상기 패드 패턴(22)의 일부분을 노출시키는 패드 오프닝(30)을 형성하고, 상기 퓨즈 패턴(24) 상의 상기 패시베이션막(28)을 부분식각하여 퓨즈 오프닝(34)을 형성한다. 상기 퓨즈 오프닝(34)에서 상기 퓨즈 패턴(24) 상에 패시베이션막(28)을 잔존시킨다.
도 3을 참조하면, 상기 패드 오프닝(30) 및 상기 퓨즈 오프닝(34)을 갖는 패시베이션막(28) 상에 금속층을 형성하고, 상기 금속층을 패터닝하여 상기 배선()에 전기적으로 접속된 금속 패드(32p)을 형성한다. 도시된 것과 같이, 상기 퓨즈 오프닝(34)의측벽에 상기 금속층으로 이루어진 스페이서(32r)가 형성된다. 상기 스페이서(32r)는 레이저 또는 고전압 펄스에 의한 퓨징처리(fusing procedure)에서 바람직하지 못한 문제를 유발할 수 있다. 예컨대, 상기 스페이서(32r)이 상기 퓨즈 오프닝(34)의 가장자리를 따라 연결되어 있을 경우, 퓨징 처리에서 상기 퓨즈 패턴(24)절 단선되더라도 상기 스페이서(32r)가 상기 퓨즈 전극(12b)들을 전기적으로 연결할 가능성이 있다.
이 밖에도, 상기 금속패드(32p)를 형성할 때 수행되는 과식각 공정에서 상기 퓨즈 패턴(24) 상의 상기 패시베이션막(28)이 식각손상을 입을 경우, 절연막의 표면(36)에서 레이저의 산란(scattering)으로 인해 퓨즈 단선을 위한 충분한 에너지가 상기 퓨즈 패턴(24)에 전달되지 않을 수도 있다. 또한, 패드 오프닝(30) 및 퓨즈 오프닝(34)을 동시에 형성하기 때문에 상기 퓨즈 패턴(24) 상에 잔존하는 절연막의 두께를 조절하는데 제한이 있다. 즉, 상기 패드 패턴 상에 절연막이 잔존하지 않아야 하기 때문에 패시베이션막을 과식각할 필요가 있고 이에따라 퓨즈 오프닝 내의 절연막 두께의 조절이 어렵다.
본 발명이 이루고자 하는 기술적 과제는 퓨징처리에서 퓨즈 단선 불량을 최소화할 수 있는 퓨즈 형성방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 퓨즈 상부의 절연층의 표면에서 레이저가 산란을 막을 수 있는 퓨즈 형성방법을 제공하는데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 저항이 낮은 배선을 형성할 수 있는 퓨즈 형성방법을 제공하는데 있다.
도 1 내지 도 3은 종래의 듀얼 다마신 공정의 퓨즈 형성방법을 설명하기 위한 공정단면도들이다.
도 4a 내지 도 8a는 본 발명의 바람직한 실시예에 따른 듀얼 다마신 공정의 퓨즈 형성방법을 설명하기 위한 평면도들이다.
도 4b 내지 도 8b는 각각 도 4a 내지 도 8a의 A-A에 따른 공정단면도들이다.
상기 기술적 과제들을 달성하기 위하여 본 발명은 금속 패드와 퓨즈 오프닝을 순차적으로 형성하는 방법을 제공한다.
이 방법은 기판에 듀얼 다마신 공정을 사용하여 배선 패턴 및 퓨즈 패턴을 형성하는 것을 포함한다. 상기 배선 패턴 및 퓨즈 패턴이 형성된 기판 전면에 패시베이션막을 형성하고, 상기 패시베이션막을 패터닝하여 상기 배선 패턴의 일부분을 노출시키는 패드 오프닝을 형성한다. 상기 패드 오프닝 내의 상기 배선 패턴 상에 상기 패드 오프닝에 인접한 패시베이션막 상으로 신장된 부분을 갖는 금속 패드를형성한다. 상기 퓨즈 패턴 상부의 상기 패시베이션막을 부분식각(partially etch)하여 퓨즈 오프닝을 형성한다.
본 발명의 일 실시예에서, 상기 배선 패턴 및 상기 퓨즈 패턴은 구리 듀얼다마신 공정을 적용하여 형성할 수 있다. 구리 다마신 공정에서는 구리증착 전 구리 확산 방지막을 먼저 형성할 수 있다. 또, 상기 패시베이션막은 복수층의 절연막으로 형성하고, 상기 퓨즈 오프닝은 상기 퓨즈 패턴 상의 패시베이션막의 전부를 식각하거나 일부분을 식각할 수도 있다.
또한, 본 발명의 일 실시예에서, 상기 금속 패드는 알루미늄층을 포함하는 금속층으로 형성할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 4a 내지 도 7a는 본 발명의 바람직한 실시예에 따른 듀얼 다마신 공정의 퓨즈 형성방법을 설명하기 위한 평면도들이다.
도 4b 내지 도 7b는 각각 도 4a 내지 도 7a의 A-A에 따른 공정단면도들이다.
도 4a 및 도 4b를 참조하면, 패드 영역 및 퓨즈 영역이 정의된 기판 상에 배선(52a) 및 퓨즈 전극들(52b)을 형성한다. 상기 기판(50)은 다층의 절연막이 형성된 반도체 기판이고, 상기 반도체 기판에는 다수의 단위소자 - 트랜지스터, 저항, 커패시터, 인덕터 등 - 가 형성될 수 있다. 상기 배선(52a)은 절연막 상에 다양한 형태로 디자인된 레이아웃 의거하여 상기 단위소자들에 선택적으로 접속되거나 절연된다. 상기 퓨즈 전극들(52b) 또한 불량으로 판단된 회로, 모듈 또는 단위소자들을 대체하기 위하여 상기 배선(52a)의 일부분 또는 단위소자들에 선택적으로 접속되도록 형성될 수 있다. 상기 배선(52a) 및 상기 퓨즈 전극들(52b)은 공정 단순화, 단가 절감, 신호의 고속전송 및 인접 배선간의 교란(disturbance) 억제를 위해 구리 듀얼 다마신 공정을 적용하여 형성할 수 있다.
상기 배선(52a) 및 상기 퓨즈 전극(52b)이 형성된 기판 상에 층간절연막(54)을 형성한다. 도시되지 않았지만, 상기 층간절연막(54)은 복수층의 절연층으로 형성될 수 있다. 또한, 상기 층간절연막(54)은 저 유전상수 유전막(low-k dielectric layer)로 형성함으로써 배선들 사이의 기생 커패시턴스를 줄이는 것이 바람직하다.
계속해서, 도 4a 및 도 4b를 참조하면, 상기 층간절연막(54) 상에 주형막(56)을 형성하고, 상기 주형막(56) 및 상기 층간절연막(54)을 차례로 패터닝하여 패드 패턴에 대응하는 패드 주형(pad mole; 60a) 및 퓨즈 패턴에 대응하는 퓨즈 주형(fuse mold; 60b)를 형성한다. 상기 주형막(56) 또한 상기 층간 절연막(54)과 마찬가지로 저 유전상수 유전막(low-k dielectric layer)으로 형성하는 것이 바람직하다. 상기 패드 주형(60a) 및 상기 퓨즈 주형(60b)에 각각 채워진 패드 패턴(62) 및 퓨즈 패턴(64)을 형성한다. 상기 패드 패턴(62)은 상기 배선(52a)에 전기적으로 접속되고, 상기 퓨즈 패턴(64)의 양단은 상기 퓨즈 전극(52b)에 전기적으로 접속된다. 상기 패드 패턴(62) 및 상기 퓨즈 패턴(64)은 통상적인 금속 듀얼 다마신 공정을 적용하여 형성할 수 있다. 즉, 텅스텐층을 형성하고 화학적기계적 연마공정을 적용하여 형성하거나, 전기도금법에 의한 구리층을 형성하고 화학적기계적 연마공정을 적용하여 형성할 수 있다. 전기도금법으로 구리 다마신 진행시 구리증착 전에 스퍼터링을 통해 배리어메탈을 먼저 형성할 수 있다.
도 5a 및 도 5b를 참조하면, 상기 패드 패턴(62) 및 상기 퓨즈 패턴(64)이 형성된 상기 주형막(56) 상에 패시베이션막(68)을 형성한다. 상기 패시베이션막(68)은 필요에 따라 복수층으로 형성할 수 있고, 그 두께도 소자의 특성에 따라 수천 내지 수만Å으로 다양하게 형성할 수 있다. 구리 듀얼 다마신 공정을 적용하여 상기 퓨즈 패턴(64) 및 상기 패드 패턴(62)을 형성할 경우, 상기 패시베이션막(68)을 형성하기 전에 구리 확산 방지층(66)을 먼저 형성하는 것이 바람직하다. 구리의 경우 전기전도성은 우수하나 표면산화 및 산화막으로의 확산이 쉽기 때문에 상기 구리 확산 방지층(66)이 필요하고, 상기 구리 확산 방지층(66)은 실리콘 질화막(silicon nitride), 실리콘산화질화막(silicon oxynitride) 및 실리콘탄화막(silicon carbide) 등으로 구성된 그룹 중 선택된 하나로 형성하는 것이 바람직하다. 상술한 구리의 특성으로 인하여 도시하지는 않았지만, 본 발명에서 구리를 포함하는 도전체로 형성된 구조물과 산화막 사이에는 상기 구리 확산 방지층(66)과같은 역할을 하는 확산 방지층 또는 장벽 금속층을 선택적으로 형성하는 것이 바람직하다.
도 6a 및 도 6b를 참조하면, 상기 패시베이션막(68) 또는, 상기 패시베이션막(68) 및 상기 구리 확산 방지층(66)을 패터닝하여 상기 패드 패턴(62)의 일부를 노출시키는 패드 오프닝(70)을 형성한다. 상기 패시베이션막(68) 상에 금속층(72)을 형성한다. 상기 금속층(72)은 상기 패드 오프닝(70)을 통하여 상기 패드 패턴(62)에 전기적으로 접속된다. 상기 금속층(72)은 알루미늄층을 포함하고, 상기 패시베이션막(68) 상에 콘포말하게 형성된 장벽 금속층과, 높은 전기전도성을 갖는 도전층을 적층하여 형성할 수 있다. 또한, 상기 금속층(72)의 최상층은 노광시 반사방지층으로 사용될 수 있는 물질로 형성하는 것이 바람직하다.
도 7a 및 도 7b를 참조하면, 사진식각공정을 적용하여 상기 금속층(72)을 패터닝하여 상기 패드 패턴(62)에 전기적으로 접속된 금속 패드(72p)를 형성한다. 본 발명의 실시예에서는 상기 금속 패드(72p)는 와이어 본딩을 위한 본딩패드를 예를 들었으나, 동 분야에서 공지된 플립칩 본딩을 위한 범퍼 형성공정을 적용하여 형성할 수 도 있다.
도 8a 및 도 8b를 참조하면, 상기 퓨즈 패턴(64) 상의 상기 패시베이션막(68)을 패터닝하여 퓨즈 오프닝(74)을 형성한다. 상기 퓨즈 오프닝(74)은 상기 패시베이션막(68)을 부분 식각함으로써 상기 퓨즈 패턴(64) 상에 소정 두께의 패시베이션막(68)을 잔존시킬 수 있다. 상기 구리 확산 방지층(66)을 형성할 경우, 상기 패시베이션막(68)을 식각하여 상기 구리 확산 방지층(66)을노출시킬 수도 있다. 상기 퓨즈 오프닝(74)에서 상기 퓨즈 패턴(64) 상에 잔존하는 절연막의 두께는 퓨징처리시 레이저 펄스 및 고전압 펄스의 강도를 고려하여 조절할 수 있다.
상술한 것과 같이 본 발명에 따르면 금속 패드 및 퓨즈 오프닝을 순차적으로 형성하기 때문에 퓨즈 오프닝 내에 금속층의 잔유물이 존재하지 않고, 퓨즈 상부에 잔존한 절연막의 표면이 균일하다. 따라서, 퓨징처리에 의한 퓨즈 단선시 금속 잔유물에 의한 퓨징불량을 방지할 수 있고, 레이저 펄스의 산란을 방지할 수 있다.
또한, 퓨즈 오프닝을 독립적으로 형성함으로써 퓨즈 패턴 상에 잔존하는 절연막의 두께를 조절할 수 있기 때문에 본 발명은 패시베이션막의 두께가 다른 다양한 소자에 적용할 수 있다.

Claims (9)

  1. 기판에 듀얼 다마신 공정을 사용하여 배선 패턴 및 퓨즈 패턴을 형성하는 단계;
    상기 배선 패턴 및 퓨즈 패턴이 형성된 기판 전면에 패시베이션막을 형성하는 단계;
    상기 패시베이션막을 패터닝하여 상기 배선 패턴의 일부분을 노출시키는 패드 오프닝을 형성하는 단계;
    상기 패드 오프닝 내의 상기 배선 패턴 상에 상기 패드 오프닝에 인접한 패시베이션막 상으로 신장된 부분을 갖는 금속 패드를 형성하는 단계; 및
    상기 퓨즈 패턴 상부의 상기 패시베이션막을 부분식각하여 퓨즈 오프닝을 형성하는 단계를 포함하는 퓨즈 형성방법.
  2. 제1 항에 있어서,
    상기 패시베이션막은 복수층의 절연막을 적층하여 형성하는 것을 특징으로 하는 퓨즈 형성방법.
  3. 제1 항에 있어서,
    상기 배선 패턴 및 상기 퓨즈 패턴은 구리 듀얼다마신 공정을 적용하여 형성하는 것을 특징으로 하는 퓨즈 형성방법.
  4. 제3 항에 있어서,
    상기 패시베이션막을 형성하기 전에,
    상기 배선 패턴 및 상기 퓨즈 패턴이 형성된 기판 상에 구리 확산 방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 퓨즈 형성방법.
  5. 제4 항에 있어서,
    상기 구리 확산 방지막은 실리콘질화막(silicon nitride), 실리콘산화질화막(silicon oxynitride) 및 실리콘탄화막(silicon cabide)로 구성된 그룹 중 선택된 하나로 형성하는 것을 특징으로 하는 퓨즈 형성방법.
  6. 제4 항에 있어서,
    상기 퓨즈 오프닝을 형성하는 단계에서,
    상기 퓨즈 오프닝 내에 상기 구리 확산 방지막을 노출시키는 것을 특징으로 하는 퓨즈 형성방법.
  7. 제4 항에 있어서,
    상기 퓨즈 오프닝을 형성하는 단계에서,
    상기 구리 확산 방지막 상에 소정 두께의 패시베이션막을 잔존시키는 것을 특징으로 하는 퓨즈 형성방법.
  8. 제1 항에 있어서,
    상기 금속 패드를 형성하는 단계는,
    상기 패드 오프닝을 갖는 상기 패시베이션막 상에 상기 패드 오프닝을 통하여 상기 배선 패턴에 전기적으로 접속된 금속층을 형성하는 단계;및
    상기 금속층을 패터닝하는 단계를 포함하는 퓨즈 형성방법.
  9. 제8 항에 있어서,
    상기 금속층은 알루미늄층을 포함하는 것을 특징으로 하는 퓨즈 형성방법.
KR10-2003-0012766A 2003-02-28 2003-02-28 듀얼 다마신 공정의 퓨즈 형성방법 KR100476938B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0012766A KR100476938B1 (ko) 2003-02-28 2003-02-28 듀얼 다마신 공정의 퓨즈 형성방법
US10/787,680 US7101804B2 (en) 2003-02-28 2004-02-25 Method for forming fuse integrated with dual damascene process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0012766A KR100476938B1 (ko) 2003-02-28 2003-02-28 듀얼 다마신 공정의 퓨즈 형성방법

Publications (2)

Publication Number Publication Date
KR20040077268A true KR20040077268A (ko) 2004-09-04
KR100476938B1 KR100476938B1 (ko) 2005-03-16

Family

ID=32906578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0012766A KR100476938B1 (ko) 2003-02-28 2003-02-28 듀얼 다마신 공정의 퓨즈 형성방법

Country Status (2)

Country Link
US (1) US7101804B2 (ko)
KR (1) KR100476938B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770696B1 (ko) * 2006-06-20 2007-10-29 삼성전자주식회사 퓨즈 구조물 및 그 형성 방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060009444A (ko) * 2004-07-22 2006-02-01 삼성전자주식회사 반도체 소자의 배선 및 그 형성방법.
KR100595856B1 (ko) * 2004-12-29 2006-06-30 동부일렉트로닉스 주식회사 반도체 소자 제조 방법
US7622395B2 (en) * 2006-12-27 2009-11-24 United Microelectronics Corp. Two-step method for etching a fuse window on a semiconductor substrate
KR20090070826A (ko) * 2007-12-27 2009-07-01 주식회사 하이닉스반도체 퓨즈를 구비한 반도체 소자 및 그 제조 방법
US7642176B2 (en) * 2008-04-21 2010-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse structure and method
TWI387025B (zh) * 2009-02-12 2013-02-21 Vanguard Int Semiconduct Corp 具有熔絲元件之半導體裝置之製造方法
KR101079204B1 (ko) 2009-07-03 2011-11-03 주식회사 하이닉스반도체 반도체 장치의 퓨즈 및 그 제조방법
US8623735B2 (en) 2011-09-14 2014-01-07 Globalfoundries Inc. Methods of forming semiconductor devices having capacitor and via contacts
CN103137544B (zh) * 2011-11-22 2015-11-11 北大方正集团有限公司 一种半导体芯片结构和芯片中金属熔丝的制作方法
US9178009B2 (en) 2012-10-10 2015-11-03 Globalfoundries Inc. Methods of forming a capacitor and contact structures
US8809149B2 (en) 2012-12-12 2014-08-19 Globalfoundries Inc. High density serial capacitor device and methods of making such a capacitor device
US8999767B2 (en) * 2013-01-31 2015-04-07 International Business Machines Corporation Electronic fuse having an insulation layer
CN108630664B (zh) * 2017-03-17 2020-06-09 中芯国际集成电路制造(上海)有限公司 熔丝结构及其形成方法
CN109887881B (zh) * 2019-01-15 2020-09-29 上海华虹宏力半导体制造有限公司 金属保险丝顶部的钝化层窗口的形成方法
US11769725B2 (en) * 2020-11-05 2023-09-26 Changxin Memory Technologies, Inc. Integrated circuit device and formation method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0737988A (ja) 1993-07-20 1995-02-07 Hitachi Ltd 半導体集積回路装置の製造方法
US6677226B1 (en) * 1998-05-11 2004-01-13 Motorola, Inc. Method for forming an integrated circuit having a bonding pad and a fuse
US6440833B1 (en) * 2000-07-19 2002-08-27 Taiwan Semiconductor Manufacturing Company Method of protecting a copper pad structure during a fuse opening procedure
JP3977578B2 (ja) * 2000-09-14 2007-09-19 株式会社東芝 半導体装置および製造方法
US6864124B2 (en) * 2002-06-05 2005-03-08 United Microelectronics Corp. Method of forming a fuse
JP3600598B2 (ja) * 2002-06-12 2004-12-15 株式会社東芝 半導体装置及びその製造方法
US6911386B1 (en) * 2002-06-21 2005-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated process for fuse opening and passivation process for CU/LOW-K IMD

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770696B1 (ko) * 2006-06-20 2007-10-29 삼성전자주식회사 퓨즈 구조물 및 그 형성 방법

Also Published As

Publication number Publication date
KR100476938B1 (ko) 2005-03-16
US7101804B2 (en) 2006-09-05
US20040171263A1 (en) 2004-09-02

Similar Documents

Publication Publication Date Title
KR100476938B1 (ko) 듀얼 다마신 공정의 퓨즈 형성방법
US6124194A (en) Method of fabrication of anti-fuse integrated with dual damascene process
US7545037B2 (en) Semiconductor chips having redistributed power/ground lines directly connected to power/ground lines of internal circuits and methods of fabricating the same
US20020063305A1 (en) Semiconductor device having fuses or anti-fuses
KR100524963B1 (ko) 금속 배선 및 금속 저항을 포함하는 반도체 소자 및 그제조 방법
KR100438206B1 (ko) Ｓｏｉ구조를 갖는 반도체장치 및 그 제조방법
US20060250139A1 (en) Bond pad structure comprising multiple bond pads with metal overlap
JPH05274993A (ja) 電気的にプログラム可能なアンチヒューズ素子
JP2001015403A (ja) 半導体装置
KR20020021342A (ko) 반도체 장치 및 그 제조 방법
US6818539B1 (en) Semiconductor devices and methods of fabricating the same
KR20040042850A (ko) 반도체 장치 및 그 제조방법
JP3701877B2 (ja) キャパシタを有する集積回路
KR20010095178A (ko) 퓨즈를 구비한 반도체장치
JPH1140564A (ja) 半導体装置およびその製造方法
KR20060009444A (ko) 반도체 소자의 배선 및 그 형성방법.
US8247289B2 (en) Capacitor and manufacturing method thereof
KR20010017503A (ko) 반도체 집적회로의 커패시터 제조방법
KR20070075017A (ko) 엠아이엠 커패시터를 구비하는 반도체 소자 및 그 제조방법
KR100457044B1 (ko) 반도체 소자의 제조 방법
KR100594219B1 (ko) 퓨즈를 포함하는 반도체 장치를 제조하는 방법
KR19990025489A (ko) 안티 퓨즈 및 그 형성 방법
KR100244255B1 (ko) 안티퓨즈 및 그 제조방법
KR20010065341A (ko) 반도체 소자의 퓨즈제조방법
KR100395907B1 (ko) 반도체소자의 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 16