DE19723431B4

DE19723431B4 - Mit einer ESD-Schutzschaltung versehenes Halbleiterbauelement

Info

Publication number: DE19723431B4
Application number: DE19723431A
Authority: DE
Inventors: Dae Young Ichon Kim
Original assignee: Hyundai Electronics Industries Co Ltd
Current assignee: SK Hynix Inc
Priority date: 1996-06-24
Filing date: 1997-06-04
Publication date: 2006-03-09
Anticipated expiration: 2017-06-05
Also published as: GB2313952A; KR980006227A; GB2313952B; JP2925080B2; US5903030A; DE19723431A1; GB9711504D0; CN1170236A; CN1064178C; TW367610B; JPH1056133A; KR100203900B1

Abstract

Mit einer ESD-Schaltung versehenes Halbleiterbauelement, welches aufweist:
ein Halbleitersubstrat,
einen aktiven Bereich (11; 21) auf dem Halbleitersubstrat, welcher eine Vielzahl von gleichmäßig beabstandeten Abschnitten (11a; 21a) aufweist, die sich von wenigstens einem Ende des aktiven Bereichs (11; 21) wegerstrecken, mit wenigstens einem Kontaktbereich (12; 22), der auf dem Halbleitersubstrat innerhalb des sich wegerstreckenden Abschnittes (11a; 21a) auf dem aktiven Bereich (11; 21) vorgesehen ist,
und mit einer Vielzahl von gleichmäßig beabstandeten Gates (13; 23), die auf Abschnitten des aktiven Bereiches (11; 21) mit Ausnahme der sich wegerstreckenden Abschnitte (11a; 21a) gebildet sind und sich in der jeweils gleichen Richtung wie die beabstandeten Abschnitte (11a; 21a) wegerstrecken,
wobei jedes Gate (13; 23) zwischen den sich wegerstreckenden bzw. verlängerten benachbarten Abschnitten (11a; 21a) des aktiven Bereiches (11; 21) angeordnet und gegenüber den verlängerten Abschnitten (11a; 21a) des aktiven Bereichs (11; 21) beabstandet ist.

Description

Die vorliegende Erfindung betrifft eine mit einer ESD-Schaltung versehenes Halbleiterbauelement, und insbesondere ein Halbleiterbauelement, das mit einer ESD-Schaltung versehen ist, die dazu ausgelegt ist, eine hohe Integration des Halbleiterbauelements zu erzielen.
Halbleiterbauelemente können aus unterschiedlichen Gründen einer hohen Spannung ausgesetzt sein. Wenn ein Halbleiterbauelement, insbesondere ein MOS-Bauelement einer hohen Spannung ausgesetzt wird, kann ein Gate-Durchbruchphänomen oder ein Übergangsspitzenbildungsphänomen auftreten, woraus ein vollständiger Ausfall des Bauelements resultiert. Obwohl das Bauelement selbst lediglich geringfügig beschädigt sein kann, wenn es einer hohen Spannung ausgesetzt ist, ist seine Zuverlässigkeit deutlich reduziert.

Um ein derartiges Problem zu vermeiden, ist eine elektrostatische Hochspannungsentlade(ESD)schaltung vorgeschlagen worden. Die ESD-Schaltung muß einen Zwischenraum von 5 μm oder mehr zwischen dem Gate seines Ein/Ausgangs-Hoch/Herunterziehtransistor bzw. -Pull-Up/-Pull-Down-Transistors und seinem Kontakt aufweisen, der benachbart zum Gate angeordnet ist, vgl. Duvvury, C. et al, 24 th Annual Proceedings, Reliability Physics 1986, IEEE Catalog, No. 86 CH 2256-6, s. 199–205.

Eine derartige ESD-Schaltung wird nunmehr in Verbindung mit 1 erläutert.

1 zeigt die Auslegung einer herkömmlichen ESD-Schaltung, die auf einem Halbleitersubstrat hergestellt ist.

Wie in 1 gezeigt, weist die ESD-Schaltung einen aktiven Bereich 1 auf, der auf einem (nicht gezeigten) Halbleitersubstrat festgelegt ist. Obwohl nicht gezeigt, sind Datenein/ausgangs-Hoch/Herunterziehtransistoren auf einem Abschnitt des Halbleitersubstrats entsprechend dem aktiven Bereich 1 gebildet. Mehrere gleichmäßig beabstandete Kontaktbereiche 2 sind außerdem auf dem Halbleitersubstrat innerhalb des aktiven Bereichs 1 festgelegt. Die Kontaktbereiche 2 sind in beabstandeten Leitungen angeordnet.

Gates 3 der Transistoren sind außerdem auf Abschnitten des Halbleitersubstrats zwischen benachbarten Leitungen der Kontaktbereiche 2 innerhalb des aktiven Bereichs 1 gebildet. Das heißt, die Gates 3 sind in abwechselnder Weise in bezug auf die Kontaktbereiche 2 angeordnet.

Der Raum zwischen dem benachbarten Gate 3 und dem Kontaktbereich 2 sollte, wie vorstehend erläutert, 5 μm oder mehr betragen. Aufgrund eines derartigen Zwischenraums nehmen die Elemente 2 und 3 einen großen Teil des Halbleitersubstrats ein. Mit anderen Worten weist die herkömmliche ESD-Schaltung eine große Fläche auf, in welcher sie realisiert bzw. wo ihre Aus- legung vorgesehen ist, derart, daß der Zwischenraum des Gates und des Kontakts, die den aktiven Bereich überlappen, 5 μm oder mehr beträgt. Infolge davon entsteht ein Problem, weil die Chipgröße zunimmt.

Die Aufgabe der vorliegenden Erfindung besteht darin, das vorstehend beim Stand der Technik angetroffene Problem zu überwinden und ein mit einer ESD-Schaltung versehenes Halbleiterbauelement zu schaffen, bei dem die Fläche, die durch die ESD-Schaltung eingenommen wird, minimiert ist, so daß eine hohe Integration des Halbleiterbauelements erreicht werden kann.

Gemäß der Erfindung wird diese Aufgaben durch ein mit einer ESD-Schaltung versehenes Halbleiterbauelement gelöst, welches die Merkmale des Anspruchs 1 aufwiest.
Nachfolgend wird die Erfindung anhand der Zeichnung beispielhaft näher erläutert; es zeigen:
1 eine Draufsicht der Auslegung einer auf einem Halbleitersubstrat hergestellten herkömmlichen ESD-Schaltung,
2 eine Draufsicht der Auslegung einer auf einem Halbleitersubstrat hergestellten ESD-Schaltung gemäß einer Ausführungsform der vorliegenden Erfindung, und
3 eine Draufsicht der Auslegung einer auf einem Halbleitersubstrat hergestellten ESD-Schaltung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung.
2 zeigt die Auslegung einer auf einem Halbleitersubstrat hergestellten ESD-Schaltung in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
Wie in 2 gezeigt, weist die ESD-Schaltung einen aktiven Bereich 11 auf, der auf einem (nicht gezeigten) Halbleitersubstrat festgelegt ist. Obwohl nicht gezeigt, sind Datenein/ausgangs-Hoch/Herunterziehtransistoren auf einem Abschnitt des Halbleitersubstrats entsprechend dem aktiven Bereich 11 gebildet.
Der aktive Bereich 11 weist mehrere gleichmäßig beabstandete Verlängerungsabschnitte 11a an seinen oberen und unteren Enden auf.
Mehrere gleichmäßig beabstandete Kontaktbereiche 12 sind außerdem auf dem Halbleitersubstrat innerhalb jedes Verlängerungsabschnitts 11a des aktiven Bereichs 11 festgelegt.
Gates 13 der Transistoren sind außerdem auf Abschnitten des Halbleitersubstrats gebildet, die jeweils den Abschnitten des aktiven Bereichs entsprechen, die keinen Verlängerungsabschnitt aufweisen. Die Gates 13 sind derart angeordnet, daß sie sich in derselben Richtung erstrecken. Jedes Gate 13 ist zwischen benachbarten Verlängerungsabschnitten 11a angeordnet, wo Kontaktbereiche 12 gebildet sind.
Obwohl der aktive Bereich 11 Quadrat- oder Rechteckform mit oberen und unteren Vorsprüngen im gezeigten Fall aufweist, kann er einen Aufbau mit mehreren länglichen getrennten Aktiv bereichabschnitten aufweisen, wo die Kontaktbereiche 12 gebildet sind.
Die Kontaktbereiche 12 sind auf Abschnitten des aktiven Bereichs 11 entfernt von den Abschnitten des aktiven Bereichs 11 gebildet, die die Gates 13 überlappen.
Durch eine derartige Anordnung, durch die ausreichend Raum zwischen den Kontaktbereichen 12 und den Gates 13 bereitgestellt werden kann, ist es möglich, zu verhindern, daß das Bauelement aufgrund eines Durchbruchphänomens beschädigt wird, das in den Hoch/Herunterziehtransistoren auftritt.
3 zeigt die Auslegung einer ESD-Schaltung, die auf einem Halbleitersubstrat in Übereinstimmung mit einer weiteren Ausführungsform der vorliegenden Erfindung hergestellt ist.
Wie in 3 gezeigt, weist die ESD-Schaltung einen aktiven Bereich 21 auf, der auf einem (nicht gezeigten) Halbleitersubstrat festgelegt ist. Obwohl nicht gezeigt, sind die Daten Ein/Ausgangs-Hoch/Herunterziehtransistoren auf einem Abschnitt des Halbleitersubstrats entsprechend dem aktiven Bereich 21 gebildet.
Der aktive Bereich 21 weist mehrere gleichmäßig beabstandete Verlängerungsabschnitte 21a an seinem unteren oder oberen Ende auf.
Zumindest ein Kontaktbereich 22 ist außerdem auf dem Halbleitersubstrat innerhalb jedes Verlängerungsabschnitts 21a des aktiven Bereichs 21 festgelegt.
Gates 23 der Transistoren sind außerdem auf Abschnitten des Halbleitersubstrats gebildet, die jeweils Abschnitten des akti ven Bereichs 21 entsprechen, die keinen Verlängerungsabschnitt aufweisen. Die Gates 23 sind derart angeordnet, daß sie sich in derselben Richtung erstrecken. Jedes Gate 23 ist zwischen benachbarten Verlängerungsabschnitten 21a angeordnet.
Obwohl der aktive Bereich 21 Quadrat- oder Rechteckform mit oberen und unteren Verlängerungen im dargestellten Fall aufweist, kann er einen Aufbau einschließlich mehreren länglichen getrennten Aktivbereichabschnitten aufweisen, in welchen die Kontaktbereiche 22 gebildet sind.
Die Kontaktbereiche 22 sind auf Abschnitten des aktiven Bereichs 21 deutlich beabstandet von den Abschnitten des aktiven Bereichs 21 angeordnet, welche die Gates 23 überlappen.
Mittels einer derartigen Anordnung, mit der ausreichend Raum zwischen den Kontaktbereichen 22 und den Gates 23 bereitgestellt werden kann, ist es möglich, zu verhindern, daß das Bauelement aufgrund eines Durchbruchsphänomens beschädigt oder zerstört wird, das in den Hoch/Herunterziehtransistoren auftritt.
Wie aus der vorstehenden Erläuterung hervorgeht, hat das mit der ESD-Schaltung gemäß der vorliegenden Erfindung versehene Halbleiterbauelement verschiedene Vorteile.
Das heißt, es ist möglich, einen maximalen Raum zwischen den Kontaktbereichen und zugeordneten Gates zu erzielen, die den aktiven Bereich bilden, indem Vorsprünge gebildet werden, die sich von den oberen und unteren Enden des aktiven Bereichs erstrecken und die Kontaktbereiche auf den Vorsprüngen bilden. Die Fläche des aktiven Bereichs ist dadurch deutlich verringert, wodurch eine hohe Integration des mit der ESD-Schaltung versehenen Halbleiterbauelements erzielt wird. Obwohl der aktive Bereich als eine Quadrat- oder Rechteckform mit oberen und unteren Vorsprüngen aufweisend erläutert wurde, kann er andere Formen haben, solange er Vorsprünge aufweist, in welchen die Metallkontaktbereiche gebildet sind.

Claims

Mit einer ESD-Schaltung versehenes Halbleiterbauelement, welches aufweist: ein Halbleitersubstrat, einen aktiven Bereich (11; 21) auf dem Halbleitersubstrat, welcher eine Vielzahl von gleichmäßig beabstandeten Abschnitten (11a; 21a) aufweist, die sich von wenigstens einem Ende des aktiven Bereichs (11; 21) wegerstrecken, mit wenigstens einem Kontaktbereich (12; 22), der auf dem Halbleitersubstrat innerhalb des sich wegerstreckenden Abschnittes (11a; 21a) auf dem aktiven Bereich (11; 21) vorgesehen ist, und mit einer Vielzahl von gleichmäßig beabstandeten Gates (13; 23), die auf Abschnitten des aktiven Bereiches (11; 21) mit Ausnahme der sich wegerstreckenden Abschnitte (11a; 21a) gebildet sind und sich in der jeweils gleichen Richtung wie die beabstandeten Abschnitte (11a; 21a) wegerstrecken, wobei jedes Gate (13; 23) zwischen den sich wegerstreckenden bzw. verlängerten benachbarten Abschnitten (11a; 21a) des aktiven Bereiches (11; 21) angeordnet und gegenüber den verlängerten Abschnitten (11a; 21a) des aktiven Bereichs (11; 21) beabstandet ist.
Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass eine Vielzahl von Pull-Up- bzw. Pull-Down-Transistoren für die Dateneingabe bzw. Datenausgabe für die ESD-Schaltung auf dem aktiven Bereich (11; 21) des Halbleitersubstrates angeordnet ist.
Halbleiterbauelement, nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass eine Vielzahl von gleichmäßig beabstandeten Kontaktbereichen (12) auf dem verlängerten Abschnitt (11a) des aktiven Bereiches (11) ausgebildet ist. (2)
Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der aktive Bereich (11) eine Vielzahl von gleichförmig beabstandeten, verlängerten Abschnitten (11a) aufweist, die sich von den oberen und unteren Enden des aktiven Bereiches wegerstrecken. (2)
Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Vielzahl von gleichförmig beabstandeten Kontaktbereichen (12) auf dem verlängerten Abschnitt (11a) des aktiven Bereiches (11) vorgesehen ist. (2)
Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der aktive Bereich (21) eine Vielzahl von gleichförmig beabstandeten, verlängerten Abschnitten (21a) aufweist, die sich vom oberen oder unteren Ende desselben wegerstrecken. (3)
Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein einziger Kontaktbereich (22) auf dem verlängerten Abschnitt (21a) des aktiven Bereiches (21) ausgebildet ist.
Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass jedes Gate (13) einen Abstand von etwa 5μm gegenüber dem nächstliegenden Kontaktbereich (12) aufweist.