KR980006227A - 정전기 보호회로를 구비한 반도체장치 - Google Patents

정전기 보호회로를 구비한 반도체장치 Download PDF

Info

Publication number
KR980006227A
KR980006227A KR1019960023263A KR19960023263A KR980006227A KR 980006227 A KR980006227 A KR 980006227A KR 1019960023263 A KR1019960023263 A KR 1019960023263A KR 19960023263 A KR19960023263 A KR 19960023263A KR 980006227 A KR980006227 A KR 980006227A
Authority
KR
South Korea
Prior art keywords
semiconductor device
active region
shaped
gate
metal contact
Prior art date
Application number
KR1019960023263A
Other languages
English (en)
Other versions
KR100203900B1 (ko
Inventor
김대영
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960023263A priority Critical patent/KR100203900B1/ko
Priority to TW086106864A priority patent/TW367610B/zh
Priority to GB9711504A priority patent/GB2313952B/en
Priority to DE19723431A priority patent/DE19723431B4/de
Priority to US08/871,845 priority patent/US5903030A/en
Priority to JP9161566A priority patent/JP2925080B2/ja
Priority to CN97113841A priority patent/CN1064178C/zh
Publication of KR980006227A publication Critical patent/KR980006227A/ko
Application granted granted Critical
Publication of KR100203900B1 publication Critical patent/KR100203900B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements

Abstract

본 발명은 정전기 보호회로를 구비한 반도체 장치에 관한 것으로, 데이타 입출력 풀 업/다운 트랜지스터의 게니트와 메탈 콘택의 충분한 거리를 확보하기 위하여 액티브 모양을 변경시키고, 액티브 영역에 오버랩되는 게이트로부터 가장 멀리 이격된 지점에 메탈 콘택 영역을 구비하면서, 반도체장치의 면적을 최소화할 수 있도록 하는 것이다.

Description

정전기 보호회로를 구비한 반도체장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시예에 의해 정전기 보호회로의 주요부분을 반도체기판에 구성한 레이아웃을 도시한 도면.

Claims (5)

  1. 정전기 방지회로의 데이타 입출력 풀 업/다운 트랜지스터가 형성되는 액티브영역의 형상이 “H ”모양으로 되고, 트랜지스터의 게이트가 상기 H형상의 액티브영역의 중앙부를 종 방향으로 가로지도록 배치되고, 상기 H 모양의 액티브영역에서 돌출되는 단부가 각각 메탈 콘택영역이 배치되는 정전기 보호회로를 구비한 반도체 장치.
  2. 제1항에 있어서, 상기 H 형상의 액티브영역의 중앙부를 종 방향을 가로지르도록 배치된 게이트와 상기 메탈 콘택영역이 간격이 5㎛ 이상이 되도록하는 것을 특징으로 하는 정전기 보호회로를 구비한 반도체장치.
  3. 정전기 방지회로의 데이타 입출력 풀 업/다운 트랜지스터가 형성되는 액티브영역의 형상이 “П ”모양으로 되고, 트랜지스터의 게이트가 상기 П모양의 액티브영역의 중앙부를 종 방향으로 가로지도록 배치되고, 상기 П모양의 액티브영역에서 돌출되는 단부가 각각 메탈 콘택영역이 배치되는 것을 특징으로 하는 정전기 보호회로를 구비한 반도체장치.
  4. 제3항에 있어서, 상기 П형상의 액티브영역의 중앙부를 종 방향을 가로지르도록 배치된 게이트와 상기 메탈 콘택영역이 간격이 5㎛ 이상이 되도록 하는 것을 특징으로 하는 정전기 보호회로를 구비한 반도체장치.
  5. 제3항에 있어서, 상기 액티브영역이 П모양을 뒤집어 Ц모양으로 이루어진 것을 특징으로 하는 정전기 보호회로를 구비한 반도체장치.
KR1019960023263A 1996-06-24 1996-06-24 정전기 보호회로를 구비한 반도체장치 KR100203900B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019960023263A KR100203900B1 (ko) 1996-06-24 1996-06-24 정전기 보호회로를 구비한 반도체장치
TW086106864A TW367610B (en) 1996-06-24 1997-05-22 Semiconductor device provided with an ESD protection circuit
GB9711504A GB2313952B (en) 1996-06-24 1997-06-03 Semiconductor device provided with an ESD protection circuit
DE19723431A DE19723431B4 (de) 1996-06-24 1997-06-04 Mit einer ESD-Schutzschaltung versehenes Halbleiterbauelement
US08/871,845 US5903030A (en) 1996-06-24 1997-06-09 Semiconductor device provided with an ESD protection circuit
JP9161566A JP2925080B2 (ja) 1996-06-24 1997-06-18 静電気保護回路を備えた半導体装置
CN97113841A CN1064178C (zh) 1996-06-24 1997-06-24 具有静电放电保护电路的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960023263A KR100203900B1 (ko) 1996-06-24 1996-06-24 정전기 보호회로를 구비한 반도체장치

Publications (2)

Publication Number Publication Date
KR980006227A true KR980006227A (ko) 1998-03-30
KR100203900B1 KR100203900B1 (ko) 1999-06-15

Family

ID=19463064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960023263A KR100203900B1 (ko) 1996-06-24 1996-06-24 정전기 보호회로를 구비한 반도체장치

Country Status (7)

Country Link
US (1) US5903030A (ko)
JP (1) JP2925080B2 (ko)
KR (1) KR100203900B1 (ko)
CN (1) CN1064178C (ko)
DE (1) DE19723431B4 (ko)
GB (1) GB2313952B (ko)
TW (1) TW367610B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100263480B1 (ko) * 1998-01-13 2000-09-01 김영환 이에스디 보호회로 및 그 제조방법
KR100463203B1 (ko) * 2002-12-10 2004-12-23 삼성전자주식회사 활성 영역을 구비하는 반도체 소자
JP4694123B2 (ja) * 2003-12-24 2011-06-08 ルネサスエレクトロニクス株式会社 静電気放電保護素子
US7518192B2 (en) * 2004-11-10 2009-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Asymmetrical layout structure for ESD protection
US7646063B1 (en) 2005-06-15 2010-01-12 Pmc-Sierra, Inc. Compact CMOS ESD layout techniques with either fully segmented salicide ballasting (FSSB) in the source and/or drain regions
KR100650867B1 (ko) * 2005-12-29 2006-11-28 동부일렉트로닉스 주식회사 협채널 금속 산화물 반도체 트랜지스터
CN103809341B (zh) * 2014-02-17 2016-04-27 北京京东方光电科技有限公司 阵列基板和显示装置
WO2017033642A1 (ja) * 2015-08-21 2017-03-02 日立オートモティブシステムズ株式会社 半導体装置、半導体集積回路、及び負荷駆動装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270565A (en) * 1989-05-12 1993-12-14 Western Digital Corporation Electro-static discharge protection circuit with bimodal resistance characteristics
GB8921841D0 (en) * 1989-09-27 1989-11-08 Sarnoff David Res Center Nmos device with integral esd protection
JP3025059B2 (ja) * 1991-06-28 2000-03-27 旭電化工業株式会社 ギ酸エステル化合物
KR950011636B1 (ko) * 1992-03-04 1995-10-07 금성일렉트론주식회사 개선된 레이아웃을 갖는 다이내믹 랜덤 액세스 메모리와 그것의 메모리셀 배치방법
JP3088203B2 (ja) * 1992-08-31 2000-09-18 日本電気株式会社 半導体装置
US5451799A (en) * 1992-12-28 1995-09-19 Matsushita Electric Industrial Co., Ltd. MOS transistor for protection against electrostatic discharge
US5365103A (en) * 1993-02-25 1994-11-15 Hewlett-Packard Company Punchthru ESD device along centerline of power pad
GB2277197B (en) * 1993-04-13 1997-08-27 Motorola Inc Voltage protection arrangement
JP3196422B2 (ja) * 1993-04-30 2001-08-06 ソニー株式会社 入出力保護回路
US5623156A (en) * 1995-09-28 1997-04-22 Cypress Semiconductor Corporation Electrostatic discharge (ESD) protection circuit and structure for output drivers
US5789791A (en) * 1996-08-27 1998-08-04 National Semiconductor Corporation Multi-finger MOS transistor with reduced gate resistance

Also Published As

Publication number Publication date
GB2313952A (en) 1997-12-10
GB2313952B (en) 2001-05-09
JP2925080B2 (ja) 1999-07-26
US5903030A (en) 1999-05-11
DE19723431B4 (de) 2006-03-09
DE19723431A1 (de) 1998-01-02
GB9711504D0 (en) 1997-07-30
CN1170236A (zh) 1998-01-14
CN1064178C (zh) 2001-04-04
TW367610B (en) 1999-08-21
JPH1056133A (ja) 1998-02-24
KR100203900B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR930006950A (ko) 정적 메모리 장치
KR980006227A (ko) 정전기 보호회로를 구비한 반도체장치
KR940012589A (ko) 리드 캐리어
KR970059791A (ko) 액정표시장치의 구조
KR970067369A (ko) 반도체 메모리 장치
KR920010906A (ko) 반도체 기억장치
KR950020965A (ko) 반도체 장치
KR940010081A (ko) 반도체 메모리장치
KR960002788A (ko) 반도체 소자의 데이터 출력버퍼
KR930014994A (ko) 반도체 집적 회로
KR970018497A (ko) 반도체 메모리 장치
KR0170287B1 (ko) 버퍼 트랜지스터의 레이아웃방법
KR940012639A (ko) 스태틱램(ram)
KR0144243B1 (ko) 게이트 어레이의 입출력 셀 레이아웃 방법
KR960026739A (ko) 반도체 소자의 정전기 방지회로
KR970053607A (ko) 라우팅 영역이 확장된 베이스 셀 구조
KR970008561A (ko) 반도체장치의 입력보호 회로의 트랜지스터
KR920022536A (ko) 반도체 집적 회로 및 그 제조방법
KR970003917A (ko) 멀티파워 라인들간의 정전기 방지 방법
KR960006088A (ko) 정전방전(esd) 보호 트랜지스터
KR920015375A (ko) 반도체 기억 장치
KR970053446A (ko) 반도체 장치의 디자인 룰
KR960042950A (ko) 실리콘 노즐 현상을 줄인 레이아웃 구조
KR970024153A (ko) 반도체 장치의 셀과 코아부분 접촉면적을 줄이기 위한 레이아웃
KR960039363A (ko) 반도체장치 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee