KR960042950A - 실리콘 노즐 현상을 줄인 레이아웃 구조 - Google Patents

실리콘 노즐 현상을 줄인 레이아웃 구조 Download PDF

Info

Publication number
KR960042950A
KR960042950A KR1019950011404A KR19950011404A KR960042950A KR 960042950 A KR960042950 A KR 960042950A KR 1019950011404 A KR1019950011404 A KR 1019950011404A KR 19950011404 A KR19950011404 A KR 19950011404A KR 960042950 A KR960042950 A KR 960042950A
Authority
KR
South Korea
Prior art keywords
mos transistor
region
power supply
drain
supply voltage
Prior art date
Application number
KR1019950011404A
Other languages
English (en)
Other versions
KR0150158B1 (ko
Inventor
김대용
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950011404A priority Critical patent/KR0150158B1/ko
Publication of KR960042950A publication Critical patent/KR960042950A/ko
Application granted granted Critical
Publication of KR0150158B1 publication Critical patent/KR0150158B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 메모리 장치내의 모오스트랜지스터의 레이아웃에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
금속배선안에 있는 실리콘 노즐현상이 일어나도 한쪽면만 혹은 얇은 틈 사이로 생겨 트랜지스터의 전원공급을 하는데 있어 큰 영향이 미치지 않는 모오스트랜지스터를 제공한다.
3.발명의 해결방법의 요지
활성영역상에 드레인과 소오스가 콘택을 통해 금속성분의 드레인라인과 전원전압라인에 각각 접속되는 모오스트랜지스터를 레이아웃함에 있어서, 중앙에 소정의 간격을 두고 개구부를 가지는 상기 전원전압라인은 상기 활성영역과 상기전원전압이 겹치는 부분의 한쪽면에 위치하게 되도록 배치되는 모오스트랜지스터를 포함한다.
4. 발명의 중요한 용도
반도체 메모리 장치에 사용되는 모오스트랜지스터의 레이아웃에 접합하게 사용된다.

Description

실리콘 노즐 현상을 줄인 레이아웃 구조
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제1실시예에 따른 레이아웃, 제3도는 본 발명의 제2실시예에 따른 레이아웃.

Claims (4)

  1. 활성영역상에 위치된 드레인 영역 및 소오스 영역을 가지며, 상기 드레인 영역 및 소오스 영역은 각각의 접촉영역을 통하여 도전성의 드레인라인 및 전원전압라인에 각기 접속되게 배치된 모오스트랜지스터에 있어서 : 상기 전원전압라인의 중앙부에 소정의 폭 및 길이로 형성된 개구부의 길이면에 상기 드레인 영역 및 소오스 영역의 활성영역을 접속한 것을 특징으로 하는 모오스트랜지스터.
  2. 제1항에 있어서, 상기 활성영역은 엔형 또는 피형실리콘으로 이루어짐을 특징으로 하는 모오스트랜지스터.
  3. 활성영역상에 위치된 드레인 영역 및 소오스 영역을 가지며, 상기 드레인 영역 및 소오스 영역은 각각의 접촉영역을 통하여 도전성의 드레인라인 및 전원전압라인에 각기 접속되게 배치된 모오스트랜지스터에 있어서: 상기 드레인라인은 상기 드레인 영역의 접촉영역과 최소한의 간격을 띄워 오버-랩시키고, 상기 전원전압라인은 상기 소오스 영역의 접촉영역과 최소한의 간격을 띄우고 오버-랩시키고, 또한 상기 활성영역과 상기 전원전압라인은 소정의 간격이 되도록 한 것을 특징으로 한 것을 특징으로 하는 모오스트랜지스터.
  4. 제3항에 있어서, 상기 활성영역은 엔형 도는 피형실리콘으로 이루어짐을 특징으로 하는 모오스트랜지스터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950011404A 1995-05-10 1995-05-10 실리콘 노즐 현상을 줄인 레이아웃 구조 KR0150158B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950011404A KR0150158B1 (ko) 1995-05-10 1995-05-10 실리콘 노즐 현상을 줄인 레이아웃 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950011404A KR0150158B1 (ko) 1995-05-10 1995-05-10 실리콘 노즐 현상을 줄인 레이아웃 구조

Publications (2)

Publication Number Publication Date
KR960042950A true KR960042950A (ko) 1996-12-21
KR0150158B1 KR0150158B1 (ko) 1998-12-01

Family

ID=19414067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950011404A KR0150158B1 (ko) 1995-05-10 1995-05-10 실리콘 노즐 현상을 줄인 레이아웃 구조

Country Status (1)

Country Link
KR (1) KR0150158B1 (ko)

Also Published As

Publication number Publication date
KR0150158B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
KR920013780A (ko) 고전압 용도에 적합한 직접 회로 장치
KR960026941A (ko) 반도체장치
KR960036075A (ko) 반도체 장치
KR970053924A (ko) 정전기보호소자
KR880700466A (ko) 정전기 보호 집적 회로
KR960030394A (ko) 정전보호기능을 갖는 반도체 집적 회로 장치
KR970053865A (ko) 반도체장치
KR900005595A (ko) 역전압으로부터 모놀리딕 구조를 보호하는 활성 다이오드
KR950015755A (ko) 반도체 집적 회로장치
KR960015960A (ko) 반도체 장치
KR960032771A (ko) 접합 전계 효과 트랜지스터를 갖는 반도체 장치
KR980006220A (ko) 정전기 보호회로를 구비한 반도체장치
KR880004589A (ko) 기판바이어스 전압발생기를 구비한 상보형 집적회로 배열
KR930003235A (ko) 마스터 슬라이스형 반도체 집적회로 장치의 기본셀 형성을 위한 트랜지스터 배치와 마스터 슬라이스형 반도체 집적회로 장치
KR970030783A (ko) 반도체 집적 회로를 보호하기 위한 정전 보호 디바이스
KR970053866A (ko) 반도체 장치와 그 제조 방법
KR960036028A (ko) 정전 방전 현상에 의한 손상을 방지할 수 있는 반도체 장치
KR960042950A (ko) 실리콘 노즐 현상을 줄인 레이아웃 구조
KR970024166A (ko) DRAM 및 로직 회로의 DRAM 전원 및 SCR용 바이모덜 ESD 보호 회로 (Bimodal ESD Protection for DRAM Power Supplies and SCRs for DRAMs and Logic Circuits)
KR960015896A (ko) 큰 기판 접촉 영역을 갖는 반도체 장치
KR950020965A (ko) 반도체 장치
KR960005994A (ko) 보호구조를 가지는 집적 파워 반도체 장치
KR960002788A (ko) 반도체 소자의 데이터 출력버퍼
KR930011296A (ko) 전계효과형 트랜지스터
KR970060479A (ko) 반도체장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100528

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee