KR960002788A - 반도체 소자의 데이터 출력버퍼 - Google Patents
반도체 소자의 데이터 출력버퍼 Download PDFInfo
- Publication number
- KR960002788A KR960002788A KR1019940013500A KR19940013500A KR960002788A KR 960002788 A KR960002788 A KR 960002788A KR 1019940013500 A KR1019940013500 A KR 1019940013500A KR 19940013500 A KR19940013500 A KR 19940013500A KR 960002788 A KR960002788 A KR 960002788A
- Authority
- KR
- South Korea
- Prior art keywords
- output buffer
- data output
- region
- well
- wells
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 5
- 239000000758 substrate Substances 0.000 claims 2
- 239000000969 carrier Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 데이터 출력버퍼(Data Output Buffer)에 관한 것으로, CMOS 데이터 출력 버퍼에 있어 NMOS 드레인으로부터 주입된 소수 캐리어(Minority Carrier)가 PMOS 의 N-웰 전압으로 사용되는 Vcc단자로 이동하는 것을 차단하는 N-웰 가드링(N-Well Guard Ring)을 데이터 입출력 패드(Data I/O Pad)아래부분까지 확장 구성하므로써, 소수 캐리어의 이동을 차단하게하여 래치-업(Latch-Up)을 방지할 수 있는 반도체 소자의 데이터 출력버퍼에 관해 기술된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 반도체 소자의 데이터 출력버퍼의 레이아웃도.
제4도는 제3도의 X-X'선을 따라 절단한 절단면도.
Claims (4)
- 반도체 소자의 데이터 출력버퍼에 있어서, P형 기판(1)상에 형성된 P-웰(2)에 게이트 전극(21), 소오스 및 드레인 전극용 제1 및 2 N+영역(22 및 23)을 갖는 NMOS 트랜지스터와, 상기 P-웰(2)로부터 일정간격 이격되어 P형 기판(1)상에 형성된 N-웰(3)에 게이트 전극(31), 소오스 및 드레인 전극용 제1 및 2 P+영역(32 및 33)을 갖는 PMOS 트랜지스터와, 상기 NMOS 트랜지스터의 제2 N+영역(23)에 연결되고 상기 PMOS 트랜지스터의 제1 P+영역(32)에 연결되는 데이터 입출력 패드(5)와, 상기 P-웰(2) 및 N-웰(3) 주변을 감싸되 P-웰(2)과 N-웰(3) 사이의 이격공간부분 전체에 걸쳐 형성된 N-웰 가드링(4)으로 구성된 것을 특징으로 하는 데이터 출력버퍼.
- 제1항에 있어서, 상기 N-웰 가드링(4)은 NMOS 트랜지스터로부터 PMOS 트랜지스터로 이동하는 소수 캐리어를 차단하는 것을 특징으로 하는 데이터 출력버퍼.
- 제1항 또는 제2항에 있어서, 상기 N-웰 가드링(4)의 가장자리부를 따라 Vcc 전원의 접합부로서 N+영역(41)이 형성되어짐을 특징으로 하는 데이터 출력버퍼.
- 제1항에 있어서, 상기 제1 N+영역(22)은 일측단자가 접지되는 Vss 전원에 연결되고, 상기 제2 P+영역(33)은 인접하여 형성된 제3 N+영역(34)과 함께 Vcc 전원에 연결되는 것을 특징으로 하는 데이터 출력버퍼.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940013500A KR0131373B1 (ko) | 1994-06-15 | 1994-06-15 | 반도체 소자의 데이터 출력버퍼 |
US08/476,597 US5675170A (en) | 1994-06-15 | 1995-06-07 | Data output buffer |
JP7143042A JP3049198B2 (ja) | 1994-06-15 | 1995-06-09 | データ出力バッファ |
DE19521470A DE19521470B4 (de) | 1994-06-15 | 1995-06-13 | Datenausgabepuffer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940013500A KR0131373B1 (ko) | 1994-06-15 | 1994-06-15 | 반도체 소자의 데이터 출력버퍼 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960002788A true KR960002788A (ko) | 1996-01-26 |
KR0131373B1 KR0131373B1 (ko) | 1998-04-15 |
Family
ID=19385345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940013500A KR0131373B1 (ko) | 1994-06-15 | 1994-06-15 | 반도체 소자의 데이터 출력버퍼 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5675170A (ko) |
JP (1) | JP3049198B2 (ko) |
KR (1) | KR0131373B1 (ko) |
DE (1) | DE19521470B4 (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100307554B1 (ko) | 1998-06-30 | 2001-11-15 | 박종섭 | Esd 소자를 구비하는 반도체장치 |
US6190954B1 (en) | 1999-01-11 | 2001-02-20 | Taiwan Semiconductor Manufacturing Company | Robust latchup-immune CMOS structure |
KR100391153B1 (ko) * | 2001-03-12 | 2003-07-12 | 삼성전자주식회사 | 반도체 장치의 레이아웃 방법 |
US20040150457A1 (en) * | 2001-06-29 | 2004-08-05 | Hiroshi Miyagi | Frequency mixing circuit |
US20050085028A1 (en) * | 2003-10-21 | 2005-04-21 | International Business Machines Corporation | Method and structure to suppress external latch-up |
JP4824385B2 (ja) * | 2005-10-25 | 2011-11-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5238890A (en) * | 1975-09-23 | 1977-03-25 | Mitsubishi Electric Corp | Semiconductor device |
JPS59501766A (ja) * | 1982-09-20 | 1984-10-18 | セミ・プロセシ−ズ・インコ−ポレ−テッド | ラッチアップ保護用のガ−ドバンドを持つcmos集積回路 |
JPS61144846A (ja) * | 1984-12-18 | 1986-07-02 | Toshiba Corp | 大規模集積回路装置 |
JPS61208863A (ja) * | 1985-03-14 | 1986-09-17 | Toshiba Corp | Cmos半導体装置 |
JPH0654797B2 (ja) * | 1986-08-06 | 1994-07-20 | 日産自動車株式会社 | Cmos半導体装置 |
JPH0241456U (ko) * | 1988-09-09 | 1990-03-22 | ||
US5216294A (en) * | 1989-05-31 | 1993-06-01 | Samsung Electronics Co., Ltd. | Data output buffer using a junction field effect transistor |
JP2965783B2 (ja) * | 1991-07-17 | 1999-10-18 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US5416351A (en) * | 1991-10-30 | 1995-05-16 | Harris Corporation | Electrostatic discharge protection |
US5473183A (en) * | 1992-02-21 | 1995-12-05 | Sony Corporation | Semiconductor device of a first conductivity type which has a first well of a second conductivity type formed therein and a second well of the first conductivity type formed in the first well and a pair of MOSFET formed in the first and second wells |
US5406513A (en) * | 1993-02-05 | 1995-04-11 | The University Of New Mexico | Mechanism for preventing radiation induced latch-up in CMOS integrated circuits |
-
1994
- 1994-06-15 KR KR1019940013500A patent/KR0131373B1/ko not_active IP Right Cessation
-
1995
- 1995-06-07 US US08/476,597 patent/US5675170A/en not_active Expired - Lifetime
- 1995-06-09 JP JP7143042A patent/JP3049198B2/ja not_active Expired - Lifetime
- 1995-06-13 DE DE19521470A patent/DE19521470B4/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE19521470A1 (de) | 1995-12-21 |
US5675170A (en) | 1997-10-07 |
DE19521470B4 (de) | 2006-02-16 |
JPH08162539A (ja) | 1996-06-21 |
KR0131373B1 (ko) | 1998-04-15 |
JP3049198B2 (ja) | 2000-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950030487A (ko) | 래치-업을 방지한 씨모스형 데이타 출력버퍼 | |
EP0782192B1 (en) | Electrostatic discharge structure of semiconductor device | |
TW335513B (en) | Semiconductor component for high voltage | |
JPH0729972A (ja) | 半導体装置 | |
KR970072397A (ko) | 반도체 장치 | |
KR100243496B1 (ko) | 반도체 장치 | |
KR980006407A (ko) | 에스램 및 그의 제조방법 | |
KR960002809A (ko) | Soi기판에 형성한 cmos트랜지스터 및 그 soi기판의 제조방법 | |
KR950012707A (ko) | 반도체 장치 | |
KR900701045A (ko) | 상보형 mos 회로기술을 이용한 래치업 방지회로를 가진 집적회로 | |
KR900001398B1 (ko) | 양방성 입출력 셀 | |
KR880004589A (ko) | 기판바이어스 전압발생기를 구비한 상보형 집적회로 배열 | |
KR960002788A (ko) | 반도체 소자의 데이터 출력버퍼 | |
KR970072376A (ko) | 절연기판상의 반도체 장치 및 그 보호 회로 | |
US6084272A (en) | Electrostatic discharge protective circuit for semiconductor device | |
EP0464452B1 (en) | Semiconductor integrated circuit | |
KR960032678A (ko) | Cmos 회로를 갖춘 반도체 장치와 그 제조 방법 | |
KR850007315A (ko) | 상보형(相補形) 금속산화막 반도체 직접회로 장치 | |
JPS5852869A (ja) | 半導体装置 | |
JPH0572110B2 (ko) | ||
JPS6420651A (en) | Semiconductor output buffer device | |
KR100379330B1 (ko) | 정전적방전(esd)구조 | |
KR940012661A (ko) | 씨모스 트랜지스터 | |
JPH0532908B2 (ko) | ||
KR960016139A (ko) | 반도체 정전기 보호를 위한 출력버퍼회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111024 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |