KR960016139A - 반도체 정전기 보호를 위한 출력버퍼회로 - Google Patents
반도체 정전기 보호를 위한 출력버퍼회로 Download PDFInfo
- Publication number
- KR960016139A KR960016139A KR1019940026195A KR19940026195A KR960016139A KR 960016139 A KR960016139 A KR 960016139A KR 1019940026195 A KR1019940026195 A KR 1019940026195A KR 19940026195 A KR19940026195 A KR 19940026195A KR 960016139 A KR960016139 A KR 960016139A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- source
- drain
- output buffer
- gate
- Prior art date
Links
- 230000005611 electricity Effects 0.000 title claims abstract description 8
- 230000003068 static effect Effects 0.000 title claims abstract description 8
- 239000004065 semiconductor Substances 0.000 title abstract description 3
- 230000015556 catabolic process Effects 0.000 claims abstract 5
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 정전기에 의한 반도체 디바이스에 파괴현상을 방지하기 위한 출력버퍼회로에 있어서 정전기 보호 회로에 관한 것이다.
이를 위하여 다수의 트랜지스터들로 구성된 출력버퍼수단 및 트랜지스터로 구성된 정전기 보호수단에 있어서 정전기 보호수단을 구성하는 트랜지스터의 게이트 길이를 출력버퍼수단을 구성하는 트랜지스터의 게이트 길이 보다 작게하여 항복전압을 낮추어 정전기 보호수단의 트랜지스터로 먼저 방전하도록 하는 정전기 보호회로이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 정전기 보호회로를 위한 일실시예의 구성도,
제4도는 본 발명에 따라 반도체 정전기 보호회로를 위한 다른 실시예의 구성도이다.
Claims (8)
- 패드외부의 인터페이스 회로를 드라이브 하기 위한 트랜지스터로 구성된 출력버퍼수단 및 정전기 보호수단을 구비하는 출력버퍼 회로에 있어서, 상기의 정전기 보호수단은 상기의 출력버퍼수단을 구성하는 트랜지스터의 항복전압보다 낮은 항복전압을 갖는 트랜지스터를 구비한 것을 특징으로 하는 정전기 보호회로.
- 제1항에 있어서, 상기의 항복전압을 낮추기 의하여 상기의 정전기 보호수단의 트랜지스터의 게이트 길이가 상기의 출력버퍼수단의 트랜지스터의 게이트 길이보다 작게 하는 것을 특징으로 하는 정전기 보호회로.
- 제1항에 있어서, 상기의 정전기 보호수단은 게이트, 제1드레인/소스 및 제2드레인/소스를 가지고 있는 트랜지스터로 구성되어 있으며 게이트와 제1드레인/소스가 제1전압에 연결되어 있고 제2드레인/소스는 상기의 출력버퍼수단의 출력에 연결된 것을 특징으로 하는 정정기 보호회로.
- 제3항에 있어서, 상기의 트랜지스터는 P형 트랜지스터인 것을 특징으로 하는 정전기 보호회로.
- 제3항에 있어서, 상기의 트랜지스터는 n형 트랜지스터인 것을 특징으로 하는 정전기 보호회로.
- 제1항에 있어서, 상기의 정전기 보호수단은 게이트, 제1드레인/소스 및 제2드레인/소스를 가지고 있고, 제1, 제2트랜지스터로 구성되어 있으며 상기의 제1트랜지스터의 게이트와 제1드레인/소스는 제1전압에 연결되어 있고 상기의 제2트랜지스터의 게이트와 제1드레인/소스는 제2전압에 연결되어 있고 상기의 제1트랜지스터의 제2트레인/소스와 상기의 제2트랜지스터의 제2드레인/소스는 상기의 출력버퍼수단의 출력에 공통으로 연결된 것을 특징으로 하는 정전기 보호회로.
- 제6항에 있어서, 상기의 제1, 제2트랜지스터는 P형과 N형 트랜지스터인 것을 특징으로 하는 정전기 보호 회로.
- 제1항에 있어서, 상기의 정전기 보호수단은 게이트, 제1드레인/소스 및 제2드레인/소스를 가지고 있는 다수의 P형 트랜지스터들과 n형 트랜지스터들로 구성되어 있으며 상기의 P형 트랜지스터들의 게이트와 제1드레인/소스는 제1전압에 연결되어있고 상기의 n형 트랜지스터들의 게이트와 제1드레인/소스는 제2전압에 연결되어 있고 상기의 P형, N형 트랜지스터들의 제2드레인/소스는 상기의 출력버퍼수단의 출력에 공통으로 연결된 것을 특징으로 하는 정전기 보호회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940026195A KR100312621B1 (ko) | 1994-10-13 | 1994-10-13 | 반도체정전기보호를위한출력버퍼회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940026195A KR100312621B1 (ko) | 1994-10-13 | 1994-10-13 | 반도체정전기보호를위한출력버퍼회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960016139A true KR960016139A (ko) | 1996-05-22 |
KR100312621B1 KR100312621B1 (ko) | 2001-12-28 |
Family
ID=37531249
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940026195A KR100312621B1 (ko) | 1994-10-13 | 1994-10-13 | 반도체정전기보호를위한출력버퍼회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100312621B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100808604B1 (ko) * | 2006-04-18 | 2008-02-29 | 주식회사 하이닉스반도체 | 반도체 장치용 정전기 보호 장치 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102078340B1 (ko) | 2013-07-17 | 2020-02-18 | 삼성디스플레이 주식회사 | 정전기 보호 회로 및 이를 구비한 전자 장치 |
-
1994
- 1994-10-13 KR KR1019940026195A patent/KR100312621B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100808604B1 (ko) * | 2006-04-18 | 2008-02-29 | 주식회사 하이닉스반도체 | 반도체 장치용 정전기 보호 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR100312621B1 (ko) | 2001-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950030487A (ko) | 래치-업을 방지한 씨모스형 데이타 출력버퍼 | |
KR970053883A (ko) | 포켓(Pocket) P형 웰(Well)을 이용한 NMOS 트랜지스터 | |
KR970072397A (ko) | 반도체 장치 | |
KR940001389A (ko) | 집적 회로 | |
KR910002130A (ko) | 반도체집적회로 | |
KR930007096A (ko) | 인체 효과를 감소시키기 위한 엔-채널 풀업 트랜지스터 | |
KR940001383A (ko) | 출력 버퍼의 정전 방전 보호회로를 구비한 집적회로 | |
KR960039231A (ko) | 칩면적을 줄일수 있는 패드구조를 가지는 반도체 메모리장치 | |
KR970072701A (ko) | 정전기 보호회로 | |
KR960016139A (ko) | 반도체 정전기 보호를 위한 출력버퍼회로 | |
KR960002788A (ko) | 반도체 소자의 데이터 출력버퍼 | |
KR920003704A (ko) | 디지탈 신호에 응답하는 부동회로 구동용 회로 | |
KR870001672A (ko) | 반도체 회로장치 | |
KR970030788A (ko) | Cmos 반도체 장치 | |
KR970053786A (ko) | 버퍼 트랜지스터의 레이아웃방법 | |
KR920005497A (ko) | 반도체 집적회로의 입력회로 | |
KR970030774A (ko) | 출력버퍼 esd 보호회로 | |
KR970008561A (ko) | 반도체장치의 입력보호 회로의 트랜지스터 | |
KR930017034A (ko) | 비휘발성메모리 장치의 고전압 방전 회로 | |
KR970008559A (ko) | 정전기 보호회로 | |
KR970023912A (ko) | 본딩용 회로 | |
KR970019076A (ko) | 전압레벨 변환기 | |
KR940012661A (ko) | 씨모스 트랜지스터 | |
KR970024152A (ko) | 고내압 피모스를 이용한 정전기 보호 회로 | |
KR930005184A (ko) | 정전기 전압 방지용 반도체 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060928 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |