KR970053883A - 포켓(Pocket) P형 웰(Well)을 이용한 NMOS 트랜지스터 - Google Patents

포켓(Pocket) P형 웰(Well)을 이용한 NMOS 트랜지스터 Download PDF

Info

Publication number
KR970053883A
KR970053883A KR1019950069728A KR19950069728A KR970053883A KR 970053883 A KR970053883 A KR 970053883A KR 1019950069728 A KR1019950069728 A KR 1019950069728A KR 19950069728 A KR19950069728 A KR 19950069728A KR 970053883 A KR970053883 A KR 970053883A
Authority
KR
South Korea
Prior art keywords
guard line
type
active guard
type active
nmos transistor
Prior art date
Application number
KR1019950069728A
Other languages
English (en)
Other versions
KR100190008B1 (ko
Inventor
양향자
박희철
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950069728A priority Critical patent/KR100190008B1/ko
Priority to EP96309150A priority patent/EP0782192B1/en
Priority to DE69622251T priority patent/DE69622251T2/de
Priority to JP8335781A priority patent/JPH09191080A/ja
Priority to TW085116022A priority patent/TW329556B/zh
Priority to US08/774,936 priority patent/US5760446A/en
Priority to CNB96116722XA priority patent/CN1135619C/zh
Publication of KR970053883A publication Critical patent/KR970053883A/ko
Application granted granted Critical
Publication of KR100190008B1 publication Critical patent/KR100190008B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

포켓(Pocket) P형 웰(Well)을 이용한 핫 일렉트론 효과를 방지할 수 있는 MOS 트랜지스터 및 상기 NMOS트랜지스터를 이용한 어드레스(Address) 패드(Pad) 및 입/출력(I/O) 패드(Pad)의 ESD(Eletro Static Discharge) 보호 장치에 관하여 기재되어 있다. 기판 상의 N형 웰에 포함되는 N+형 액티브 가드라인, N+형 액티브 가드라인에 의해 감싸여진 P+형 액티브 가드라인, P+형 가드 라인에 의해 감싸여진 NMOS 트랜지스터, P+형 액티브 가드라인 및 NMOS 트랜지스터를 감싸는 포켓(Pocket) P형 웰(Well)을 형성한다. 이로써, 반도체 메모리 소자의 실패를 초래하는 핫 일렉트론 효과를 최소화 할 수 있다.

Description

포켓(Pocket) P형 웰(Well)을 이용한 NMOS 트랜지스터
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 NMOS 트랜지스터로 이루어진 어드레스(Address) 패드(Pad)의 ESD(Eletro Static Discharge) 보호 장치에 관한 일실시예를 도시한 배치 평면도이다.

Claims (8)

  1. 기판 상의 N형 웰에 포함되는 N+형 액티브 가드라인, 상기 N+형 액티브 가드라인에 의해 감싸여진 P+형 액티브 가드라인 및 P+형 가드 라인에 의해 감싸여진 NMOS 트랜지스터에 있어서, 상기 P+형 액티브 가드라인 및 NMOS 트랜지스터는 포켓(Pocket) P형 웰(Well)에 감싸여지는 것을 특징으로 하는 NMOS 트랜지스터.
  2. 제1항에 있어서, 상기 N형 웰은 Vcc의 전압을 인가하기 위해, 상기 N+형 액티브 가드라인에 Vcc전압이 접속되며, 상기 포켓(Pocket) P형 웰(Well)은 Vss의 전압을 인가하기 위해, 상기 P+형 액티브 가드라인에 Vss전압이 접속되는 배치도를 갖는 것을 특징으로 하는 NMOS 트랜지스터.
  3. 어드레스(Address) 패드(Pad)의 ESD(Eletro Static Discharge) 보호 장치에 있어서, 기판 상의 N형 웰에 포함되는 N+형 액티브 가드라인; 상기 N+형 액티브 가드라인에 의해 감싸여진 P+형 액티브 가드라인; 상기 P+형 액티브 가드라인에 의해 감싸여진 NMOS 트랜지스터; 상기 P+형 액티브 가드라인 및 NMOS 트랜지스터를 감싸는 포켓(Pocket) P형 웰(Well)을 포함하여 형성되는 것을 특징으로 하는 어드레스(Address) 패드(Pad)의 ESD(Eletro Static Discharge) 보호 장치.
  4. 제3항에 있어서, 상기 N형 웰은 Vcc의 전압을 인가하기 위해, 상기 N+형 액티브 가드라인에 Vcc전압이 접속되며, 상기 포켓(Pocket) P형 웰(Well)은 Vss의 전압을 인가하기 위해, 상기 P+형 액티브 가드라인에 Vss전압이 접속되는 배치도를 갖는 것을 특징으로 하는 어드레스(Address) 패드(Pad)의 ESD(Eletro Static Discharge) 보호 장치.
  5. NMOS 트랜지스터를 이용한 입/출력(I/0) 패드(Pad)의 풀-다운(Pull-Down) 장치에 있어서, 기판 상의 N형 웰에 포함되는 N+형 액티브 가드라인; 상기 N+형 액티브 가드라인에 의해 감싸여진 P+형 액티브 가드라인; 상기 P+형 액티브 가드라인에 의해 감싸여진 NMOS 트랜지스터; 상기 P+형 액티브 가드라인 및 NMOS 트랜지스터를 감싸는 포켓(Pocket) P형 웰(Well)을 포함하여 형성되는 것을 특징으로 하는 입/출력(I/0) 패드(Pad)의 풀-다운(Pull-Down) 장치.
  6. 제5항에 있어서, 상기 N형 웰은 Vcc의 전압을 인가하기 위해, 상기 N+형 액티브 가드라인에 Vcc전압이 접속되며, 상기 포켓(Pocket) P형 웰(Well)은 Vss의 전압을 인가하기 위해, 상기 P+형 액티브 가드라인에 Vss전압이 접속되는 배치도를 갖는 것을 특징으로 하는 입/출력(I/0) 패드(Pad)의 풀-다운(Pull-Down) 장치.
  7. MOS 트랜지스터를 이용한 입/출력(I/0) 패드(Pad)의 풀-업(Pull-Up) 장치에 있어서, 기판 상의 N형 웰에 포함되는 N+형 액티브 가드라인; 상기 N+형 액티브 가드라인에 의해 감싸여진 P+형 액티브 가드라인; 상기 P+형 액티브 가드라인에 의해 감싸여진 NMOS 트랜지스터; 상기 P+형 액티브 가드라인 및 NMOS 트랜지스터를 감싸는 포켓(Pocket) P형 웰(Well)을 포함하여 형성되는 것을 특징으로 하는 입/출력(I/0) 패드(Pad)의 풀-업(Pull-Up) 장치.
  8. 제7항에 있어서, 상기 N형 웰은 Vcc의 전압을 인가하기 위해, 상기 N+형 액티브 가드라인에 Vcc전압이 접속되며, 상기 포켓(Pocket) P형 웰(Well)은 Vss의 전압을 인가하기 위해, 상기 P+형 액티브 가드라인에 Vss전압이 접속되는 배치도를 갖는 것을 특징으로 하는 입/출력(I/0) 패드(Pad)의 풀-업(Pull-Up) 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950069728A 1995-12-30 1995-12-30 반도체 장치의 정전하 보호 장치 KR100190008B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019950069728A KR100190008B1 (ko) 1995-12-30 1995-12-30 반도체 장치의 정전하 보호 장치
EP96309150A EP0782192B1 (en) 1995-12-30 1996-12-13 Electrostatic discharge structure of semiconductor device
DE69622251T DE69622251T2 (de) 1995-12-30 1996-12-13 Elektrostatische Entladungsstruktur für eine Halbleiteranordnung
JP8335781A JPH09191080A (ja) 1995-12-30 1996-12-16 半導体装置の静電荷放電構造体
TW085116022A TW329556B (en) 1995-12-30 1996-12-24 The electrostatic discharge structure of semiconductor device
US08/774,936 US5760446A (en) 1995-12-30 1996-12-24 Electrostatic discharge structure of semiconductor device
CNB96116722XA CN1135619C (zh) 1995-12-30 1996-12-27 带有静电泄放结构的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950069728A KR100190008B1 (ko) 1995-12-30 1995-12-30 반도체 장치의 정전하 보호 장치

Publications (2)

Publication Number Publication Date
KR970053883A true KR970053883A (ko) 1997-07-31
KR100190008B1 KR100190008B1 (ko) 1999-06-01

Family

ID=19448555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950069728A KR100190008B1 (ko) 1995-12-30 1995-12-30 반도체 장치의 정전하 보호 장치

Country Status (7)

Country Link
US (1) US5760446A (ko)
EP (1) EP0782192B1 (ko)
JP (1) JPH09191080A (ko)
KR (1) KR100190008B1 (ko)
CN (1) CN1135619C (ko)
DE (1) DE69622251T2 (ko)
TW (1) TW329556B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6507074B2 (en) * 1995-11-30 2003-01-14 Micron Technology, Inc. Structure for ESD protection in semiconductor chips
KR100298819B1 (ko) 1995-11-30 2001-11-02 로데릭 더블류 루이스 반도체칩에서의정전기방전(esd)보호구조
KR100486223B1 (ko) * 1997-12-17 2005-08-01 삼성전자주식회사 반도체 장치의 입/출력 패드
US5847431A (en) * 1997-12-18 1998-12-08 Intel Corporation Reduced capacitance transistor with electro-static discharge protection structure
DE69739267D1 (de) * 1997-12-31 2009-04-02 St Microelectronics Srl Methode und Schaltung zur Verbesserung der Eigenschaften eines ESD-Schutzes für integrierte Halbleiterschaltungen
DE69736714D1 (de) * 1997-12-31 2006-11-02 St Microelectronics Srl ESD-Schutznetzwerk auf Halbleiterschaltungsstrukturen
JP3123984B2 (ja) 1998-07-31 2001-01-15 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置
DE69939684D1 (de) * 1998-08-04 2008-11-20 Nxp Bv Mit esd-schutz ausgestatteter integrierter schaltkreis
US6049112A (en) * 1998-09-14 2000-04-11 Intel Corporation Reduced capacitance transistor with electro-static discharge protection structure and method for forming the same
US6455898B1 (en) * 1999-03-15 2002-09-24 Macronix International Co., Ltd. Electrostatic discharge input protection for reducing input resistance
US6222237B1 (en) * 1999-05-21 2001-04-24 United Microelectronics Corp. Structure of electrostatic discharge protection device
TW426973B (en) * 1999-10-16 2001-03-21 Winbond Electronics Corp Latch up protection circuit and its method suitable for use in multi power supply integrated circuit
US6455902B1 (en) 2000-12-06 2002-09-24 International Business Machines Corporation BiCMOS ESD circuit with subcollector/trench-isolated body mosfet for mixed signal analog/digital RF applications
US7106568B2 (en) * 2004-08-27 2006-09-12 United Microelectronics Corp. Substrate-triggered ESD circuit by using triple-well
US7317204B2 (en) * 2005-01-13 2008-01-08 Samsung Electronics Co., Ltd. Test structure of semiconductor device
CN101281909B (zh) * 2008-05-28 2010-04-21 浙江大学 Nmos管嵌入式双向可控硅静电防护器件
US8378422B2 (en) * 2009-02-06 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection device comprising a plurality of highly doped areas within a well
JP5849670B2 (ja) * 2011-12-09 2016-02-03 セイコーエプソン株式会社 半導体装置
US8853784B2 (en) * 2012-01-19 2014-10-07 Globalfoundries Singapore Pte. Ltd. ESD protection circuit
CN103378084B (zh) * 2012-04-13 2016-01-20 南亚科技股份有限公司 存储装置
US20140246725A1 (en) * 2013-03-04 2014-09-04 Samsung Electronics Co., Ltd. Integrated Circuit Memory Devices Including Parallel Patterns in Adjacent Regions
CN103812483A (zh) * 2014-01-13 2014-05-21 智坤（江苏）半导体有限公司 Cmos射频开关
JP5669119B1 (ja) * 2014-04-18 2015-02-12 株式会社パウデック 半導体素子、電気機器、双方向電界効果トランジスタおよび実装構造体
US9484977B2 (en) * 2014-05-14 2016-11-01 Dsp Group, Ltd. RF transformer based TX/RX integrated RF switch
CN106158832A (zh) * 2015-04-01 2016-11-23 联华电子股份有限公司 半导体结构
DE102016115286A1 (de) * 2016-08-17 2018-02-22 Infineon Technologies Ag Integrierte Schaltung mit Verstärker-MOSFET
US10134722B2 (en) * 2017-04-12 2018-11-20 Hong Kong Applied Science and Technology Research Institute Company Limited Embedded PMOS-trigger silicon controlled rectifier (SCR) with suppression rings for electro-static-discharge (ESD) protection
US11031462B1 (en) * 2019-12-23 2021-06-08 Nanya Technology Corporation Semiconductor structure with improved guard ring structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58165369A (ja) * 1982-03-26 1983-09-30 Toshiba Corp 入力保護回路
JPS61281545A (ja) * 1985-06-06 1986-12-11 Fuji Electric Co Ltd バイポ−ラ・ｃｍｏｓ半導体装置
JPH0685422B2 (ja) * 1985-11-07 1994-10-26 三菱電機株式会社 半導体集積回路
JP2509690B2 (ja) * 1989-02-20 1996-06-26 株式会社東芝 半導体装置
JPH0744231B2 (ja) * 1989-11-10 1995-05-15 株式会社東芝 半導体集積回路およびその製造方法

Also Published As

Publication number Publication date
TW329556B (en) 1998-04-11
KR100190008B1 (ko) 1999-06-01
DE69622251T2 (de) 2003-03-13
DE69622251D1 (de) 2002-08-14
EP0782192A1 (en) 1997-07-02
EP0782192B1 (en) 2002-07-10
CN1135619C (zh) 2004-01-21
US5760446A (en) 1998-06-02
CN1154578A (zh) 1997-07-16
JPH09191080A (ja) 1997-07-22

Similar Documents

Publication Publication Date Title
KR970053883A (ko) 포켓(Pocket) P형 웰(Well)을 이용한 NMOS 트랜지스터
KR940001389A (ko) 집적 회로
CA2223199A1 (en) Gate-coupled structure for enhanced esd input/output pad protection in cmos ics
KR970072397A (ko) 반도체 장치
KR100343509B1 (ko) 반도체장치
KR930007096A (ko) 인체 효과를 감소시키기 위한 엔-채널 풀업 트랜지스터
KR940001383A (ko) 출력 버퍼의 정전 방전 보호회로를 구비한 집적회로
KR980006407A (ko) 에스램 및 그의 제조방법
KR960039231A (ko) 칩면적을 줄일수 있는 패드구조를 가지는 반도체 메모리장치
KR970030783A (ko) 반도체 집적 회로를 보호하기 위한 정전 보호 디바이스
US6317306B1 (en) Electrostatic discharge protection circuit
KR940025175A (ko) 반도체 집적회로의 중간전위 발생회로
KR100324323B1 (ko) 반도체 장치의 정전방전 보호 회로
KR960002788A (ko) 반도체 소자의 데이터 출력버퍼
KR960026761A (ko) 반도체집적회로의 인터페이스회로
KR100313155B1 (ko) 정전기방전 보호회로
KR100423846B1 (ko) 반도체 장치의 정전기 보호 회로
JPH0494167A (ja) 半導体装置
KR960026739A (ko) 반도체 소자의 정전기 방지회로
KR850007315A (ko) 상보형(相補形) 금속산화막 반도체 직접회로 장치
KR960016139A (ko) 반도체 정전기 보호를 위한 출력버퍼회로
JPH06112422A (ja) 半導体集積回路装置
KR930020657A (ko) 고레벨의 정전기 스트레스전압에 적응가능한 반도체장치
KR970053852A (ko) 풀업 저항 회로
KR100307555B1 (ko) Esd 소자가 구비된 반도체장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 17

EXPY Expiration of term