CN1135619C - 带有静电泄放结构的半导体器件 - Google Patents

带有静电泄放结构的半导体器件 Download PDF

Info

Publication number
CN1135619C
CN1135619C CNB96116722XA CN96116722A CN1135619C CN 1135619 C CN1135619 C CN 1135619C CN B96116722X A CNB96116722X A CN B96116722XA CN 96116722 A CN96116722 A CN 96116722A CN 1135619 C CN1135619 C CN 1135619C
Authority
CN
China
Prior art keywords
type
pocket well
semiconductor substrate
guard ring
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB96116722XA
Other languages
English (en)
Other versions
CN1154578A (zh
Inventor
梁香子
朴熙哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1154578A publication Critical patent/CN1154578A/zh
Application granted granted Critical
Publication of CN1135619C publication Critical patent/CN1135619C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration

Abstract

半导体器件静电泄放结构，包括P型杂质掺杂的半导体衬底；在半导体衬底一定区域中形成的N型阱；在N型阱一定区域中形成的P型槽阱；在N型阱表面形成并且掺杂浓度高于N型阱的N型有源保护环；在P型槽阱的表面形成并且掺杂浓度高于P型槽阱的P型有源保护环；以及在P型槽阱表面形成的NMOS晶体管。即使静电电荷导致的负电压暂时加到NMOS晶体管漏区，也可防止P型半导体衬底上形成的内部电路出现故障。

Description

带有静电泄放结构的半导体器件
本发明涉及一种半导体器件，尤其涉及一种半导体器件的静电泄放结构，这种半导体器件有一个P型槽阱，其中设有N沟金属氧化物半导体(NMOS)晶体管。
半导体器件一般都包括一个保护电路，即一个静电泄放(ESD)电路，连到每一个压焊区上用以吸收大的外加电压。为了保护半导体器件的内部电路不受静电电荷的影响，压焊区上感应的静电应通过连接到ESD结构的一个NMOS晶体管的电源供电端或接地端而转移。因此，静电泄放电路是半导体器件的一个基本组成部分。
图1是一种常规输入保护电路的视图，而图2是沿图1中的2-2′线得到的剖面图。
如图1和图2所示，常规输入保护电路的结构，即一个ESD电路的结构，包括：P型半导体衬底10的预定区域上形成的N型阱12；在N型阱12的上表面形成的重掺杂的N型有源保护环14，它是为了在N型阱12和向该处提供电源供电电压(Vcc)的金属互连线(未示出)之间形成欧姆接触；在半导体衬底10的边缘上形成的、被N型阱12包围的重掺杂的P型有源保护环16，它是为了降低P型衬底10和连到地的金属互连线(未示出)之间的接触电阻；在半导体衬底10上形成的被P型有源保护环16包围并分开一定距离的N型源区18和N型漏区22；在位于源区18和漏区22之间的沟道区的上表面上形成的栅绝缘膜(未示出)的上表面上形成的栅电极20。这里，源区18，漏区22和栅电极20组成了NMOS晶体管，而源区18和半导体衬底10接地。并且，NMOS晶体管的漏区22通过互连线24连到地址压焊区26以及在半导体衬底10的另一区域中形成的一个内部电路的输入端(未示出)，即一个逻辑电路的栅电极上(未示出)。
在上述的ESD电路的常规结构中，当由于静电电荷而导致的一个很大的负电压加到地址压焊区26上时，在P型半导体衬底10和N型漏区22之间产生一个正向偏置。结果，漏区22中的电子发射到半导体衬底10中。发射到半导体衬底10中的电子转移到源区18或N型阱12，以防止一个高电压被加到内部电路上。这种现象的产生是由于一个寄生双极型晶体管，其中漏区22，P型半导体衬底10，以及N型阱12分别作为发射极，基极和集电极。但是，发射到半导体衬底10中的电子将半导体衬底10的地电压变为负电压(噪声)。这就叫做负尖峰现象。因此，负尖峰现象导致半导体衬底10上形成的内部电路出现故障。
本发明的目的是提供一种半导体器件的静电泄放结构，这里用于静电泄放(ESD)的NMOS晶体管形成于与P型半导体衬底隔离的P型槽阱中，从而即使NMOS晶体管的漏区加了一个负电压也可防止在P型半导体衬底上形成的内部电路出现故障。
为了实现本发明的上述目的，提供了一个半导体器件的静电泄放结构，它包括：用P型杂质掺杂的半导体衬底；在半导体衬底的一定区域上形成的N型阱；在N型阱的一定区域中形成的P型槽阱；在N型阱表面形成并且掺杂浓度高于N型阱的N型有源保护环；在P型槽阱的表面形成并且掺杂浓度高于P型槽阱的P型有源保护环；以及在P型槽阱的表面上形成的NMOS晶体管。
最好与NMOS晶体管的漏区相连的地址压焊区和输入/输出压焊区也能包括在内。
通过参照附图详细描述一个优选实施例，本发明的上述目的和优点将变得更加明显，其中：
图1是带有一个地址压焊区的常规ESD结构的视图；
图2是沿图1中的2-2′线得到的剖面图；
图3是根据本发明的带有一个地址压焊区的ESD结构的视图；
图4是沿图3中的4-4′线得到的剖面图；
图5是带有一输入/输出压焊区的常规ESD结构的视图；
图6是根据本发明的带有一输入/输出压焊区的ESD结构的视图。
下文中，本发明的每个实施例将参照附图给以详细说明。这里，附图示出了带有一个地址压焊区和一个输入/输出压焊区的半导体存储器。同样，本发明可用于普通半导体器件和半导体存储器件。
实施例1
如图3和图4所示，根据本发明的一个带有地址压焊区的ESD结构包括：P型半导体衬底110；在半导体衬底110的一定区域中形成的N型阱112；在N型阱112的一定区域中形成的P型槽阱113；在N型阱112的表面形成并且掺杂浓度高于N型阱112的N型有源保护环114；在P型槽阱113的上表面形成并且掺杂浓度高于P型槽阱的P型有源保护环116。
N型有源保护环114应掺杂1.0×1018/cm3或更高浓度以在N型阱112和互连线(未示出)之间形成欧姆接触，该互连线例如是一个提供电源供电电压Vcc到N型阱112的铝图形。同时，P型有源保护环116应掺杂1.0×1018/cm3或更高浓度以减小P型槽阱113与互连线(未示出)之间的接触电阻，该互连线例如是P型槽阱113接地的铝图形。
根据本发明带有一个地址压焊区的ESD结构还包括：界定在P型槽阱113的一定区域的表面内形成的沟道区的N型源区118和N型漏区122；在源区118和漏区122之间的沟道区上的栅绝缘膜(未示出)上形成的栅电极120；通过互连线124与漏区122相连的地址压焊区126。这里，地端与源区118和P型有源保护环116相连，而源区118、漏区122和栅电极120组成一个用于ESD的NMOS晶体管。
在上述ESD结构中，一个NMOS晶体管在通过包围P型槽阱113的N型阱112与P型半导体衬底110完全隔离的P型槽阱113中形成。因此，即使一个负电压暂时加到地址压焊区126上，半导体衬底110的电位也是稳定的，即稳定地接地。具体说来，当由于静电电荷而导致的负电压暂时加到根据本发明的ESD结构的地址压焊区126上时，在P型槽阱113和漏区122之间产生偏置电压使得电子由漏区122发射出。于是，电子通过源区118、P型保护环116和N型保护环114移动到电源供电端或地端，而且，由于P型槽阱113被N型阱112包围，大多数发射到P型槽阱113中的电子迅速移动到N型阱112。因此，从漏区122发射出的电子在P型槽阱113内停留的时间极短，从而避免使得P型槽阱113的电位改变。虽然发射到P型槽阱113中的所有电子不能很快被传输到N型阱112，但P型半导体衬底110保持稳定的地电位。这是因为P型半导体衬底110通过N型阱112与P型槽阱113完全隔离。因此，在P型半导体衬底110上形成的内部电路(未示出)被保护，免受负尖峰信号导致的噪声的影响。
实施例2
图5和图6是说明带有输入/输出压焊区的ESD结构的视图。ESD结构是由PMOS晶体管构成的上拉晶体管部分和NMOS晶体管构成的下拉晶体管部分组成的。图5是示出常规ESD结构的视图，而图6是示出根据本发明的ESD结构的视图。与图1和图3中所用的相同的参考符号表示的部分是一样的；所以其详细的描述将被省略。
同时，PMOS晶体管对负尖峰现象没有直接影响；因此，只描述由NMOS晶体管构成的下拉晶体管部分。
因为图5中的下拉晶体管部分是由NMOS晶体管构成的，与图1和图2中描述的相同的问题也会发生。为了解决这些问题，选用图3和图4中描述的ESD结构，从而获得与第一个实施例相同的效果。
同样，本发明也可用于上拉晶体管部分和下拉晶体管部分都是由NMOS晶体管构成的带有输入/输出压焊区的ESD结构。那就是，在上拉晶体管部分和下拉晶体管部分由NMOS晶体管构成的情况下，上拉晶体管部分的NMOS晶体管和下拉晶体管部分的NMOS晶体管形成于P型槽阱中，从而获得与第一个实施例相同的效果。
如上所述，根据本发明，将用于ESD的NMOS晶体管形成于与半导体衬底隔离的P型槽阱中，从而防止由负尖峰信号导致的半导体器件的故障。
显然，本发明不只局限在所说明的实施例中，本领域熟练技术人员可在本发明的范围之内衍生出许多变化和修正。

Claims (2)

1.一种带有静电泄放结构的半导体器件，包括：
用P型杂质掺杂的半导体衬底；
在所述半导体衬底的一定区域中形成的N型阱；
在所述N型阱的一定区域中形成的P型槽阱；
在所述N型阱的表面形成并且掺杂浓度高于所述N型阱的N型有源保护环；
在所述P型槽阱的表面形成并且掺杂浓度高于所述P型槽阱的P型有源保护环；
在所述P型槽阱表面形成的N沟金属氧化物半导体晶体管；以及
连接到所述的N沟金属氧化物半导体晶体管的漏区的地址压焊区，
其中所述的N型阱通过所述N型保护环连接到电源供电端而所述的P型槽阱通过所述的P型保护环连接到地端。
2.一种带有静电泄放结构的半导体器件，包括：
用P型杂质掺杂的半导体衬底；
在所述半导体衬底的一定区域中形成的N型阱；
在所述N型阱的一定区域中形成的P型槽阱；
在所述N型阱的表面形成并且掺杂浓度高于所述N型阱的N型有源保护环；
在所述P型槽阱的表面形成并且掺杂浓度高于所述P型槽阱的P型有源保护环；
在所述P型槽阱表面形成的N沟金属氧化物半导体晶体管；以及
连接到所述的N沟金属氧化物半导体晶体管的漏区的输入/输出压焊区，
其中所述的N型阱通过所述N型保护环连接到电源供电端而所述的P型槽阱通过所述的P型保护环连接到地端。
CNB96116722XA 1995-12-30 1996-12-27 带有静电泄放结构的半导体器件 Expired - Lifetime CN1135619C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR69728/1995 1995-12-30
KR69728/95 1995-12-30
KR1019950069728A KR100190008B1 (ko) 1995-12-30 1995-12-30 반도체 장치의 정전하 보호 장치

Publications (2)

Publication Number Publication Date
CN1154578A CN1154578A (zh) 1997-07-16
CN1135619C true CN1135619C (zh) 2004-01-21

Family

ID=19448555

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB96116722XA Expired - Lifetime CN1135619C (zh) 1995-12-30 1996-12-27 带有静电泄放结构的半导体器件

Country Status (7)

Country Link
US (1) US5760446A (zh)
EP (1) EP0782192B1 (zh)
JP (1) JPH09191080A (zh)
KR (1) KR100190008B1 (zh)
CN (1) CN1135619C (zh)
DE (1) DE69622251T2 (zh)
TW (1) TW329556B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997020348A1 (en) 1995-11-30 1997-06-05 Micron Technology, Inc. Structure for esd protection in semiconductor chips
US6507074B2 (en) * 1995-11-30 2003-01-14 Micron Technology, Inc. Structure for ESD protection in semiconductor chips
KR100486223B1 (ko) * 1997-12-17 2005-08-01 삼성전자주식회사 반도체 장치의 입/출력 패드
US5847431A (en) * 1997-12-18 1998-12-08 Intel Corporation Reduced capacitance transistor with electro-static discharge protection structure
EP0932202B1 (en) 1997-12-31 2006-09-20 STMicroelectronics S.r.l. ESD protection network on semiconductor circuit structures
EP0932203B1 (en) * 1997-12-31 2009-02-18 STMicroelectronics S.r.l. Method and circuit for improving the performances of an ESD protection on semiconductor circuit structures
JP3123984B2 (ja) 1998-07-31 2001-01-15 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置
WO2000008688A1 (en) * 1998-08-04 2000-02-17 Koninklijke Philips Electronics N.V. An integrated circuit provided with esd protection means
US6049112A (en) * 1998-09-14 2000-04-11 Intel Corporation Reduced capacitance transistor with electro-static discharge protection structure and method for forming the same
US6455898B1 (en) * 1999-03-15 2002-09-24 Macronix International Co., Ltd. Electrostatic discharge input protection for reducing input resistance
US6222237B1 (en) * 1999-05-21 2001-04-24 United Microelectronics Corp. Structure of electrostatic discharge protection device
TW426973B (en) * 1999-10-16 2001-03-21 Winbond Electronics Corp Latch up protection circuit and its method suitable for use in multi power supply integrated circuit
US6455902B1 (en) 2000-12-06 2002-09-24 International Business Machines Corporation BiCMOS ESD circuit with subcollector/trench-isolated body mosfet for mixed signal analog/digital RF applications
US7106568B2 (en) * 2004-08-27 2006-09-12 United Microelectronics Corp. Substrate-triggered ESD circuit by using triple-well
US7317204B2 (en) * 2005-01-13 2008-01-08 Samsung Electronics Co., Ltd. Test structure of semiconductor device
CN101281909B (zh) * 2008-05-28 2010-04-21 浙江大学 Nmos管嵌入式双向可控硅静电防护器件
US8378422B2 (en) * 2009-02-06 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection device comprising a plurality of highly doped areas within a well
JP5849670B2 (ja) * 2011-12-09 2016-02-03 セイコーエプソン株式会社 半導体装置
US8853784B2 (en) * 2012-01-19 2014-10-07 Globalfoundries Singapore Pte. Ltd. ESD protection circuit
CN103378084B (zh) * 2012-04-13 2016-01-20 南亚科技股份有限公司 存储装置
US20140246725A1 (en) * 2013-03-04 2014-09-04 Samsung Electronics Co., Ltd. Integrated Circuit Memory Devices Including Parallel Patterns in Adjacent Regions
CN103812483A (zh) * 2014-01-13 2014-05-21 智坤（江苏）半导体有限公司 Cmos射频开关
JP5669119B1 (ja) * 2014-04-18 2015-02-12 株式会社パウデック 半導体素子、電気機器、双方向電界効果トランジスタおよび実装構造体
US9484977B2 (en) * 2014-05-14 2016-11-01 Dsp Group, Ltd. RF transformer based TX/RX integrated RF switch
CN106158832A (zh) * 2015-04-01 2016-11-23 联华电子股份有限公司 半导体结构
DE102016115286A1 (de) * 2016-08-17 2018-02-22 Infineon Technologies Ag Integrierte Schaltung mit Verstärker-MOSFET
US10134722B2 (en) * 2017-04-12 2018-11-20 Hong Kong Applied Science and Technology Research Institute Company Limited Embedded PMOS-trigger silicon controlled rectifier (SCR) with suppression rings for electro-static-discharge (ESD) protection
US11031462B1 (en) * 2019-12-23 2021-06-08 Nanya Technology Corporation Semiconductor structure with improved guard ring structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58165369A (ja) * 1982-03-26 1983-09-30 Toshiba Corp 入力保護回路
JPS61281545A (ja) * 1985-06-06 1986-12-11 Fuji Electric Co Ltd バイポ−ラ・ｃｍｏｓ半導体装置
JPH0685422B2 (ja) * 1985-11-07 1994-10-26 三菱電機株式会社 半導体集積回路
JP2509690B2 (ja) * 1989-02-20 1996-06-26 株式会社東芝 半導体装置
JPH0744231B2 (ja) * 1989-11-10 1995-05-15 株式会社東芝 半導体集積回路およびその製造方法

Also Published As

Publication number Publication date
KR970053883A (ko) 1997-07-31
EP0782192A1 (en) 1997-07-02
TW329556B (en) 1998-04-11
KR100190008B1 (ko) 1999-06-01
JPH09191080A (ja) 1997-07-22
DE69622251T2 (de) 2003-03-13
DE69622251D1 (de) 2002-08-14
EP0782192B1 (en) 2002-07-10
CN1154578A (zh) 1997-07-16
US5760446A (en) 1998-06-02

Similar Documents

Publication Publication Date Title
CN1135619C (zh) 带有静电泄放结构的半导体器件
US5615073A (en) Electrostatic discharge protection apparatus
US5072273A (en) Low trigger voltage SCR protection device and structure
US5274262A (en) SCR protection structure and circuit with reduced trigger voltage
US7791148B2 (en) Semiconductor device
US6049119A (en) Protection circuit for a semiconductor device
KR100517770B1 (ko) 정전기 방전 보호 소자
EP0535536B1 (en) Depletion controlled isolation stage
KR20000035771A (ko) 정전 방전동안에 기생 바이폴라 트랜지스터의 영향을감소시키는 회로 및 방법
US4609931A (en) Input protection MOS semiconductor device with zener breakdown mechanism
US5844280A (en) Device for protecting a semiconductor circuit
US5675469A (en) Integrated circuit with electrostatic discharge (ESD) protection and ESD protection circuit
US6075271A (en) Semiconductor device inhibiting parasitic effects during electrostatic discharge
KR100702786B1 (ko) 정전기 방전 보호 소자 및 그 회로
JP3320872B2 (ja) Ｃｍｏｓ集積回路装置
KR100301538B1 (ko) 반도체장치
KR100371246B1 (ko) 반도체장치의보호회로
CN101364596A (zh) 半导体器件
KR20010029988A (ko) 반도체 장치
CN107293537B (zh) 静电放电保护装置、存储器元件及静电放电保护方法
CN108493187B (zh) 无回滞效应栅接地nmos静电防护半导体器件及其实现方法
CN110349948B (zh) 静电放电保护装置及其应用
KR100914680B1 (ko) 정전기 보호회로
US5521413A (en) Semiconductor device having a solid metal wiring with a contact portion for improved protection
KR0186179B1 (ko) 이에스디 보호회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20040121

EXPY Termination of patent right or utility model