KR930020657A - 고레벨의 정전기 스트레스전압에 적응가능한 반도체장치 - Google Patents

고레벨의 정전기 스트레스전압에 적응가능한 반도체장치 Download PDF

Info

Publication number
KR930020657A
KR930020657A KR1019920004339A KR920004339A KR930020657A KR 930020657 A KR930020657 A KR 930020657A KR 1019920004339 A KR1019920004339 A KR 1019920004339A KR 920004339 A KR920004339 A KR 920004339A KR 930020657 A KR930020657 A KR 930020657A
Authority
KR
South Korea
Prior art keywords
semiconductor device
power supply
supply terminal
active region
output pad
Prior art date
Application number
KR1019920004339A
Other languages
English (en)
Other versions
KR950010049B1 (ko
Inventor
유제환
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920004339A priority Critical patent/KR950010049B1/ko
Publication of KR930020657A publication Critical patent/KR930020657A/ko
Application granted granted Critical
Publication of KR950010049B1 publication Critical patent/KR950010049B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

출력패드와 전원단에 각각 연결되고 서로 소정거리로 이격된 두개의 확산영역들로 이루어진 액티브영역을 가지는 반도체 장치에 있어서, 상기 액티브영역 및 출력패드사이와 상기 액티브영역 및 전원단사이가 고융점의 금속을 포함한 실리사이드로 연결되어 있음을 특징으로 하는 반도체 장치.

Description

고레벨의 정전기 스트레스전압에 적응가능한 반도체장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 출력패드에 연결된 데이타 출력버피의 출력트랜지스터의 등기회로도이다.
제3도는 본 발명에 있어서 제1도의 엔모오스트랜지스터에 해당하는 정전방전 보호를 위한 구조를 보여주는 도면으로서, (a)는 평면도이고, (b)는 (a)의 절취선 XㅡX′선에 따른 단면도이다.

Claims (6)

  1. 출력패드와 전원단에 각각 연결되고 서로 소정거리로 이격된 두개의 확산 영역들로 이루어진 액티브영역을 가지는 반도체장치에 있어서, 상기 액티브영역 및 출력패드사이와 상기 엔티브영역 및 전원단사이가 고융점의 금속을 포함한 실리사이드로 연결되어 있음을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 고융점의 금속이 텅스텐임을 특징으로 하는 반도체 장치.
  3. 제1전원단과 출력패드에 각각 연결되고 서로 소정거리로 이격된 두개의 확산영역들로 이루어진 엑티브영역을 갖는 풀엎트랜지스터와, 제2전원단과 상기 출력패드에 각각 연결되고 서로 소정거리로 이격된 두개의 확산영역들로 이루어진 액티브영역을 갖는 풀다운트랜지스터를 가지는 반도체 장치에 있어서, 상기 제1전원단과 상기 제2전원단과 상기 출력패드에 상기 확산영역들이 고융점의 금속을 포함한 실리사이드로 연결되어 있음을 특징으로 하는 반도체 장치.
  4. 제3항에 있어서, 상기 제1전원단이 전원전압단이고 상기 제2전원단이 접지전압단임을 특징으로 하는 반도체 장치.
  5. 제4항에 있어서, 상기 풀업트랜지스터가 n형의 모오스트랜지스터이고 상기 풀다운트랜지스터가 n형의 모오스트랜지스터임을 특징으로 하는 반도체 장치.
  6. 제1항에 있어서, 상기 고융점의 금속이 텅스텐임을 특징으로 하는 반도체 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920004339A 1992-03-17 1992-03-17 고레벨의 정전기 스트레스전압에 적응가능한 반도체 장치 KR950010049B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920004339A KR950010049B1 (ko) 1992-03-17 1992-03-17 고레벨의 정전기 스트레스전압에 적응가능한 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920004339A KR950010049B1 (ko) 1992-03-17 1992-03-17 고레벨의 정전기 스트레스전압에 적응가능한 반도체 장치

Publications (2)

Publication Number Publication Date
KR930020657A true KR930020657A (ko) 1993-10-20
KR950010049B1 KR950010049B1 (ko) 1995-09-06

Family

ID=19330463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920004339A KR950010049B1 (ko) 1992-03-17 1992-03-17 고레벨의 정전기 스트레스전압에 적응가능한 반도체 장치

Country Status (1)

Country Link
KR (1) KR950010049B1 (ko)

Also Published As

Publication number Publication date
KR950010049B1 (ko) 1995-09-06

Similar Documents

Publication Publication Date Title
US5760446A (en) Electrostatic discharge structure of semiconductor device
KR950030487A (ko) 래치-업을 방지한 씨모스형 데이타 출력버퍼
KR980006142A (ko) 레이저 퓨즈 옵션회로(laser fuse option circuit)
KR970072397A (ko) 반도체 장치
KR970055319A (ko) 정전기보호소자
KR930007096A (ko) 인체 효과를 감소시키기 위한 엔-채널 풀업 트랜지스터
KR950012707A (ko) 반도체 장치
KR960032721A (ko) P 채널 mis 트랜지스터로 구현된 부하 저항을 갖는 입력 보호 회로
KR960039231A (ko) 칩면적을 줄일수 있는 패드구조를 가지는 반도체 메모리장치
KR910008863A (ko) 반도체 집적회로
KR940006258A (ko) 반도체장치 및 고체촬상장치의 수평레지스터
KR970030783A (ko) 반도체 집적 회로를 보호하기 위한 정전 보호 디바이스
KR960030398A (ko) Esd 보호 회로를 갖는 반도체장치
KR960039326A (ko) 반도체 장치
JPH07106455A (ja) 半導体集積回路装置の静電破壊保護回路
KR970024162A (ko) 풀업 또는 풀다운 저항을 갖는 반도체 장치(a semiconductor device having pull-up or pull-down resistance)
KR970072377A (ko) 보호 회로
KR940025175A (ko) 반도체 집적회로의 중간전위 발생회로
KR930020657A (ko) 고레벨의 정전기 스트레스전압에 적응가능한 반도체장치
JP2904962B2 (ja) 昇圧装置
KR850007315A (ko) 상보형(相補形) 금속산화막 반도체 직접회로 장치
JPH0532908B2 (ko)
JPH0494167A (ja) 半導体装置
KR960001423Y1 (ko) 이에스디 개선회로
KR970055530A (ko) 반도체장치의 입력보호회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050802

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee