KR970053852A - 풀업 저항 회로 - Google Patents

풀업 저항 회로 Download PDF

Info

Publication number
KR970053852A
KR970053852A KR1019950067008A KR19950067008A KR970053852A KR 970053852 A KR970053852 A KR 970053852A KR 1019950067008 A KR1019950067008 A KR 1019950067008A KR 19950067008 A KR19950067008 A KR 19950067008A KR 970053852 A KR970053852 A KR 970053852A
Authority
KR
South Korea
Prior art keywords
power supply
supply vdd
gate
operating power
pad
Prior art date
Application number
KR1019950067008A
Other languages
English (en)
Inventor
유재석
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950067008A priority Critical patent/KR970053852A/ko
Publication of KR970053852A publication Critical patent/KR970053852A/ko

Links

Landscapes

  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

반도체 장치가 미사용 중일 때 패드에 연결된 다른 반도체 장치에서 인가되는 전압에 의해 풀업 저항 회로를 구성하는 모오스 트랜지스터를 통하여 누설 전류가 발생되는 것을 방지하는 개선된 풀업 저항 회로가 개시된다.
본 발명에 따른 풀업 저항 회로는 패드와 동작 전원(VDD)의 사이에 접속된 제1피모오스 트랜지스터; 패드와 상기 제1모오스 트랜지스터의 게이트 사이에 접속되며, 그의 게이트 단자에 동작 전원(VDD)이 인가되는 제2모오스 트랜지스터; 그라운드(GND) 혹은 동작 전원(VDD)이 인가되는 제어 단자; 상기 제어 단자와 상기 제2피모오스 트랜지스터의 게이트 사이에 접속되며 그의 게이트 동작 전원(VDD)이 인가되는 제1엔모오스 트랜지스터; 및 상기 제1모오스 트랜지스터의 서브 스트레이트 동작 전원(VDD) 사이에 접속되며 그의 게이트 동작 전원(VDD)이 인가되는 제2엔모오스 트랜지스터를 포함함을 특징으로 한다.
본 발명에 따른 제1모오스 트랜지스터는 그것이 들어있는 반도체 장치가 미사용 중일 경우에도 풀업 저항을 통하여 전류의 통로가 형성되어 누설 전류가 발생되는 것이 방지되는 효과를 갖는다.

Description

풀업 저항 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 풀업 저항의 구성을 보이는 회로도이다.

Claims (1)

  1. 반도체 장치의 패드를 소정의 전위로 유지시켜 주는 풀업 저항 회로에 있어서, 패드와 동작 전원(VDD)의 사이에 접속된 제1피모오스 트랜지스터; 패드와 상기 제1피모오스 트랜지스터의 게이트 사이에 접속되며, 그의 게이트 단자에 동작 전원(VDD)이 인가되는 제2모오스 트랜지스터; 그라운드(GND) 혹은 동작 전원(VDD)이 인가되는 제어 단자; 상기 제어 단자와 상기 제2피모오스 트랜지스터의 게이트 사이에 접속되며 그의 게이트에 동작 전원(VDD)이 인가되는 제1엔모오스 트랜지스터; 및 상기 제1피모오스 트랜지스터의 서브 스트레이트와 동작 전원(VDD) 사이에 접속되며 그의 게이트 동작전원(VDD)이 인가되는 제2엔모오스 트랜지스터를 포함하는 풀업 저항회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950067008A 1995-12-29 1995-12-29 풀업 저항 회로 KR970053852A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950067008A KR970053852A (ko) 1995-12-29 1995-12-29 풀업 저항 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950067008A KR970053852A (ko) 1995-12-29 1995-12-29 풀업 저항 회로

Publications (1)

Publication Number Publication Date
KR970053852A true KR970053852A (ko) 1997-07-31

Family

ID=66637859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950067008A KR970053852A (ko) 1995-12-29 1995-12-29 풀업 저항 회로

Country Status (1)

Country Link
KR (1) KR970053852A (ko)

Similar Documents

Publication Publication Date Title
KR950030487A (ko) 래치-업을 방지한 씨모스형 데이타 출력버퍼
KR970053883A (ko) 포켓(Pocket) P형 웰(Well)을 이용한 NMOS 트랜지스터
KR940001389A (ko) 집적 회로
KR970067335A (ko) 반도체 출력 회로
KR960012000A (ko) 부트스트랩회로
KR920015365A (ko) 입출력 버퍼회로
KR940001383A (ko) 출력 버퍼의 정전 방전 보호회로를 구비한 집적회로
KR940010529A (ko) 입력 버퍼
KR910008863A (ko) 반도체 집적회로
KR19990083563A (ko) 시모스입력버퍼보호회로
KR940025175A (ko) 반도체 집적회로의 중간전위 발생회로
KR970072377A (ko) 보호 회로
ATE326079T1 (de) Ausgangstreiber mit transistoren mit dünnen gateoxid
KR960026761A (ko) 반도체집적회로의 인터페이스회로
KR970053852A (ko) 풀업 저항 회로
KR960027331A (ko) 버퍼회로 및 바이어스회로
KR970013312A (ko) 반도체 집적회로
KR100818086B1 (ko) 정전기 방전 보호 회로
KR970051366A (ko) 반도체 메모리 장치의 퓨즈(fuze) 회로
KR970003253A (ko) 반도체 메모리 장치의 고전압 스위치 회로
KR920007176A (ko) 다른 임계전압을 갖는 p채널 mos 트랜지스터를 포함하는 반도체 집적회로
KR950020727A (ko) 전원 인가시의 오동작 방지회로
KR970055485A (ko) 페일을 방지하는 입출력 장치
KR980006894A (ko) 반도체 소자의 데이터 입출력 회로
KR100337923B1 (ko) Esd 보호 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination