DE19521470A1

DE19521470A1 - Datenausgabepuffer

Info

Publication number: DE19521470A1
Application number: DE19521470A
Authority: DE
Inventors: Pil Jong Kim
Original assignee: Hyundai Electronics Industries Co Ltd
Current assignee: SK Hynix Inc
Priority date: 1994-06-15
Filing date: 1995-06-13
Publication date: 1995-12-21
Anticipated expiration: 2015-06-14
Also published as: US5675170A; JPH08162539A; KR960002788A; DE19521470B4; JP3049198B2; KR0131373B1

Description

Die Erfindung betrifft einen Datenausgabepuffer und insbesondere einen solchen, der die Entwicklung eines unerwünschten Sperr- oder Latch-up-Effektes verhindern kann, indem ein N-Mulden-Schutzring vorgesehen ist, so daß die vom Drain eines NMOS-Transistors injizierten Minoritätsladungsträger den N⁺-Aufnahmebereich eines PMOS- Transistors nicht erreichen können.

Im allgemeinen ist ein Datenausgabepuffer mit einem CMOS- Transistor versehen,der einen NMOS-Transistor und einem PMOS- Transistor umfaßt. Wenn vom Drain des NMOS-Transistors injizierte Minoritätsladungsträger zum N⁺-Aufnahmebereich gelangen, um eine Vorspannung an die N-Mulde anzulegen, in der der PMOS-Transistor ausgebildet ist, und die Anzahl der Minoritätsladungsträger, die den N⁺-Aufnahmebereich der N- Mulde erreichen groß ist, wird ein bipolarer Transistor, der parasitär existiert, eingeschaltet und hierdurch ein unerwünschter Sperreffekt hervorgerufen.

Ein Datenausgabepuffer mit einem herkömmlichen CMOS- Transistor wird anhand von Fig. 1 und 2 nachfolgend beschrieben.

Fig. 1 zeigt das Layout des Datenausgabepuffers und Fig. 2 eine quergeschnittene Ansicht längs der Linie X-X′ in Fig. 1.

Eine P-Mulde 2 und eine N-Mulde 3 sind in einem P-dotierten Substrat 1 ausgebildet, wobei die P-Mulde 2 gegenüber der N- Mulde 3 isoliert ist. Ein NMOS-Transistor ist in der P-Mulde 2 und ein PMOS-Transistor in der N-Mulde 3 vorgesehen. Ein erster N-Mulden-Schutzring 4A ist um der P-Mulde 2 und ein zweiter N-Mulden-Schutzring 4B um der N-Mulde 3 ausgebildet. Der NMOS-Transistor besteht aus einer Gateelektrode 21 und ersten und zweiten N⁺-Bereichen 22 und 23, die mit einer Quellen- bzw. Drainelektrode verbunden sind. Der erste N⁺- Bereich 22 ist mit einer geerdeten Spannungsquelle Vss und der zweite N⁺-Bereich 23 mit einem Dateneingabe- und -ausgabekontaktierungsflecken (Daten I/O-Flecken) 5 verbunden. Der PMOS-Transistor besteht aus einer Gateelektrode 31 und ersten und zweiten P⁺-Bereichen 32, 33, die mit einer Quellen- bzw. Drainelektrode verbunden sind. Ein erster Aufnahmebereich 34 zum Anlegen einer Vorspannung Vcc an die N-Mulde 3 ist nahe dem zweiten P⁺-Bereich 33 vorgesehen. Der erste P⁺-Bereich 32 ist mit dem Dateneingabe- und -ausgabeflecken 5 verbunden, und die Vorspannung Vcc liegt am zweiten P⁺-Bereich 33 und ersten N⁺-Aufnahmebereich 34 an. Ein zweiter und ein dritter N⁺-Aufnahmebereich 41A und 41B zum Anlegen der Vorspannung Vcc sind in den ersten und zweiten N-Mulden-Schutzringen 4A bzw. 4B ausgebildet. Die Vorspannung Vcc liegt an dem zweiten und dritten N⁺- Aufnahmebereich 41A und 41B an. In der Zeichnung betreffen die Bezugszeichen 6 und 7 eine Isolierschicht bzw. einen Metalleiter.

Beim Betrieb eines Datenausgabepuffers mit dem vorerwähnten Aufbau werden die Minoritätsladungsträger, die von dem zweiten N⁺-Bereich 23, d. h. einem Drain des NMOS-Transistors injiziert wurden, im ersten und zweiten N-Mulden-Schutzring 4A und 4B eingefangen. Einige der Minoritätsladungsträger können sich jedoch zum ersten N⁺-Aufnahmebereich der N-Mulde 3 bewegen.

Wenn die vom zweiten N⁺ -Bereich 23 injizierten Minoritätsladungsträger nicht vollständig vom ersten und zweiten N-Mulden-Schutzring 4A bzw. 4B abgefangen werden und zum ersten N⁺-Aufnahmebereich 34 zum Anlegen der Vorspannung an die N-Mulde 3 gelangen, in der der PMOS-Transistor ausgebildet ist, wird der parasitär existierende bipolare Transistor eingeschaltet, was einen Sperreffekt hervorruft. Folglich wird die Zuverlässigkeit der Vorrichtung hierdurch beeinträchtigt.

Ein Ziel der Erfindung ist die Schaffung eines Datenausgabepuffers, der eine Vorrichtung mit verbesserter Zuverlässigkeit ermöglicht, indem das Auftreten eines Sperreffektes, wie er durch die Bewegung von Minoritätsladungsträgern hervorgerufen werden kann, die von einem NMOS-Transistor in einen N⁺-Aufnahmebeereich zum Anlegen der Vorspannung an eine N-Mulde des PMOS-Transistors injiziert werden, verhindert wird.

Zur Lösung dieses Zieles wird auf den Patentanspruch 1 verwiesen.

Der Datenausgabepuffer nach der Erfindung zeichnet sich demzufolge durch das Vorsehen eines N-Mulden-Schutzringes aus, der die Bewegung der Minoritätsladungsträger unterbricht und weitreichend zwischen einer P-Mulde und einer N-Mulde auf einem Substrat ausgebildet ist.

Die Erfindung wird nachfolgend anhand einer Ausführungsform und der Zeichnung näher erläutert. Es zeigen:

Fig. 1 den Layout eines Datenausgabepuffers herkömmlicher Bauart,

Fig. 2 eine quergeschnittene Ansicht längs der Schnittlinie X-X′ in Fig. 1,

Fig. 3 den Layout eines Datenausgabepuffers nach der Erfindung, und

Fig. 4 eine quergeschnittene Ansicht längs der Schnittlinie X-X′ in Fig. 3.

Fig. 3 zeigt das Layout eines erfindungsgemäß aufgebauten Datenausgabepuffers, und Fig. 4 ist eine quergeschnittene Ansicht längs der Schnittlinie X-X′ in Fig. 3.

Der Datenausgabepuffer nach der Erfindung besteht aus folgenden Teilen: einem MNOS-Transistor (N-Kanal-MOS) mit einem Anschluß, der mit einer geerdeten Spannungsquelle Vss verbunden ist, während der andere Anschluß mit einem Dateneingabe- und -ausgabekontaktierungsfleck verbunden ist; einem PMOS-Transistor (P-Kanal-MOS) mit einem Anschluß, der mit einer Vorspannungsquelle Vcc verbunden ist, während der andere Anschluß mit dem Dateneingabe- und -ausgabekontaktierungsfleck verbunden ist; und einem N-Mulden- Schutzring, der zwischen dem NMOS-Transistor und dem PMOS- Transistor vorgesehen ist, um die Bewegung von Minoritätsladungsträgern zu unterbrechen.

Der wichtigste Teil des Datenausgabepuffers nach der Erfindung ist der N-Mulden-Schutzring zur Unterbrechung der Bewegung der Minoritätsladungsträger. Daher wird die Erfindung im Detail unter Konzentration auf den N-Mulden- Schutzring nachfolgend erläutert, während die Beschreibung der übrigen Aufbauteile weggelassen wird, da diesbezüglich auf die Beschreibung der Fig. 1 und 2 Bezug genommen werden kann.

Nach Fig. 3 und 4 ist bei dem Datenausgabepuffer nach der Erfindung der N-Mulden-Schutzring 4 zwischen der P-Mulde 2 und der N-Mulde 3 vorgesehen und in einem bestimmten Abstand von der N-Mulde 2 und der P-Mulde 3 getrennt. Daher wird sein Bereich vergrößert.

D.h. der N-Mulden-Schutzring 4 hat keine geteilte Struktur wie der erste und zweite N-Mulden-Schutzring 4A und 4B gemäß Fig. 1 und 2, sondern stellt eine großflächig erweiterte und integrierte Struktur dar. Folglich werden die Minoritätsladungsträger, die sich vom zweiten N⁺-Bereich 23 zum ersten N⁺-Aufnahmebereich 34 des PMOS-Transistors bewegen, vollständig im N-Mulden-Schutzring 4 eingefangen, so daß das Auftreten eines unerwünschten Sperreffektes verhindert wird.

Ferner sind bei dem herkömmlichen Datenausgabepuffer der zweite und der dritte N⁺-Aufnahmebereich 41A und 41B, die die Vorspannung Vcc anlegen, im ersten bzw. zweiten N-Mulden- Schutzring 4A bzw. 4B ausgebildet. Bei der Erfindung jedoch ist der N-Mulden-Schutzring 4 als ein integrierter Ring ausgebildet und ein N⁺-Aufnahmebereich 41, der die Vorspannung Vcc anlegt, längs der Innenseite des N-Mulden- Schutzringes 4 vorgesehen.

Wie zuvor beschrieben, ist erfindungsgemäß der N-Mulden- Schutzring weiträumig zwischen der P- und N-Mulde ausgebildet und von diesen Mulden in einem bestimmten Abstand getrennt, so daß die vom Drain des NMOS-Transistors zum Aufnahmebereich des PMOS-Transistors übergehenden Minoritätsladungsträger vollständig vom N-Mulden-Schutzring abgefangen werden, was die Entwicklung eines unerwünschten Sperreffektes verhindert. Folglich wird die Zuverlässigkeit der Vorrichtung verbessert.

Obgleich die Erfindung anhand einer bevorzugten Ausführungsform mit einem gewissen Maß an Spezialisierung beschrieben wurde, versteht es sich, daß der Fachmann anhand der gegebenen Lehre Änderungen an der Konstruktion sowie der Kombination und der Anordnung der Teile vornehmen kann, ohne daß vom Wesen der Erfindung dadurch abgewichen wird.

Claims

1. Datenausgabepuffer, gekennzeichnet durch
einen NMOS-Transistor, der auf einer P-Mulde eines P- dotierten Substrates ausgebildet ist und einen ersten und zweiten N⁺-Bereich, die mit einer Quellen- bzw. Drainelektrode verbunden sind, und eine Gateelektrode umfaßt;
einen PMOS-Transistor, der in einer N-Mulde des P-dotierten Substrates ausgebildet ist und einen ersten und zweiten P⁺ Bereich, die mit einer Quellen- bzw. Drainelektrode verbunden sind, und eine Gateelektrode umfaßt;
einen Dateneingabe- und -ausgabekontaktierungsflecken, der mit dem zweiten N⁺-Bereich des NMOS-Transistors und dem ersten P⁺-Bereich des PMOS-Transistors verbunden ist; und
einen N-Mulden-Schutzring, der zwischen der P-Mulde und der N-Mulde vorgesehen ist und in einem bestimmten Abstand von der P-Mulde und der N-Mulde getrennt ist.

2. Datenausgabepuffer nach Anspruch 1, dadurch gekennzeichnet, daß der N-Mulden-Schutzring einen N⁺- Aufnahmebereich umfaßt, um an den N-Mulden-Schutzring eine Vorspannung anzulegen.

3. Datenausgabepuffer nach Anspruch 2, dadurch gekennzeichnet, daß der N⁺-Aufnahmebereich längs der Innenseite des N-Mulden-Schutzringes ausgebildet ist.

4. Datenausgabepuffer nach Anspruch 1, dadurch gekennzeichnet, daß der erste N⁺-Bereich mit einer geerdeten Spannungsquelle verbunden ist, und daß der zweite P⁺-Bereich und der erste N⁺-Aufnahmebereich mit einer Vorspannungsquelle verbunden sind.