DE19521470B4

DE19521470B4 - Datenausgabepuffer

Info

Publication number: DE19521470B4
Application number: DE19521470A
Authority: DE
Inventors: Pil Jong Sungnam Kim
Original assignee: Hyundai Electronics Industries Co Ltd
Current assignee: SK Hynix Inc
Priority date: 1994-06-15
Filing date: 1995-06-13
Publication date: 2006-02-16
Anticipated expiration: 2015-06-14
Also published as: KR0131373B1; US5675170A; KR960002788A; JPH08162539A; JP3049198B2; DE19521470A1

Abstract

Datenausgabepuffer, umfassend:
einen NMOS-Transistor, der in einer P-Mulde (2) eines P-dotierten Substrates (1) ausgebildet ist und aus einem ersten und zweiten N+-Bereich (22,23), die mit einem Source- bzw. Drainanschluss verbunden sind, und einer Gateelektrode (21) besteht;
einen PMOS-Transistor, der in einer N-Mulde (3) des P-dotierten Substrates ausgebildet ist und aus einem ersten und zweiten P+-Bereich (32,33), die mit einem Source- bzw. Drainanschluss verbunden sind, und einer Gateelektrode (31) besteht;
einen Dateneingabe- und -ausgabekontaktflecken (5), der mit dem zweiten N+-Bereich (23) des NMOS-Transistors und dem ersten P+-Bereich (32) des PMOS-Transistors verbunden ist; und
einen N-dotierten, Mulden-förmigen Schutzring (4) mit einer grossflächig erweiterten und integrierten Struktur zwischen der P-Mulde und der N-Mulde, der in einem bestimmten Abstand sowohl von der P-Mulde als N-Mulde steht, wobei
der Mulden-förmige Schutzring die P- und N-Mulde umgibt.

Description

Die Erfindung betrifft einen Datenausgabepuffer und insbesondere einen solchen, der das Auftreten eines unerwünschten Sperr- oder Latch-up-Effektes verhindern kann.
Im allgemeinen ist ein Datenausgabepuffer mit einem CMOS-Transistor versehen, der einen NMOS-Transistor und einem PMOS-Transistor umfasst. Wenn vom Drain des NMOS-Transistors injizierte Minoritätsladungsträger zum N+-Aufnahmebereich gelangen, um eine Vorspannung an die N-Mulde anzulegen, in der der PMOS-Transistor ausgebildet ist, und die Anzahl der Minoritätsladungsträger, die den N+-Aufnahmebereich der N-Mulde erreichen, gross ist, wird ein bipolarer Transistor, der parasitär existiert, geschaltet und hierdurch ein unerwünschter Sperreffekt hervorgerufen.

Ein Datenausgabepuffer mit einem herkömmlichen CMOS-Transistor wird anhand von 1 und 2 nachfolgend beschrieben.

1 zeigt das Layout des Datenausgabepuffers und 2 eine quergeschnittene Ansicht längs der Linie X-X' in 1.

Eine P-Mulde 2 und eine N-Mulde 3 sind in einem P-dotierten Substrat 1 ausgebildet, wobei die P-Mulde 2 gegenüber der N-Mulde 3 isoliert ist. Ein NMOS-Transistor ist in der P-Mulde 2 und ein PMOS-Transistor in der N-Mulde 3 vorgesehen. Ein erster N-dotierter, Mulden-förmiger Schutzring (nachfolgend als N-Mulden-Schutzring bezeichnet) 4A ist um der P-Mulde 2 und ein zweiter N-Mulden-Schutzring 4B um der N-Mulde 3 ausgebildet. Der NMOS-Transistor besteht aus einer Gateelektrode 21 und ersten und zweiten N+-Bereichen 22 und 23, die Source bzw. Drain bilden. Der erste N+-Bereich 22 ist mit einer geerdeten Spannungsquelle Vss und der zweite N+-Bereich 23 mit einem Dateneingabe- und -ausgabekontaktflecken (Daten I/O-Flecken) 5 verbun den. Der PMOS-Transistor besteht aus einer Gateelektrode 31 und ersten und zweiten P+-Bereichen 32, 33, die Source bzw. Drain bilden. Ein erster N+-Aufnahmebereich 34 zum Anlegen einer Vorspannung Vcc an die N-Mulde 3 ist nahe dem zweiten P+-Bereich 33 vorgesehen. Der erste P+-Bereich 32 ist mit dem Dateneingabe- und -ausgabeflecken 5 verbunden. Die Vorspannung Vcc liegt am zweiten P+-Bereich 33 und ersten N+-Aufnahmebereich 34 an. Ein zweiter und ein dritter N+-Aufnahmebereich 41A und 41B zum Anlegen der Vorspannung Vcc sind in den ersten und zweiten N-Mulden-Schutzringen 4A bzw. 4B ausgebildet. Die Vorspannung Vcc liegt an dem zweiten und dritten N+-Aufnahmebereich 41A und 41B an. In der Zeichnung betreffen die Bezugszeichen 6 und 7 eine Isolierschicht bzw. einen Metalleiter.

Beim Betrieb eines Datenausgabepuffers mit dem vorerwähnten Aufbau werden die Minoritätsladungsträger, die von dem zweiten N+-Bereich 23, d.h. einem Drain des NMOS-Transistors injiziert wurden, im ersten und zweiten N-Mulden-Schutzring 4A und 4B eingefangen. Einige der Minoritätsladungsträger können sich jedoch zum ersten N+-Aufnahmebereich der N-Mulde 3 bewegen.

Wenn die vom zweiten N+-Bereich 23 injizierten Minoritätsladungsträger nicht vollständig vom ersten und zweiten N-Mulden-Schutzring 4A bzw. 4B abgefangen werden und zum ersten N+-Aufnahmebereich 34 zum Anlegen der Vorspannung an die N-Mulde 3 gelangen, in der der PMOS-Transistor ausgebildet ist, wird der parasitär existierende bipolare Transistor geschaltet, was einen Sperreffekt hervorruft. Dadurch wird die Zuverlässigkeit der Vorrichtung beeinträchtigt. Dabei ist es grundsätzlich bekannt (WO84/01241A1), einen Schutzring einer P-Mulde zwischen dem NMOS in dem PMOS vorzusehen, der von der P-Mulde beabstandet ist. Bei einer ebensolchen Anordnung, wie sie aus der JP05347386A bekannt ist, kann ein gemeinsamer Ausgangsanschluss für Φ_out an jeweils einen Source/Drain-Bereich des NMOS und PMOS angeschlossen sein.

Aufgabe der Erfindung ist die Schaffung eines Datenausgabepuffers, der mit verbesserter Zuverlässigkeit betrieben werden kann, indem das Auftreten eines Sperreffektes, wie er durch die Bewegung von Minoritätsladungsträgern hervorgerufen werden kann, die von einem NMOS-Transistor in einen N+-Aufnahmebeereich zum Anlegen der Vorspannung an eine N-Mulde des PMOS-Transistors injiziert werden, verhindert wird.

Zur Lösung dieser Aufgabe wird auf den Patentanspruch 1 verwiesen. Der Datenausgabepuffer nach der Erfindung zeichnet sich durch das Vorsehen eines N-Mulden-Schutzringes aus, der die Bewegung der Minoritätsladungsträger unterbricht und mit grossflächiger Struktur zwischen einer P-Mulde und einer N-Mulde auf einem Substrat ausgebildet ist.

Die Erfindung wird nachfolgend anhand einer Ausführungsform und der Zeichnung näher erläutert. Es zeigen:

1 den Layout eines Datenausgabepuffers herkömmlicher Bauart,

2 eine quergeschnittene Ansicht längs der Schnittlinie X-X' in 1,

3 den Layout eines Datenausgabepuffers nach der Erfindung, und

4 eine quergeschnittene Ansicht längs der Schnittlinie X-X' in 3.

3 zeigt das Layout eines erfindungsgemäss aufgebauten Datenausgabepuffers, und 4 ist eine quergeschnittene Ansicht längs der Schnittlinie X-X' in 3.

Der Datenausgabepuffer nach der Erfindung besteht aus folgenden Teilen: einem MNOS-Transistor (N-Kanal-MOS) mit einem Anschluss, der mit einer geerdeten Spannungsquelle Vss verbunden ist, während der andere Anschluss mit einem Dateneingabe- und -ausgabekontaktierungsfleck verbunden ist; einem PMOS-Transistor (P-Kanal-MOS) mit einem Anschluss, der mit einer Vorspannungsquelle Vcc verbunden ist, während der andere Anschluss mit dem Dateneingabe- und -ausgabekontaktfleck verbunden ist; und einem N-Mulden- Schutzring, der zwischen dem NMOS-Transistor und dem PMOS-Transistor vorgesehen ist, um die Bewegung von Minoritätsladungsträgern zu unterbrechen.
Der wichtigste Teil des Datenausgabepuffers nach der Erfindung ist der N-Mulden-Schutzring zur Unterbrechung der Bewegung der Minoritätsladungsträger. Daher wird die Erfindung im Detail unter Konzentration auf den N-Mulden-Schutzring nachfolgend erläutert, während die Beschreibung der übrigen Aufbauteile weggelassen wird, da diesbezüglich auf die Beschreibung der 1 und 2 Bezug genommen werden kann.
Nach 3 und 4 ist bei dem Datenausgabepuffer nach der Erfindung der N-Mulden-Schutzring 4 zwischen der P-Mulde 2 und der N-Mulde 3 vorgesehen und in einem bestimmten Abstand von der N-Mulde 2 und der P-Mulde 3 angeordnet Daher wird sein Bereich vergrössert.
D.h, der N-Mulden-Schutzring 4 hat keine geteilte Struktur wie der erste und zweite N-Mulden-Schutzring 4A und 4B gemäss 1 und 2, sondern stellt eine grossflächig erweiterte und integrierte Struktur dar. Folglich werden die Minoritätsladungsträger, die sich vom zweiten N+-Bereich 23 zum ersten N+-Aufnahmebereich 34 des PMOS-Transistors bewegen, vollständig im N-Mulden-Schutzring 4 eingefangen, so dass das Auftreten eines unerwünschten Sperreffektes verhindert wird.
Ferner sind bei dem herkömmlichen Datenausgabepuffer der zweite und der dritte N+-Aufnahmebereich 41A und 41B, die die Vorspannung Vcc anlegen, im ersten bzw. zweiten N-Mulden-Schutzring 4A bzw. 4B ausgebildet. Bei der Erfindung jedoch ist der N-Mulden-Schutzring 4 als ein integrierter Ring ausgebildet und ein N+-Aufnahmebereich 41, der die Vorspannung Vcc anlegt, längs der Innenseite des N-Mulden-Schutzringes 4 vorgesehen.
Wie zuvor beschrieben, ist erfindungsgemäss der N-Mulden-Schutzring weiträumig zwischen der P- und N-Mulde ausgebildet und von diesen Mulden in einem bestimmten Abstand vorgesehen, so dass die vom Drain des NMOS-Transistors zum N+-Aufnahmebereich des PMOS-Transistors übergehenden Minoritätsladungsträger vollständig vom N-Mulden-Schutzring abgefangen werden, was die Entwicklung eines unerwünschten Sperreffektes verhindert. Folglich wird die Zuverlässigkeit der Vorrichtung verbessert.

Claims

Datenausgabepuffer, umfassend: einen NMOS-Transistor, der in einer P-Mulde (2) eines P-dotierten Substrates (1) ausgebildet ist und aus einem ersten und zweiten N+-Bereich (22,23), die mit einem Source- bzw. Drainanschluss verbunden sind, und einer Gateelektrode (21) besteht; einen PMOS-Transistor, der in einer N-Mulde (3) des P-dotierten Substrates ausgebildet ist und aus einem ersten und zweiten P+-Bereich (32,33), die mit einem Source- bzw. Drainanschluss verbunden sind, und einer Gateelektrode (31) besteht; einen Dateneingabe- und -ausgabekontaktflecken (5), der mit dem zweiten N+-Bereich (23) des NMOS-Transistors und dem ersten P+-Bereich (32) des PMOS-Transistors verbunden ist; und einen N-dotierten, Mulden-förmigen Schutzring (4) mit einer grossflächig erweiterten und integrierten Struktur zwischen der P-Mulde und der N-Mulde, der in einem bestimmten Abstand sowohl von der P-Mulde als N-Mulde steht, wobei der Mulden-förmige Schutzring die P- und N-Mulde umgibt.
Datenausgabepuffer nach Anspruch 1, dadurch gekennzeichnet, dass der Mulden-förmige Schutzring (4) einen N+-Aufnahmebereich (34) umfasst, um an den Mulden-förmigen Schutzring eine Vorspannung anzulegen.
Datenausgabepuffer nach Anspruch 2, dadurch gekennzeichnet, dass der N+-Aufnahmebereich (34) entlang einer Innenseite des Mulden-förmigen Schutzringes (4), die sich durch eine Aussparung im Mulden-förmigen Schutzring für die P- oder N-Mulde ergibt, ausgebildet ist.
Datenausgabepuffer nach Anspruch 1, dadurch gekennezeichnet, dass der erste N+-Bereich (22) mit einer geerdeten Spannungswelle (Vss) verbunden ist, und dass der zweite P+-Bereich (33) und der erste N+-Aufnahmebereich (34) mit einer Vorspannungsquelle verbunden sind.