KR100379330B1 - 정전적방전(esd)구조 - Google Patents

정전적방전(esd)구조 Download PDF

Info

Publication number
KR100379330B1
KR100379330B1 KR1019950070194A KR19950070194A KR100379330B1 KR 100379330 B1 KR100379330 B1 KR 100379330B1 KR 1019950070194 A KR1019950070194 A KR 1019950070194A KR 19950070194 A KR19950070194 A KR 19950070194A KR 100379330 B1 KR100379330 B1 KR 100379330B1
Authority
KR
South Korea
Prior art keywords
region
pad
area
active
esd
Prior art date
Application number
KR1019950070194A
Other languages
English (en)
Other versions
KR970053793A (ko
Inventor
안종구
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019950070194A priority Critical patent/KR100379330B1/ko
Publication of KR970053793A publication Critical patent/KR970053793A/ko
Application granted granted Critical
Publication of KR100379330B1 publication Critical patent/KR100379330B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 정전적방전 구조에 관한 것으로, 엔웰 영역내의 P+ 액티브 영역에 형성된 P-N 다이오드를 포함하는 영역과; 피웰 영역내의 N+ 액티브 영역에 형성된 P-N 다이오드, 기생 필드 트랜지스터 디바이스(FTD) 및 패드영역을 포함하는 영역을 구비하여 구성되며, 상기와 같이 구성한 정전적방전 구조는 입력 패드 영역을 활용함으로써 ESD 방전 전류의 면적을 크게하여 ESD의 내성이 좋아지고, N+ 액티브 영역을 패드 영역에 형성함으로써 패드 레이아웃의 면적을 줄일 수 있게되어 칩 사이즈(Chip size)를 크게 줄일 수 있는 장점이 있다.
또한, N+ 액티브 영역과 P+ 액티브 영역이 서로 붙어있어 래치업(Latch-up)을 방지하기 위한 가드(Guard)영역의 형성이 용이해지고, 패드 아래의 액티브 영역을 보호하기 위하여 그 중간에 폴리층(Poly layer)를 삽입하여 보상함으로써 패드 아래의 ESD 구조 소자의 동작을 용이하게 할 수 있는 장점이 있다.

Description

정전적방전(ESD) 구조
본 발명은 정전적방전(ESD) 구조에 관한 것으로, 패드 레이아웃이 차지하는 면적을 줄이고 정전적방전(ESD)의 면적을 증가시킴으로써 정전적방전(ESD)의 내성을 향상시키는데 적당하도록 한 정전적방전(ESD) 구조에 관한 것이다.
종래의 정전적방전(Electrostatic Discharge, 이하 ESD) 구조에 대해 첨부된 도면을 참조하여 설명하면 다음과 같다.
제1도에는 A, B블럭과 패드영역(1)으로 이루어져 ESD 구조를 이루는 종래의 패드 레이아웃의 구조와 그 등가회로를 도시하였다.
제1도에 도시된 바와 같이 B영역에는 VSS가 인가되고 기생 FTD(Field Transistor Device, 이하 FTD)를 포함하며, A영역에는 VCC가 인가되는 구조로써 이두 영역이 패드영역(1)에 연결되어 있다.
제2도에는 상기와 같은 종래 패드 레이아웃의 구조를 상세히 도시하였고, 제3도에는 그 레이아웃을 구성하는 각 부분들의 상세도를 도시하였다.
즉, 제3도의 (가)에는 메탈층(6)을, (나)에는 피웰 영역(2)을, (다)에는 액티브 영역을 도시하였다.
상기의 ESD 구조는 피웰(P-Well) 영역(2)내의 B영역인 N+ 액티브 영역(4)에P-N 다이오드(Diode) 및 기생 FTD가 존재하여 ESD 전하가 방전할 수 있는 구조로 되어있고, 엔웰(N-Well) 영역내의 A영역인 P+ 액티브 영역(5)내에는 P-N 다이오드 소자가 존재하여 ESD 전하가 방전할 수 있도록 되어있다.
그러나, 상기와 같이 ESD 전하의 방전에는 문제가 없으나 A, B영역이 차지하는 면적이 크기때문에 패드 레이아웃의 면적을 줄이는 데에 어려움이 따르는 문제가 생긴다.
본 발명은 상기와 같은 종래의 문제를 해결하기 위하여 창안된 것으로, 입력 패드 영역을 활용함으로써 ESD의 내성을 좋게 하고, N+ 액티브 영역을 패드영역에 형성함으로써 패드 레이아웃의 면적을 줄일 수 있도록 한 ESD 구조를 제공함에 그 목적을 두고 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 ESD 구조는 엔웰 영역내의 P+ 액티브 영역에 형성된 P-N 다이오드를 포함하는 영역과, 피웰 영역내의 N+ 액티브 영역에 형성된 P-N 다이오드, 기생 FTD 및 패드영역을 포함하는 영역을 구비하여 구성된다.
이하, 청부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
제4도에는 본 발명에 따른 패드 레이아웃의 구조와 그 등가회로를 도시한다.
제4도에서 알 수 있듯이, 패드 레이아웃은 크게 A, B영역으로 구성되어 있고 B영역은 패드영역(11)을 포함하고 있다.
상기 A영역은, VCC 패드가 인가되어 항시 VCC를 유지하는 엔웰 영역내의 P+액티브 영역에 형성된 P-N 다이오드를 포함하여 구성된다.
상기 B영역은, VSS 패드가 인가되어 항시 VSS를 유지하는 피웰 영역내의 N+ 액티브 영역에 형성된 P-N 다이오드 및 N-P-N 기생 FTD를 포함하여 구성된다.
그러면, 제5도에 도시된 각 영역의 상세도를 참조하여 본 발명의 구성에 대해 설명하면 다음과 같다.
제5도의 (가)에 도시된 바와 같이 입력(Input) 패드영역(11)의 아래에 피웰 영역(12)를 형성하는데, 이 피웰 영역(12)은 입력 패드영역(11)의 메탈층(16)보다 크게 한다.
상기 피웰 영역(12) 형성 후, 제5도의 (나)에 도시된 바와 같이 피웰 영역(12)내에 액티브 영역을 형성한다.
이때, 상기 N+ 액티브 영역(14)은 P-N 다이오드 및 N-P-N 기생 FTD를 만들어주기 위해 필요하고, 상기 P+ 액티브 영역(15)은 P-N 다이오드를 만들어주기 위해 필요하다.
한편, 제5도의 (다)에 도시되어 있는 컨택 영역(17)은 상기 액티브 영역과 제5도의 (라)에 도시된 메탈층(16)과의 연결을 위해 필요하다.
다음으로, 상기와 같이 본 발명에 의해 구성된 ESD 구조의 A, B 각 영역의 단면도를 제6도 및 제7도를 참조하여 살펴본다.
먼저, 제6도에 도시된 바와 같이 A영역은 엔웰 영역(13)내에서 필드 영역으로 정의된 P+ 액티브 영역(15)과 패드로 연결되는 메탈층(16)이 컨택 영역(17)을 이루고 있고, 엔웰 영역(13)은 VCC 패드로 연결되어 있어 웰 바이어스는 VCC를 유지한다.
이때, 상기의 A영역은 제6도에 도시된 P-N 다이오드를 구성한다.
또한, 제7도에 도시된 바와 같이 B영역은 피웰 영역(12)내에서 필드 영역에 의해 정의된 N+ 액티브 영역(14)과 패드로 연결되는 메탈층(16)데 컨택 영역(17)을 이루고 있고, 피웰 영역(12)은 VSS 패드로 연결되어 있어 웰 바이어스는 VSS를 유지한다.
이때, 상기의 B영역은 제7도에 도시된 P-N 다이오드와 기생 FTD를 구성한다.
한편, 상기와 같이 구성된 ESD 구조에서 패드 아래의 액티브 영역을 보호하기 위하여 입력 패드와 액티브 영역의 컨택 영역사이에 폴리층을 삽입하여 연결하는데, 삽입되는 폴리층은 패드 아래의 액티브 영역과 같은 크기와 모양으로 형성한다.
상술한 바와 같이 본 발명에 의하면, 입력 패드영역(11)을 활용함으로써 ESD 방전 전류의 면적을 크게하여 ESD의 내성이 좋아지고, N+ 액티브 영역(14)을 패드영역(11)에 형성함으로써 패드 레이아웃의 면적을 줄일 수 있게되어 칩 사이즈(Chip size)를 크게 줄일 수 있는 장점이 있다.
또한, N+ 액티브 영역(14)과 P+ 액티브 영역(15)이 서로 붙어있어 래치업(Latch-up)을 방지하기 위한 가드(Guard)영역의 형성이 용이해지고, 패드 아래의 액티브 영역을 보호하기 위하여 그 중간에 폴리층(Poly layer)를 삽입하여 보상함으로써 패드 아래의 ESD 구조 소자의 동작을 용이하게 할 수 있는 장점이 있다.
제1도는 종래 기술에 의한 패드 레이아웃도와 그 등가회로도.
제2도는 종래 기술에 의한 패드 레이아웃도의 상세도.
제3도의 (가)는 제2도의 메탈 영역의 상세도.
(나)는 제2도의 피웰 영역의 상세도.
(다)는 제2도의 액티브 영역의 상세도.
제4도는 본 발명에 따른 패드 레이아웃도와 그 등가회로도.
제5도의 (가)는 본 발명에 따른 패드 레이아웃의 피웰 영역 상세도.
(나)는 본 발명에 따른 패드 레이아웃의 액티브 영역 상세도.
(다)는 본 발명에 따른 패드 레이아웃의 컨택 영역 상세도.
(라)는 본 발명에 따른 패드 레이아웃의 메탈 영역 상세도.
제6도는 본 발명된 따른 A영역의 구조를 도시한 단면도.
제7도는 본 발명에 따른 B영역의 구조를 도시한 단면도.
***도면의 주요 부분에 대한 부호의 설명***
11 : 패드(PAD)영역 12 : 피웰 영역
13 : 엔웰 영역 14 : 엔플러스 액티브 영역
15 : 피플러스 액티브 영역 16 : 메탈 영역
17 : 컨택 영역
FTD : 필드 트랜지스터 디바이스

Claims (2)

  1. 엔웰 영역내의 P+ 액티브 영역에 형성된 P-N 다이오드를 포함하는 영역과; 피웰 영역내의 N+ 액티브 영역에 형성된 P-N 다이오드, 기생 필드 트랜지스터 디바이스(FTD) 및 패드영역을 포함하는 영역과; 상기 패드영역 아래의 액티브 영역을 보호하기 위하여 입력 패드와 액티브 영역의 컨택 영역사이에 삽입하는 폴리층을 구비하여 구성된 것을 특징으로 하는 정전적방전 구조.
  2. 제1항에 있어서, 상기 폴리층은 패드영역 아래의 액티브 영역과 같은 크기와 모양으로 이루어진 것을 특징으로 하는 정전적방전 구조.
KR1019950070194A 1995-12-31 1995-12-31 정전적방전(esd)구조 KR100379330B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950070194A KR100379330B1 (ko) 1995-12-31 1995-12-31 정전적방전(esd)구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950070194A KR100379330B1 (ko) 1995-12-31 1995-12-31 정전적방전(esd)구조

Publications (2)

Publication Number Publication Date
KR970053793A KR970053793A (ko) 1997-07-31
KR100379330B1 true KR100379330B1 (ko) 2003-06-19

Family

ID=37417074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950070194A KR100379330B1 (ko) 1995-12-31 1995-12-31 정전적방전(esd)구조

Country Status (1)

Country Link
KR (1) KR100379330B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100660202B1 (ko) * 2005-08-08 2006-12-21 주식회사 포스코 저온인성이 우수한 라인 파이프 강재의 재질특성 평가방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0240960A (ja) * 1988-07-30 1990-02-09 Nec Corp 入力保護回路装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0240960A (ja) * 1988-07-30 1990-02-09 Nec Corp 入力保護回路装置

Also Published As

Publication number Publication date
KR970053793A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US6236087B1 (en) SCR cell for electrical overstress protection of electronic circuits
EP0782192B1 (en) Electrostatic discharge structure of semiconductor device
US5615073A (en) Electrostatic discharge protection apparatus
US6538266B2 (en) Protection device with a silicon-controlled rectifier
US5646433A (en) Pad protection diode structure
US5548134A (en) Device for the protection of an integrated circuit against electrostatic discharges
KR100431066B1 (ko) 정전 방전 보호 기능을 가진 반도체 장치
EP0948051A2 (en) Semiconductor device having a protective circuit
US5336908A (en) Input EDS protection circuit
WO1998004001A1 (en) Method for forming minimum area structures for sub-micron cmos esd protection in integrated circuit structures without extra implant and mask steps, and articles formed thereby
US5675469A (en) Integrated circuit with electrostatic discharge (ESD) protection and ESD protection circuit
US5814865A (en) Bimodal ESD protection for DRAM power supplies and SCRs for DRAMs and logic circuits
EP0703621B1 (en) Electrostatic discharge protection device for MOS integrated circuits
KR100222078B1 (ko) 최소면적에 형성되는 정전기 보호 회로
KR20050123033A (ko) 고내압 소자 및 정전기 방전 보호회로용 고내압 소자
US5949094A (en) ESD protection for high density DRAMs using triple-well technology
EP0415255B2 (en) Protection circuit for use in semiconductor integrated circuit device
EP0822596A2 (en) Improvements in or relating to integrated circuits
KR100379330B1 (ko) 정전적방전(esd)구조
US6410965B1 (en) Annular SCR device
EP0772237B1 (en) Semiconductor device including protection means
JPH09326472A (ja) パッド保護ダイオード構成体
KR19990074584A (ko) 정전방전 보호 회로를 갖는 반도체 소자
US20020145163A1 (en) Electrostatic discharge protection apparatus
KR100493006B1 (ko) 정전기보호역할을겸하는블락가드링구조

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee