KR970053793A - 정전적방전(esd) 구조 - Google Patents
정전적방전(esd) 구조 Download PDFInfo
- Publication number
- KR970053793A KR970053793A KR1019950070194A KR19950070194A KR970053793A KR 970053793 A KR970053793 A KR 970053793A KR 1019950070194 A KR1019950070194 A KR 1019950070194A KR 19950070194 A KR19950070194 A KR 19950070194A KR 970053793 A KR970053793 A KR 970053793A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- pad
- active region
- area
- active
- Prior art date
Links
- 230000003071 parasitic effect Effects 0.000 claims abstract 2
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 정전적방전 구조에 관한 것으로, 엔웰 영역내의 P+ 액티브 영역에 형성된 P-N 다이오드를 포함하는 영역과; 피웰 영역내의 N+ 액티브 영역에 형성된 P-N 다이오드, 기생 필드 프랜지스터 디바이스(FTD)및 패드영역을 포함하느 영역을 구비하여 구성되며, 상기와 같이 구성한 정전적방전 구조는 입력 패드 영역을 활용함으로써 ESD 방전 전류의 면적을 크게 하여 ESD의 내성이 좋아지고, N+ 액티브 영역을 패드영역에 형성함으로써 패드 레이아웃의 면적을 줄일 수 있게 되어 칩 사이즈(Chip size)를 크게 줄일 수 있는 장점이 있다.
또한, N+ 액티브 영역과 P+ 액티브 영역이 서로 붙어 있어 래치업(Latch-up)을 방지하기 위한 가드(Guard)영역의 형성이 용이해지고, 패드 아래의 액티브 영역을 보호하기 위하여 그 중간에 폴리층(Poly layer)를 삽입하여 보상함으로써 패드 아래의 ESD 구조 소자의 동작을 용이하게 할 수 있는 장점이 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 패드 레이아웃도과 그 등가회로도.
Claims (2)
- 엔웰 영역내의 P+액티브 영역에 형성된 P-N 다이오드를 포함하는 영역과; 피웰 영역내의 N+ 액티브 영역에 형성된 P-N 다이오드, 기생 필드 트랜지스터 디바이스(FTD) 및 패드영역을 포함하는 영역을 구비하여 구성되는 것을 특징으로 하는 정전적방전 구조.
- 제1항에 있어서, 패드영역 아래의 액티브 영역을 보호하기 위하여 입력 패드보다 액티브 영역의 컨택영역사이에 삽입하는 폴리층은, 패드영역 아래의 액티브 영역과 같은 크기와 모양으로 이루어지는 것을 특징으로 하는 정전적방전 구조.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950070194A KR100379330B1 (ko) | 1995-12-31 | 1995-12-31 | 정전적방전(esd)구조 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950070194A KR100379330B1 (ko) | 1995-12-31 | 1995-12-31 | 정전적방전(esd)구조 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970053793A true KR970053793A (ko) | 1997-07-31 |
KR100379330B1 KR100379330B1 (ko) | 2003-06-19 |
Family
ID=37417074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950070194A KR100379330B1 (ko) | 1995-12-31 | 1995-12-31 | 정전적방전(esd)구조 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100379330B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100660202B1 (ko) * | 2005-08-08 | 2006-12-21 | 주식회사 포스코 | 저온인성이 우수한 라인 파이프 강재의 재질특성 평가방법 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0752775B2 (ja) * | 1988-07-30 | 1995-06-05 | 日本電気株式会社 | 入力保護回路装置 |
-
1995
- 1995-12-31 KR KR1019950070194A patent/KR100379330B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100660202B1 (ko) * | 2005-08-08 | 2006-12-21 | 주식회사 포스코 | 저온인성이 우수한 라인 파이프 강재의 재질특성 평가방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100379330B1 (ko) | 2003-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5907462A (en) | Gate coupled SCR for ESD protection circuits | |
US5728612A (en) | Method for forming minimum area structures for sub-micron CMOS ESD protection in integrated circuit structures without extra implant and mask steps, and articles formed thereby | |
KR930022547A (ko) | 정전방전보호 및 전압기준용 다이오드를 제조하는 방법 | |
KR860002153A (ko) | 반도체 장치 | |
US5814865A (en) | Bimodal ESD protection for DRAM power supplies and SCRs for DRAMs and logic circuits | |
KR970019805A (ko) | 정전방전을 제거하기 위한 억제회로 | |
JP2822915B2 (ja) | 半導体装置 | |
US7170135B2 (en) | Arrangement and method for ESD protection | |
KR970053866A (ko) | 반도체 장치와 그 제조 방법 | |
KR970053793A (ko) | 정전적방전(esd) 구조 | |
EP0772237A2 (en) | Semiconductor device including protection means | |
DE60037019D1 (de) | Schutz gegen elektrostatische entladung für integrierte schaltungen | |
KR960704357A (ko) | 반도체 장치와 함께 사용하기 위한 기생 mos 트랜지스터를 구비한 패드구조(pad structure with parasitic mos transistor for use with semiconductor devices) | |
JPH04335570A (ja) | 半導体装置 | |
KR960002788A (ko) | 반도체 소자의 데이터 출력버퍼 | |
JPH10223843A (ja) | 半導体装置の保護回路 | |
KR970018516A (ko) | 고속 바이폴라/bicmos 회로 esd 보호를 위해 트리거하는 향상된 바이폴라 scr | |
JPH03278571A (ja) | 出力バッファ | |
JPH104144A (ja) | 集積回路の静電破壊防止装置 | |
KR970053867A (ko) | 반도체 소자의 정전 방전 구조 | |
KR970008307A (ko) | 반도체장치의 정전 방전 보호회로 | |
KR20000018512A (ko) | 반도체 메모리 소자의 정전기 보호회로 | |
KR940004838A (ko) | 정전기특성이 개선된 반도체장치 | |
KR970030796A (ko) | 전원단자의 정전기 보호회로 | |
KR970053880A (ko) | 반도체 장치의 정전방전 보호 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |