KR970030796A - 전원단자의 정전기 보호회로 - Google Patents

전원단자의 정전기 보호회로 Download PDF

Info

Publication number
KR970030796A
KR970030796A KR1019950039963A KR19950039963A KR970030796A KR 970030796 A KR970030796 A KR 970030796A KR 1019950039963 A KR1019950039963 A KR 1019950039963A KR 19950039963 A KR19950039963 A KR 19950039963A KR 970030796 A KR970030796 A KR 970030796A
Authority
KR
South Korea
Prior art keywords
terminal
transistor
static electricity
protection circuit
substrate
Prior art date
Application number
KR1019950039963A
Other languages
English (en)
Other versions
KR0158626B1 (ko
Inventor
장계언
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950039963A priority Critical patent/KR0158626B1/ko
Publication of KR970030796A publication Critical patent/KR970030796A/ko
Application granted granted Critical
Publication of KR0158626B1 publication Critical patent/KR0158626B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H01L27/0274—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the electrical biasing of the gate electrode of the field effect transistor, e.g. gate coupled transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

이 발명은 전원단자의 정전기 보호회로에 관한 것으로서, 이미터가 GND 단자에 연결되고, 컬렉터가 Vdd 단자에 연결되며, 베이스가 기판에 연결된 제1기생 트랜지스터와; 소스가 Vdd 단자에 연결되고, 드레인이 GND 단자에 연결된 제1트랜지스터와; 한쪽 단자가 Vdd 단자에 연결되고, 다른 한쪽 단자가 상기한 제1트랜지스터의 게이트에 연결된 저항과; 한쪽 단자가 GND단자에 연결되고, 다른 한쪽 단자가 상기한 제1트랜지스터의 게이트에 연결된 커패시터와; 소스가 Vss 단자에 연결되고, 드레인이 GND 단자에 연결되며, 게이트가 상기한 커패시터의 다른 한쪽 단자에 연결된 제2트랜지스터와; 이미터가 Vss 단자에 연결되고, 컬렉터가 GND 단자에 연결되며, 베이스가 기판에 연결된 제2기생 트랜지스터로 이루어져서, 집적회로의 동작시에 보호회로에 의한 불필요한 전류가 흐르지 않게하고, 정전기가 인가되었을 때 정전기로부터 집적회로를 보호하는 효과를 가진, 전원단자의 정전기 보호회로에 관한 것이다.

Description

전원단자의 정전기 보호회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도에 이 발명의 실시예에 따른 전원단자의 정전기 보호회로를 나타낸 도면이다.
제4도는 이 발명의 실시예에 따른 전원단자의 정전기보호회로를 집적회로 내에 나타낸 수직 구조도 및 결선도이다.

Claims (10)

  1. 이미터가 GND 단자에 연결되고, 컬렉터가 Vdd 단자에 연결되며, 베이스가 기판에 연결된 제1기생 트랜지스터와; 소스가 Vdd 단자에 연결되고, 드레인이 GND 단자에 연결된 제1트랜지스터와; 한쪽 단자가 Vdd 단자에 연결되고, 다른 한쪽 단자가 상기한 제1트랜지스터의 게이트에 연결된 저항과; 한쪽 단자가 GND단자에 연결되고, 다른 한쪽 단자가 상기한 제1트랜지스터의 게이트에 연결된 커패시터와; 소스가 Vss 단자에 연결되고, 드레인이 GND 단자에 연결되며, 게이트가 상기한 커패시터의 다른 한쪽 단자에 연결된 제2트랜지스터와; 이미터가 Vss 단자에 연결되고, 컬렉터가 GND 단자에 연결되며, 베이스가 기판에 연결된 제2기생 트랜지스터로 이루어지는 것을 특징으로 하는 전원단자의 정전기 보호회로.
  2. 제1항에 있어서, 상기한 제1기생 트랜지스터(Q1)와 상기한 제2기생 트랜지스터(Q2)는 PNP 트랜지스터인 것을 특징으로 하는 전원단자의 정전기 보호회로.
  3. 제1항에 있어서, 상기한 제1트랜지스터(T1)와 상기한 제2트랜지스터(T2)는 PMOS 트랜지스터인 것을 특징으로 하는 전원단자의 정전기 보호회로.
  4. 제1항에 있어서, 전원단자에 인가된 정전기가 상기한 커패시터(C)를 통해, 상기한 기생 트랜지스터(Q1, Q2)와 상기한 트랜지스터(T1, T2)를 거쳐 방전되는 것을 특징으로 하는 전원단자의 정전기 보호회로.
  5. 제1항에 있어서, 상기한 기판은 N-기판인 것을 특징으로 하는 전원단자의 정전기 보호회로.
  6. 제2항 또는 제3항에 있어서, 상기한 기판이 P-기판인 경우, PMOS 트랜지스터(T1, T2)의 자리에는 NMOS 트랜지스터를, PNP 트랜지스터(Q1, Q2)의 자리에는 NPN 트랜지스터를 형성하는 것을 특징으로 하는 전원단자의 정전기 보호회로.
  7. 제1항 또는 제5항에 있어서, 집적회로가 정상동작시에는, PMOS 트랜지스터(T1, T2)와 측면의 PNP 트랜지스터(Q1, Q2)의 게이트 및 베이스에 Vdd(+) 전압이 인가되게 하는 것을 특징으로 하는 전원단자의 정전기 보호회로.
  8. 제1항에 있어서, 상기한 커패시터(C)는 패드 메탈(P.M.)을 제1전극으로 하고, 제1전극 밑에 절연체를 거쳐 제2전극을 형성하며, 제2전극은 웰, 폴리실리콘(polysilicon), 메탈(Al) 액티브(N+or P+diffusion) 영역에 의해 형성할 수 있는 것을 특징으로 하는 전원단자의 정전기 보호회로.
  9. 제1항 또는 제8항에 있어서, 상기한 커패시터(C)의 제1전극과 제2전극은 서로 바뀔수도 있는 것을 특징으로 하는 전원단자의 정전기 보호회로.
  10. 제1항 또는 제8항에 있어서, 상기한 커패시터(C)의 제2전극은 기판과 연결된 것을 특징으로 하는 전원단자의 정전기 보호회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950039963A 1995-11-06 1995-11-06 전원단자의 정전기 보호회로 KR0158626B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950039963A KR0158626B1 (ko) 1995-11-06 1995-11-06 전원단자의 정전기 보호회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950039963A KR0158626B1 (ko) 1995-11-06 1995-11-06 전원단자의 정전기 보호회로

Publications (2)

Publication Number Publication Date
KR970030796A true KR970030796A (ko) 1997-06-26
KR0158626B1 KR0158626B1 (ko) 1998-12-01

Family

ID=19433124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950039963A KR0158626B1 (ko) 1995-11-06 1995-11-06 전원단자의 정전기 보호회로

Country Status (1)

Country Link
KR (1) KR0158626B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010059781A (ko) * 1999-12-30 2001-07-06 이계안 자동 변속기의 시프트 락 장치
KR100470183B1 (ko) * 1997-08-30 2005-06-08 주식회사 하이닉스반도체 반도체소자의정전기보호회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470183B1 (ko) * 1997-08-30 2005-06-08 주식회사 하이닉스반도체 반도체소자의정전기보호회로
KR20010059781A (ko) * 1999-12-30 2001-07-06 이계안 자동 변속기의 시프트 락 장치

Also Published As

Publication number Publication date
KR0158626B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
JP3246807B2 (ja) 半導体集積回路装置
JPH0821680B2 (ja) 集積回路
JP2528795B2 (ja) ラツチアツプ保護回路付き集積回路
US5357126A (en) MOS transistor with an integrated protection zener diode
KR970053865A (ko) 반도체장치
JPH0833438B2 (ja) テスト・モ−ド始動回路
JP3559075B2 (ja) Ｃｍｏｓ技術の集積電子回路用の極性反転保護装置
JP2001308282A (ja) 半導体装置
KR970030796A (ko) 전원단자의 정전기 보호회로
JPH06151744A (ja) 半導体入出力保護装置
JPH044755B2 (ko)
KR960002788A (ko) 반도체 소자의 데이터 출력버퍼
KR970053847A (ko) 반도체 장치용 정전기 방지회로 및 그 제조방법
JPH06244371A (ja) 半導体装置
JPH0532908B2 (ko)
KR850007315A (ko) 상보형(相補形) 금속산화막 반도체 직접회로 장치
KR100226741B1 (ko) 정전기보호회로
JPH0494167A (ja) 半導体装置
JPH05267586A (ja) 出力保護回路
KR0151075B1 (ko) 반도체장치의 정전 방전 보호회로
JPS63301558A (ja) 半導体集積回路装置
KR0165384B1 (ko) 반도체 장치의 정전기 보호구조
JPS6281053A (ja) 半導体集積回路装置
JPS6031266A (ja) 半導体装置
KR940012661A (ko) 씨모스 트랜지스터

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060728

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee