KR20000018512A - 반도체 메모리 소자의 정전기 보호회로 - Google Patents
반도체 메모리 소자의 정전기 보호회로 Download PDFInfo
- Publication number
- KR20000018512A KR20000018512A KR1019980036124A KR19980036124A KR20000018512A KR 20000018512 A KR20000018512 A KR 20000018512A KR 1019980036124 A KR1019980036124 A KR 1019980036124A KR 19980036124 A KR19980036124 A KR 19980036124A KR 20000018512 A KR20000018512 A KR 20000018512A
- Authority
- KR
- South Korea
- Prior art keywords
- well
- bipolar
- vbb
- grounded
- semiconductor memory
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 3
- 230000005611 electricity Effects 0.000 claims description 7
- 230000003068 static effect Effects 0.000 claims description 7
- 230000010354 integration Effects 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명에 따른 반도체 소자의 정전입력 보호회로는 먼저 베이스 영역이 그라운드로 접지되어 주로 정전기 보호용 역할을 하는 제1 바이폴라 소자와 제1의 n+ 저항소자와, 핀 커패시턴스 및 네거티브 입력전압에 대한 스위칭 특성의 개선을 목적으로 하는 N-웰로 둘러쌓여 Vbb로 바이어스 된 P-웰로 구성한 제2 바이폴라 트랜지스터, 제2의 n+ 저항소자 및, 게이트가 접지된 NMOS 액티브소자로 구성한다.
Description
본 발명은 반도체 메모리 소자의 정전기 보호회로에 관한 것으로, 보다 구체적으로 말하자면 바이폴라트랜지스터에 의한 정전기 보호의 향상을 도모하는 정전기 보호 회로에 관한 것이다.
반도체 소자의 집적도가 향상되면서 상대적으로 적어진 면적뿐만 아니라 외부온도 등에 의해서 입력 네거티브 전압에 대한 스위치특성의 저하현상을 일으킨다. 여기서, 바이폴라 소자가 정전기 보호특성에 미치는 영향을 고려해보면, 일반적으로 N+(Collector)-P(Base)-N+(Emitter)의 회로구성에 있어서 베이스영역의 구조가 중요한 역할을 하는데, 베이스 영역을 그라운드 접지된 P-웰로 구성한 기판에서 Vbb를 사용하지 않고 바이어스된 경우에는 Vbb를 사용하고 바이어스된 경우보다 그의 온도가 높이 올라가지 않으므로 N+의 정션(Junction) 항복전압이 낮아지는 효과가 있어 상대적으로 일찍 정션 브레이크다운(Junction Breakdown)이 일어난다.
반면에 Vbb로 바이어스된 P-웰을 베이스 영역으로 가지는 경우에는 앞에서 말한 것처럼 정전기 보호특성은 취약해지지만, 정션 디플리션(Junction depletion) 폭의 증가로 인해 핀 커패시턴스가 작게 되는 장점을 가지고 있다.
최근에는 입력 핀(Address & Control)에서 네거티브 입력전압의 최저한계(Vill)에 대한 스위칭 특성에 관한 이슈가 제기되면서 이를 효과적으로 개선하기 위한 구조로써 삼중웰 구조를 가지는, 즉 N-웰로 둘러쌓여 Vbb로 바이어스된 P-웰이 제안되었다.
그러나 앞에서 설명한 세가지 타입의 베이스 영역을 가지는 바이폴라를 각각 독립적으로 사용하는 경우에는 정전기 보호특성, 핀 커패시턴스, 네거티브 입력 전압(Vill)에 대한 스위친 특성과 같은 입력특성을 모두 만족할 만한 수준으로 제어하기가 어렵다. 즉, 그라운드 접지된 P웰 기판의 구조는 정전기 보호특성이 우수하지만 핀 커패시턴스 및 네거티브 입력전압특성이 나쁘지만, N-웰로 둘러쌓여 Vbb로 바이어스된 P-웰의 구조는 그 특성이 반대가 된다. 그 예를 도1을 참조하여 설명한다.
도 1은 현재 쓰이고 있는 반도체 소자의 정전기 보호용 입력회로를 나타낸 회로도로서, 패드(10), 바이폴라 소자(14)와 n+ 액티브 저항(12) 그리고 게이트가 접지된 NMOS 액티브소자(16)로 구성되어 있고, 한가지 종류의 바이폴라 소자(14)는 베이스영역을 그라운드로 접지하거나 또는 Vbb로 바이어스된 P-웰로 구성되어 있다.
도 1은 통상적인 반도체 메모리 소자의 정전기 보호의 회로도,
도 2는 본 발명에 따른 반도체 메모리 소자의 정전기 입력보호를 나타낸 회로도.
〈도면의 주요 부분에 대한 부호의 설명〉
12 ; 22 : n+ 저항소자 24 ; 35 : 바이폴라 트랜지스터
26 : NMOS 액티브 소자
상기한 어려운 점을 동시에 개선하기 위하여, 본 발명에 따른 정전기 보호회로는 베이스 영역을 그라운드 접지된 P-웰로 구성한 제1 바이폴라 트랜지스터와 N-웰로 둘러쌓여 Vbb로 바이어스된 P-웰로 구성한 제2 바이폴라 트랜지스터를 함께 구성한 타입의 입력회로를 채용하였다.
여기서 정전기 보호회로는 제1 바이폴라 소자가 Vbb로 바이어스된 P-웰을 포함한다. 또한, 제1 바이폴라 소자가 그라운드 접지된 P-형 이온주입한 P-웰을 포함한다. 또한, 제2바이폴라 소자를 삼중엘 구조로 만들어 N-웰로 둘러쌓여 Vbb로 바이어스된 P-웰로 할 수 있다. 반도체 소자의 정전기 보호회로는 제1의 n+ 저항소자와 제2의 n+ 저항소자를 모두 폴리층으로 할 수 있다.
도 2는 본 발명에서 제안하는 새로운 타입의 반도체 소자의 정전기 보호회로인데, 먼저 패드(20)로부터 분기하며 베이스 영역이 그라운드로 접지되어 주로 정전기 보호용 역할을 하는 제1의 바이폴라 소자(24)와 제1의 n+ 저항소자(22), 이 제1의 n+ 저항소자(22)를 통해 연결되고 핀 커패시턴스 및 네거티브 입력전압(Vill)에 대한 스위칭 특성의 개선을 목적으로 하는 N-웰로 둘러쌓여 Vbb로 바이어스 된 P-웰로 구성한 제2 바이폴라 소자(25), 제2의 n+ 액티브의 저항소자(23) 및, 게이트가 접지된 NMOS 액티브 소자(26)로 구성한다.
반도체 소자의 정전기 보호회로는 또, 제1 바이폴라 소자(24)가 Vbb로 바이어스된 P-웰을 포함하며, 제1 바이폴라 소자(24)를 그라운드 접지된 P-형 이온주입한 P-웰을 이용할 수있다. 또한, 제2바이폴라 소자(25)를 삼중웰 구조로 만들어 N-웰로 둘러쌓여 Vbb로 바이어스된 P-웰로 구성하고, 제1의 n+ 저항소자(22)와 제2의 n+ 저항소자(23)를 모두 폴리층으로 할 수있다.
본 발명은 소자의 고속화와 집적도가 증가하면서 야기되는 입력 회로특성의 문제를 개선하여 줌으로써 안정적인 소자특성과 신뢰성을 도모함으로써 수율 향상을 기대할 수 있고 고부가가치의 제품을 제조할 수있다.
Claims (5)
- 반도체 소자의 정전기 보호회로에 있어서,그라운드 접지된 P-형 기판으로하는 제1 바이폴라 소자, 제1의 n+액티브의 저항소자, 이 제1의 n+ 액티브의 저항소자를 통해 연결되고 Vbb로 바이어스된 P-웰로 구성한 제2 바이폴라 소자, 제2의 n+ 액티브의 저항소자 및, 게이트가 접지된 NMOS 액티브 소자로 구성하는 것을 특징으로 하는 반도체 소자의 정전기 보호회로.
- 제 1항에 있어서,제2 바이폴라 소자가 Vbb로 바이어스된 P-웰을 포함하는 것을 특징으로 하는 반도체 소자의 정전기 보호회로.
- 제 1항 또는 제2항에 있어서,제1 바이폴라 소자가 그라운드 접지된 P-웰을 포함하는 것을 특징으로 하는 반도체 소자의 정전기 보호회로.
- 제 3항에 있어서,제2바이폴라 소자가 삼중웰 구조로 형성되고 N-웰로 둘러쌓여, Vbb로 바이어스된 P-웰을 포함하는 것을 특징으로 하는 반도체 소자의 정전기 보호회로.
- 제 1항에 있어서,제1의 n+ 저항소자와 제2의 n+ 저항소자를 모두 폴리층으로 하는 것을 특징으로 하는 반도체 소자의 정전기 보호회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980036124A KR20000018512A (ko) | 1998-09-02 | 1998-09-02 | 반도체 메모리 소자의 정전기 보호회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980036124A KR20000018512A (ko) | 1998-09-02 | 1998-09-02 | 반도체 메모리 소자의 정전기 보호회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000018512A true KR20000018512A (ko) | 2000-04-06 |
Family
ID=19549358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980036124A KR20000018512A (ko) | 1998-09-02 | 1998-09-02 | 반도체 메모리 소자의 정전기 보호회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000018512A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100984314B1 (ko) * | 2008-12-24 | 2010-09-30 | 주식회사 반디라이트 | 고효율 ｌｅｄ 조명기기의 온도보상 정전류 회로 |
-
1998
- 1998-09-02 KR KR1019980036124A patent/KR20000018512A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100984314B1 (ko) * | 2008-12-24 | 2010-09-30 | 주식회사 반디라이트 | 고효율 ｌｅｄ 조명기기의 온도보상 정전류 회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6236087B1 (en) | SCR cell for electrical overstress protection of electronic circuits | |
| JP4401500B2 (ja) | 静電放電における寄生バイポーラ効果を低減する半導体装置および方法 | |
| US5821572A (en) | Simple BICMOS process for creation of low trigger voltage SCR and zener diode pad protection | |
| US5432368A (en) | Pad protection diode structure | |
| JP3992855B2 (ja) | 静電気放電保護のための回路 | |
| US20020017654A1 (en) | Protection device with a silicon-controlled rectifier | |
| KR0159451B1 (ko) | 반도체장치의 보호회로 | |
| JPH10209377A (ja) | 静電気保護回路 | |
| JPH0729972A (ja) | 半導体装置 | |
| TW200410393A (en) | Electrostatic discharge protection device for mixed voltage interface | |
| KR20060050160A (ko) | 반도체 집적 회로 장치 | |
| US5675469A (en) | Integrated circuit with electrostatic discharge (ESD) protection and ESD protection circuit | |
| KR100222078B1 (ko) | 최소면적에 형성되는 정전기 보호 회로 | |
| KR100379286B1 (ko) | 보호 회로를 구비한 반도체 장치 | |
| JPH1126695A (ja) | 半導体装置 | |
| KR100402337B1 (ko) | Dram및로직회로용의scr및dram전원용의바이모덜esd보호회로 | |
| KR20000018512A (ko) | 반도체 메모리 소자의 정전기 보호회로 | |
| KR930009026B1 (ko) | 정전보호회로 | |
| JPH044755B2 (ko) | ||
| KR0169359B1 (ko) | 반도체 장치의 보호 소자 | |
| KR0169390B1 (ko) | 반도체 장치의 정전기 보호 소자 | |
| KR100245815B1 (ko) | 반도체 장치의 정전기 보호소자 | |
| KR100226741B1 (ko) | 정전기보호회로 | |
| KR100610451B1 (ko) | 정전기 보호회로 | |
| KR100308074B1 (ko) | 집적회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |