CN1170236A - 具有静电放电保护电路的半导体装置 - Google Patents

具有静电放电保护电路的半导体装置 Download PDF

Info

Publication number
CN1170236A
CN1170236A CN97113841A CN97113841A CN1170236A CN 1170236 A CN1170236 A CN 1170236A CN 97113841 A CN97113841 A CN 97113841A CN 97113841 A CN97113841 A CN 97113841A CN 1170236 A CN1170236 A CN 1170236A
Authority
CN
China
Prior art keywords
active area
semiconductor substrate
protuberance
semiconductor device
interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97113841A
Other languages
English (en)
Other versions
CN1064178C (zh
Inventor
金大永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1170236A publication Critical patent/CN1170236A/zh
Application granted granted Critical
Publication of CN1064178C publication Critical patent/CN1064178C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种具有一ESD电路的半导体装置,包含一定义在该半导体基板上的主动区域,该主动区域具有多个均匀地间隔而从其上端及下端延伸而出的突出部,多个定义在该半导体基板上且在该主动区域的每个突出部中的接点区域,以及多个均匀地间隔而形成于该半导体基板上的栅极,其位于该主动区域的除了该突出部之外的部分中而分别地以同方向延伸而出,每个栅极被安排在相邻的突出部之间而与该突出部间隔开来。

Description

具有静电放电保护电路的半导体装置
本发明涉及一种具有静电放电电路的半导体装置，尤其涉及一种具有被构建以达到半导体装置的高度集成化的静电放电电路的半导体装置。
半导体装置可能因为各种原因而暴露于高电压之下。当一半导体装置(特别是MOS装置)暴露于高电压之下时，一种栅极破坏的现象或是一种尖峰脉冲(spiking)的现象可能发生，因为导致该装置的完全损坏，虽然装置本身在暴露于高电压之下可能只受到轻微的损坏，然其可靠性大为降低。
为了避免此一问题，一种高电压的静电放电(ESD)电路最近已被提出。
ESD电路应具有大于等于5μm的间隔介于其数据输入/输出的拉上/下的晶体管的栅极与其被配置邻接于该栅极的接点之间。
此种ESD电路将参照图1加以说明。
图1是说明一种制造在一半导体基板上的常规的ESD电路之布局。
如图1中所示，该ESD电路包含一定义在一半导体基板(未显示)上的主动区域1。虽然未被显示，数据输入/输出的拉上/下的晶体管形成于半导体基板对应于该主动区域1的部分之上，多个均匀地间隔的接点区域2同样被定义于该半导体基板上的主动区域1之中。该接点区域2被安排成间隔的行。
该晶体管的栅极3同样形成于该半导体基板的部分之上并介于该主动区域1中的接点区域2的相邻行之间。换言之，该栅极3以一种相对于该接点区域2的交错的方式被配置。
如上所述，介于相邻的栅极3与接点区域2之间的间隔应为大于或等于5μm。由于此一间隔的缘故，该些单元2与3占据了半导体基板的大部分。换言之，常规ESD电路具有一片大的区域，其布局被设计成该栅极与接点重叠在该主动区域之间隔大于或等于5μm。于是，问题因晶片尺寸的增加而产生。
本发明的目的在于解决上述常规技术中存在的问题，并且提供一种能使该ESD电路在该半导体装置中所占有的面积减至最小的具有ESD电路的半导体装置。
本发明的另一目的在于提供一种被构建以达到该半导体装置的高度集成化的具有ESD电路的半导体装置。
根据本发明的一个方面，这些目的通过提供一个具有ESD电路的半导体装置而达到，其包含：一半导体基板；一定义在该半导体基板上的主动区域，该主动区域具有多个均匀地间隔而从其至少一边延伸而出的突出部；至少一定在该半导体基板上且在该主动区域的每个突出部中接点区域；以及多个均匀地间隔而形成在该半导体基板的栅极，其位于该主动区域的除了该突出部之外的部分中而分别地以同方向地延伸而出，每个栅极被安排在相邻的突出部之间而与该突出部间隔开来。
本发明的一个方面，一种具有ESD电路的半导体装置，其包含：一半导体基板；一定义在该半导体基板上的主动区域，该主动区域具有多个均匀地间隔而从其上下端延伸而出的突出部，多个用于ESD电路的数据输入/输出的拉上/下的晶体管形成于该半导体基板上且在该主动区域中；多个定义在该半导体基板上且在该主动区域的每个突出部中的接点区域；以及多个均匀地间隔而形成于该半导体基板上的栅极，其位于该主动区域的除了该突出部之外的部分中而分别地以同方向延伸而出，每个栅极系被安装在相邻的突出部之间而与该突出部间隔开来。
根据本发明的一个方面，一种具有ESD电路的半导体装置，其包含：一半导体基板；一定义在该半导体基板上的主动区域，该主动区域具有多个均匀地间隔而其上下端的其中之一延伸而出的突出部；多个用于ESD电路的数据输入/输出的拉上/下的晶体管形成于该半导体基板上且在该主动区域中；至少一个定义在该半导体基板上且在该主动区域的每个突出部中的接点区域；以及多个均匀地间隔而形成于该半导体基板上的栅极，其位于该主动区域的除了该突出部之外的部分中而分别地以同方向延伸而出，每个栅极被安装在相邻的突出部之间而与该突出部间隔开来。
藉由形成自该主动区域的上下端延伸而出的突出部以及在该突出部之上形成接点区域，其可能获得介于重叠在该主动区域的接点区域与相关连的栅极之间的最大间隔。因此，该主动区域的面积大为减少。
本发明其它的目的与特点将从以下对实施例的说明并参照附图而变得更为明显，其中：
图1为一说明常规制造于一半导体基板上的ESD电路之布局的平面图；
图2为一说明根据本发明一实施例的制造于一半导体基板上的ESD电路之布局的平面图；以及
图3为一说明根据本发明另一实施例的制造于一半导体基板上的ESD电路之电布局的平面图。
图2是说明根据本发明一实施例而制造于一半导体基板上的ESD电路的布局。
如图2中所示，该ESD电路包含一定义在一半导体基板(未显示)上的主动区域11。数据输入/输出的拉上/下的晶体管虽未显示，其形成于该半导体基板上对应于该主动区域11的部分之上。
该主动区域11在其上下端处具有多个均匀地间隔的延伸部分11a。
多个均匀地间隔的接点区域12同样定义在该半导体基板上且有该主动区域11的每个延伸部分11a中。
该晶体管的栅极13同样形成于该半导体基板上分别对应于不具有延伸部分的主动区域11的部分上。该栅极13以延伸于相同的方向的方式被排列。每个栅极13被排列在其中该接点区域12所形成的相邻的延伸部分11a之间。
在所说明的例子中，虽然该主动区域11为一具有上下突出部之正方形或是长方形的形状，其为可具有一包含多个其中该接点区域12所形成的加长之个别的主动区域的结构。
该接点区域12被安装在远离该主动区域11分别与该栅极13重叠的部分的主动区域11的部分之上。
藉由此种能够提供介于该接点区域12与栅极13之间一个充足的间隔的配置，其能够避免该装置因发生在该拉上/下晶体管之中的击穿现象而被损坏或破坏。
图3说明根据本发明另一实施例的制造于一半导体基板上的ESD电路的布局。
如图3所示，该ESD电路包含一定义在一半导体基板(未显示)上的主动区域21。数据输入/输出的拉上/下的晶体管虽未显示，其形成于该半导体基板上对应于该主动区域21的部分之上。
该主动区域21在其上下端处具有多个均匀地间隔的延伸部分21a。
至少一个接点区域22同样被定义在该半导体基板上且在该主动区域21的每个延伸部分21a中。
该晶体管的栅极23同样形成于该半导体基板分别对应于不具有延伸部分的主动区域21部分上。该栅极23以延伸于相同的方向之方式被排列。每个栅极23被排列在相邻的延伸部分21a之间。
在所说明的例子中，虽然该主动区域21为一具有上下突出部之正方形或长方形的形状，其为可具有一包含多个其中该接点区域22所形成的加长之个别的主动区域的结构。
该接点区域22被安装在离开该主动区域21之分别与该栅极23重叠的部分一段相当的距离的主动区域21的部分之上。
藉由此种能够提供介于该接点区域22与栅极23之间一个充足的间隔的配置，其能够避免该装置因发生在该拉上/下晶体管之中的击穿现象而被损坏或破坏。
显然从以上的说明中，根据本发明的设有ESD电路的半导体基板具有多种功效。
换言之，藉由形成自该主动区域的上下端延伸而出之突出部以及在该突出部之上形成接点区域，其可能获得介于重叠在该主动区域之接点区域与相关连的栅极之间的最大间隔。因此，该主动区域的面积大为减少，因而达到具有ESD电路的半导体装置的高度集成化。虽然，该主动区域已被描述成一具有上下突出部之正方形或长方形的形状，其可具有其它的形状，只要其包含金属接点区域被形成于其中的突出部即可。
虽然本发明的较佳实施例为了说明的目的已被揭示，然熟悉此项技术者将认知到许多变更、增添与替代在不脱离所附权利要求书中所揭示的本发明的范畴与精神下是可能的。

Claims (14)

1.一种具有一ESD电路的半导体装置，其特征在于包括：
一半导体基板；
一定义在该半导体基板上的主动区域，该主动区域具有多个均匀地间隔而从其至少一边延伸而出的突出部；
至少一定义在该半导体基板上且在该主动区域的每个突出部中的接点区域；以及
多个均匀地间隔而形成于该半导体基板上的栅极，其位于该主动区域的除了该突出部之外的部分中而分别地以同方向地延伸而出，每个栅极被安装在相邻的突出部之间而与该突出部间隔开来。
2.根据权利要求1所述的半导体装置，其特征在于进一步包括多个形成于该半导体基板上且在该主动区域中的用于ESD电路的数据输入/输出的拉上/下的晶体管。
3.根据权利要求1所述的半导体装置，其特征在于每个栅极与每个被配置而与其相邻的接点区域有一约为5μm的间隔。
4.根据权利要求1所述的半导体装置，其特征在于多个均匀地间隔的接点区域形成于每个突出部之中。
5.根据权利要求1所述的半导体装置，其特征在于该主动区域具有多个均匀地间隔而从其上下端延伸而出的突出部。
6.根据权利要求5所述的半导体装置，其特征在于每个栅极与每个被配置而与其邻的接点区域有一约为5μm的间隔。
7.根据权利要求5所述的半导体装置，其特征在于多个均匀地间隔之接点区域形成于每个突出部之中。
8.根据权利要求1所述的半导体装置，其特征在于该主动区域具有多个均匀地间隔而从其上下端的其中之一延伸而出的突出部。
9.根据权利要求8所述的半导体装置，其特征在于每个栅极与每个被配置而与其相邻的接点区域有一约为5μm的间隔。
10.根据权利要求8所述的半导体装置，其特征在于单一的接点区域形成于每个突出部之中。
11.一种具有一ESD电路的半导体装置，其特征在于包括：
一半导体基板；
一定义在该半导体基板上的主动区域，该主动区域具有多个均匀地间隔而从其上下端延伸而出的突出部；
多个用于ESD电路的数据输入/输出的拉上/下的晶体管形成于该半导体基板上且在该主动区域中；
多个定义在该半导体基板上且在该主动区域的每个突出部中的接点区域；以及
多个均匀地间隔而形成于该半导体基板上的栅极，其位于该主动区域的除了该突出部之外的部分中而分别地以同方向延伸而出，每个栅极被安排在相邻的突出部之间而与该突出部间隔开来。
12.根据权利要求11所述的半导体装置，其特征在于每个栅极与每个被配置而其相邻的接点区域有一约为5μm的间隔。
13.一种具有一ESD电路的半导体装置，其特征在于包括：
一半导体基板；
一定义在该半导体基板上的主动区域，该主动区域具有多个均匀地间隔而从其上下端的其中之一延伸而出的突出部；
多个用于ESD电路的数据输入/输出的拉上/下的晶体管形成于该半导体基板上且在该主动区域中；
至少一个定义在该半导体基板上且在该主动区域的每个突出部中的接点区域；以及
多个均匀地间隔而形成于该半导体基板上的栅极，其位于该主动区域的除了该突出部之外的部分中而分别地以同方向延伸而出，每个栅极被安排在相邻的突出部之间而与该突出部间隔开来。
14.根据权利要求13所述的半导体装置，其特征在于每个栅极与每个被配置而与其相邻的接点区域有一约为5μm的间隔。
CN97113841A 1996-06-24 1997-06-24 具有静电放电保护电路的半导体器件 Expired - Fee Related CN1064178C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR23263/1996 1996-06-24
KR23263/96 1996-06-24
KR1019960023263A KR100203900B1 (ko) 1996-06-24 1996-06-24 정전기 보호회로를 구비한 반도체장치

Publications (2)

Publication Number Publication Date
CN1170236A true CN1170236A (zh) 1998-01-14
CN1064178C CN1064178C (zh) 2001-04-04

Family

ID=19463064

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97113841A Expired - Fee Related CN1064178C (zh) 1996-06-24 1997-06-24 具有静电放电保护电路的半导体器件

Country Status (7)

Country Link
US (1) US5903030A (zh)
JP (1) JP2925080B2 (zh)
KR (1) KR100203900B1 (zh)
CN (1) CN1064178C (zh)
DE (1) DE19723431B4 (zh)
GB (1) GB2313952B (zh)
TW (1) TW367610B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103809341A (zh) * 2014-02-17 2014-05-21 北京京东方光电科技有限公司 阵列基板和显示装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100263480B1 (ko) * 1998-01-13 2000-09-01 김영환 이에스디 보호회로 및 그 제조방법
KR100463203B1 (ko) * 2002-12-10 2004-12-23 삼성전자주식회사 활성 영역을 구비하는 반도체 소자
JP4694123B2 (ja) * 2003-12-24 2011-06-08 ルネサスエレクトロニクス株式会社 静電気放電保護素子
US7518192B2 (en) * 2004-11-10 2009-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Asymmetrical layout structure for ESD protection
US7646063B1 (en) 2005-06-15 2010-01-12 Pmc-Sierra, Inc. Compact CMOS ESD layout techniques with either fully segmented salicide ballasting (FSSB) in the source and/or drain regions
KR100650867B1 (ko) * 2005-12-29 2006-11-28 동부일렉트로닉스 주식회사 협채널 금속 산화물 반도체 트랜지스터
EP3340284A4 (en) * 2015-08-21 2019-03-20 Hitachi Automotive Systems, Ltd. SEMICONDUCTOR ELEMENT, INTEGRATED SEMICONDUCTOR AND LOAD CONTROL

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270565A (en) * 1989-05-12 1993-12-14 Western Digital Corporation Electro-static discharge protection circuit with bimodal resistance characteristics
GB8921841D0 (en) * 1989-09-27 1989-11-08 Sarnoff David Res Center Nmos device with integral esd protection
JP3025059B2 (ja) * 1991-06-28 2000-03-27 旭電化工業株式会社 ギ酸エステル化合物
KR950011636B1 (ko) * 1992-03-04 1995-10-07 금성일렉트론주식회사 개선된 레이아웃을 갖는 다이내믹 랜덤 액세스 메모리와 그것의 메모리셀 배치방법
JP3088203B2 (ja) * 1992-08-31 2000-09-18 日本電気株式会社 半導体装置
US5451799A (en) * 1992-12-28 1995-09-19 Matsushita Electric Industrial Co., Ltd. MOS transistor for protection against electrostatic discharge
US5365103A (en) * 1993-02-25 1994-11-15 Hewlett-Packard Company Punchthru ESD device along centerline of power pad
GB2277197B (en) * 1993-04-13 1997-08-27 Motorola Inc Voltage protection arrangement
JP3196422B2 (ja) * 1993-04-30 2001-08-06 ソニー株式会社 入出力保護回路
US5623156A (en) * 1995-09-28 1997-04-22 Cypress Semiconductor Corporation Electrostatic discharge (ESD) protection circuit and structure for output drivers
US5789791A (en) * 1996-08-27 1998-08-04 National Semiconductor Corporation Multi-finger MOS transistor with reduced gate resistance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103809341A (zh) * 2014-02-17 2014-05-21 北京京东方光电科技有限公司 阵列基板和显示装置

Also Published As

Publication number Publication date
JP2925080B2 (ja) 1999-07-26
DE19723431B4 (de) 2006-03-09
CN1064178C (zh) 2001-04-04
JPH1056133A (ja) 1998-02-24
TW367610B (en) 1999-08-21
GB9711504D0 (en) 1997-07-30
US5903030A (en) 1999-05-11
DE19723431A1 (de) 1998-01-02
GB2313952B (en) 2001-05-09
KR100203900B1 (ko) 1999-06-15
KR980006227A (ko) 1998-03-30
GB2313952A (en) 1997-12-10

Similar Documents

Publication Publication Date Title
EP0624909B1 (en) Lateral MOSFET with contact structure
CN1064178C (zh) 具有静电放电保护电路的半导体器件
CN1197154C (zh) 高压屏蔽
CN1196547A (zh) 具有去静电元件的显示设备
CN1197124C (zh) 半导体器件
EP0905782A1 (de) Integrierte Halbleiterschaltung mit Schutzstruktur zum Schutz vor elektrostatischer Entladung
JP3776138B2 (ja) 電子装置の製造方法
CN1139991C (zh) 半导体集成电路
CN1090383C (zh) 半导体器件及其制造方法
CN1153290C (zh) 具有电流均匀分布特性的静电放电防护布置方法
CN1694264A (zh) Mos晶体管以及具备该晶体管的半导体集成电路装置
JP2000133796A (ja) 逆方向電力パルスへの良好な抵抗を有するｉｇｂｔ電力デバイス
CN1135629C (zh) 半导体器件
CN1667827A (zh) 具有静电放电保护电路的半导体电路的保护装置
CN1195888A (zh) 半导体装置及其制造方法
CN1482681A (zh) 半导体集成电路装置
CN100352054C (zh) 多晶硅界定阶跃恢复器件
CN1083620C (zh) 高电阻负载型静态随机存储器单元及其制造方法
CN1757123A (zh) 有机场效应晶体管和集成电路
US5185275A (en) Snap-back preventing method for high voltage MOSFET
US4249191A (en) Stripped nitride structure and process therefor
CN1881580A (zh) 静电放电防护电路布局架构
CN1881589A (zh) 集成电路以及用于制造集成电路的方法
CN1083162C (zh) 击穿电压增加的双极绝缘体上硅晶体管
CN1992346A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20010404

Termination date: 20130624