CN1757123A - 有机场效应晶体管和集成电路 - Google Patents

有机场效应晶体管和集成电路 Download PDF

Info

Publication number
CN1757123A
CN1757123A CNA2003801100774A CN200380110077A CN1757123A CN 1757123 A CN1757123 A CN 1757123A CN A2003801100774 A CNA2003801100774 A CN A2003801100774A CN 200380110077 A CN200380110077 A CN 200380110077A CN 1757123 A CN1757123 A CN 1757123A
Authority
CN
China
Prior art keywords
electrode
field effect
organic field
ofet
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2003801100774A
Other languages
English (en)
Inventor
沃尔特·菲克斯
安德烈亚斯·厄尔曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pollick And AG Co GmbH
PolyIC GmbH and Co KG
Original Assignee
Pollick And AG Co GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pollick And AG Co GmbH filed Critical Pollick And AG Co GmbH
Publication of CN1757123A publication Critical patent/CN1757123A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/80—Interconnections, e.g. terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种有机场效应晶体管(OFET)和/或涉及一种具有高开关频率的基于有机的集成电路。连接电流通路的两端形成紧凑和快速的电路布图。

Description

有机场效应晶体管和集成电路
本发明涉及一种有机场效应晶体管(OFET)和/或涉及一种具有高开关频率的有机基集成电路。
例如，具有环形振荡器布图的有机基集成电路已为人们所知，然而，关于有机电路的开关频率，该布图根本未经优化(W.FIX et al.Appl.Phys.Lett.，81，1735(2002))。
该已知的有机电子器件的布图的弊端在于未提供有机互联。
由于有机材料的特殊电学性质，要求对布图进行修改，从而不能容易地采用硅电子器件的电路布图。这样，由于使用与有机导体电阻相比小得可以忽略不计的金属制成，所以互联电阻在传统集成电路中实际上不起作用。如果采用有机互联，则这些互联的宽度和长度、以及单个元件的排列都会起到重要作用。
在基于有机电子器件制作数字电路的尝试中，目标是重新设计所有数字电路例如晶体管、反相器、与非门或者或非门，并为其提供合适的布图。
因此，本发明涉及一种有机场效应晶体管，其至少包括具有源极电极和漏极电极的第一电极层、半导电层、绝缘层和第二电极层，且其中第一电极层中的一个电极(源或漏)以二维方式除了另一个电极的一侧或位置(连接侧或位置)之外包围这一电极，从而能够在半导体层中形成一个在第一电极层中的电极的一侧或位置开始和结束的电流沟道。
在这种情况下，布图被理解为表示电极、互联交叉点和贯穿接触(through-contact)(＝位于不同平面的互联的垂直连接)的形式和布置。该布图决定了对集成电路的开关速度和功能性具有显著影响的串连电阻和寄生电容。
根据本发明的一个实施例，所用的每一个有机场效应晶体管(OFET)的源极电极包围漏极电极的三侧，且被包围的各个电极，漏极电极(当然，漏极和源极也可以互换)则仅在一侧是开放的，且仅在一侧上具有连接，就是说，在应用栅电压之后形成的电流沟道，在电极的同一侧(连接侧)开始和结束，且例如是u型或曲折形状。
根据另一个优选与上述实施例相结合的实施例，OFET在与非门或者或非门中以连接侧各自彼此相对的方式排列。为此，在与非门和/或者或非门中，两个或者更多个OFET彼此平行(或非门中彼此相邻的两个或更多个u型沟道)或相互交错(与非门中彼此内部的两个或更多个u型沟道)。在这种情况下，连接线和/或输入及输出都分别优选地位于连接侧之间的区域中。
根据另一个实施例，栅极电极除覆盖整个沟道以外，还另外覆盖了源极电极或漏极电极的一小部分。在这种情况下，电流沟道被完全覆盖了，另外，第一电极中的一个或两个的至少一个其他部分被覆盖，这个被另外覆盖的部分具有0到20μm范围的宽度，且具有电流沟道长度范围内的长度。被覆盖部分的宽度依赖于制造技术的准直精度，且在几个(0到8)μm到大约20μm范围内，优选1到5μm。
根据一个实施例，半导体层中提供了孔或中断用于减小OFET之间的漏电流。这些孔优选位于连接侧之间。漏电流一般由未构图并且覆盖整个芯片的半导体层的无意的背景掺杂或污染而产生，这些顺次产生的孔或中断被用于减小该漏电流。
另一个不同的实施例规定了使用由另外连接到反相器的输出的贯穿接触，而非负载OFET的栅极电极和漏极电极之间有时要求的电连接。这使得省却至少一个贯穿接触。负载FET的栅-漏连接通常要求一个贯穿接触，连接到其后的反相器/逻辑门则需要在反相器的输出需要另一个贯穿接触；这两个贯穿接触可以与合适的布图连接。
按照另一个实施例，如果电路要求驱动OFET的栅极电极和源极电极之间的一个电学连接，该贯穿接触优选以延伸到OFET的一侧或两侧的方式形成。结果，多个级联的反相器、与非门或者或非门具有一个共同的贯穿接触。
此处描述的布图具有许多优点：
更快的集成电路：有机电极的最佳使用面积和很短的连接线导致低的串连电阻，且因此导致更高的开关速度。连接线的减短、要求的互联交叉的数目减少以及栅极电极的最小化明显地减小了寄生电容，因此同样显著地提高了开关速度。
最小化漏电流导致的更稳定的电路和更低的功耗：漏电流被最小化，一方面是通过电极的排列，另一方面是通过半导体层中的孔。OFET的一个电极除了一侧或位置之外包围并屏蔽另一电极的事实，导致了邻近电极分别处于同样的电压(电源电压或接地)，因此电极的排列完全抑制了各个反相器和与非门或者或非门之间的漏电流。举例说明，在图2A中，电极5接地，电极1处于电源电压，且两个直接相邻的反相器(在图中一个位于另一个之上)仅与处在相同电压下的电极相接触(同样比较图5)。
此外，通过半导体层中的孔阻止了在反相器或栅极内的漏电流。例如在图2B中，实际上没有漏电流在输出11与电极1之间流动。
根据本发明，可以用容易得多的方式设计电路：反相器和逻辑门可以模块的方式组装，而不必依照间隔。此外，沟道的几何尺寸(沟道长度和宽度)可以很容易地伸缩，而不改变OFET的外部形状。最后，电路所需的空间更小，且整个可用空间可以因此被更有利地使用。最后，连接贯穿接触的数目减小了(比较图5)。
下面将参考单独的实施例更详细地解释本发明。
附图说明：
图1示出一个OFET的两个布图；
图2示出一个反相器的两个布图；
图3示出一个两输入或非门的布图；
图4示出一个两输入与非门的布图；且
图5示出一个五级环形振荡器的布图。
具体实施方式
图1示出了一个具有第一电极1(源极或漏极)和一个第二电极2(漏极或源极)的OFET，第一电极1通过除一侧以外或其四侧中的三个来包围第二电极2。仅剩下OFET的连接侧4，第一电极1在所述连接侧不包围第二电极2。
图1A示出最简单的实施例，其中形成了一个U型电流沟道(OFET沟道3)，图1B示出一个稍微复杂些的实施例，其中形成了一个曲折的OFET沟道。
图2示出反相器的两个布图：
原则上，存在两种可能的方法来连接反相器，且它们通过负载OFET栅极电极的连接方式而区分。在电路中，两种不同的方法都可以被方便地使用。图2所示的布图是根据这两个不同方法的本发明的实施例。
图2A示出在输出端具有负载OFET的反相器：该反相器包括两个OFET，负载OFET和驱动OFET。负载OFET的源极电极1在三侧包围负载OFET的漏极2，且形成被负载OFET的栅极电极13覆盖的OFET沟道3，负载OFET的源极电极1和漏极电极2的另一部分也随之被覆盖了。此外，栅极电极13不但被连接到漏极电极2，而且通过贯穿接触10连接到输出11和驱动OFET的源极电极7。驱动OFET的栅极电极8覆盖驱动OFET的沟道6且连接到输入12。驱动OFET的漏极电极5包围源极电极7且因此限定了沟道6。半导体层中的孔或中断9位于负载OFET和驱动OFET之间，且阻止漏电流。在电极1上施加电源电压且电极5接地。这两个电极实际上包围整个反相器，且因此把它从其他元件屏蔽起来。当变换该反相器时，仅仅电极2或7的电势改变，所述电极相互连接且设置于反相器的内部。
在负载OFET的栅极13和漏极电极2之间依据电路需要电连接，该电连接通过被另外连接到输出11的贯穿接触10来实现。
图2B所示的反相器的例子具有处于电源电压的负载OFET。该设计与图2A给出的类似。与图2A不同的是，栅极13在这种情况下是利用贯穿接触10b连接到源极电极1的，而不像图2A中那样，利用连接到输出11的贯穿接触10a。贯穿接触10b被延长直到电极1的边缘，这样具有相邻的反相器可以共同使用此贯穿接触的优点。
如果电路需要在OFET的栅极电极13和源极电极1之间的电连接，那么贯穿接触优选以延伸到OFET边缘的方式形成。结果，多个级联的反相器、与非门或者或非门具有公共的贯穿接触。
图3示出了两输入或非门的布图：该布图基本上对应于图2B所示的反相器，区别在于两个驱动OFET并联。第二驱动OFET包括源极电极14且与第一驱动OFET之间具有一公共漏极电极5。驱动OFET的栅极电极15被连接到或非门的第二输入12b。整个或非门被处于电源电压或接地的两个电极1和5所屏蔽。
图4示出了两输入的与非门。该与非门的布图基本上对应于图2B所示的反相器，区别在于两个驱动OFET串连连接。第二驱动OFET在三侧被第一驱动OFET包围。第一驱动OFET的源极电极7同时是第二驱动OFET的漏极电极。源极电极14限定了第二驱动OFET的沟道16，且被连接到第二输入12a的栅极15覆盖。在此布图中，同样存在由电极1和5提供的屏蔽。
最后，图5示出了一个五级环形振荡器，包括由五个如图2B所示设计的反相器。这些反相器按照中心处存在一个可以被所有反相器使用的公共贯穿接触10(10b)的方式排列。此外，这些反相器按照彼此直接相靠的方式排列，这仅在根据本发明的布图中才是可能的。这些反相器通过连接线17在末端处相连，且半导体9中的孔或中断也在连接线之间延续，以阻止漏电流。环形振荡器的输出11在连接线17处分路。
图5令人印象深刻地示出了借助于本发明，可以如何高效地制作电路布图。特别地，在这种情况下，线路被直接接触取代了，这就导致了例如更高的开关频率。
本发明涉及一种有机场效应晶体管(OFET)和/或涉及一种具有高开关频率的有机基集成电路。连接电流沟道的两端导致了简洁且快速的电路布图。

Claims (10)

1、一种有机场效应晶体管(OFET)，其至少包括具有源极电极和漏极电极的第一电极层、半导体层、绝缘层和第二电极层，且其中在所述第一电极层中的一个电极(源极或漏极)以二维方式除了另一个电极的一侧或位置(连接侧或位置)之外包围这一电极，从而能够在所述半导体层中形成在所述第一电极层中的电极的一侧开始和结束的电流沟道。
2、如权利要求1所述的有机场效应晶体管，其中所述第一电极中的一个分别在四面中的三面包围另一个。
3、如上述权利要求1或2所述的有机场效应晶体管，其中所述第二电极层完全覆盖所述电流沟道，而且另外覆盖所述第一电极中的一个的至少一个其他部分，这个另外被覆盖的其他部分具有在0到20μm的宽度，且具有在电流沟道长度范围内的长度。
4、如上述权利要求之一所述的有机场效应晶体管，在所述半导体层中存在孔和/或中断，以减小漏电流。
5、一种具有至少两个如上述权利要求之一所述的有机场效应晶体管的集成电路，所述有机场效应晶体管以连接侧或位置彼此相对的方式布置在与非门或者或非门中。
6、如权利要求5所述的集成电路，所述连接线和/或输入和输出分别位于所述连接侧或位置之间。
7、如权利要求5或6所述的集成电路，在所述半导体层中提供了孔和/或中断。
8、如权利要求7所述的集成电路，所述孔和/或中断位于所述连接侧或位置之间。
9、如权利要求5到8中之一所述的集成电路，用贯穿接触代替至少一个电连接。
10、如权利要求9所述的集成电路，所述贯穿接触(10b)至少延伸到所述有机场效应晶体管的一侧。
CNA2003801100774A 2003-01-14 2003-12-08 有机场效应晶体管和集成电路 Pending CN1757123A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10301086 2003-01-14
DE10301086.6 2003-01-14

Publications (1)

Publication Number Publication Date
CN1757123A true CN1757123A (zh) 2006-04-05

Family

ID=32797260

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2003801100774A Pending CN1757123A (zh) 2003-01-14 2003-12-08 有机场效应晶体管和集成电路

Country Status (8)

Country Link
US (1) US20060145140A1 (zh)
EP (1) EP1584113A2 (zh)
JP (1) JP2006513578A (zh)
KR (1) KR100745570B1 (zh)
CN (1) CN1757123A (zh)
AU (1) AU2003299265A1 (zh)
DE (1) DE10394197D2 (zh)
WO (1) WO2004068608A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154712B (zh) * 2006-09-26 2012-07-11 大日本印刷株式会社 有机半导体元件及其制造方法、有机晶体管阵列及显示器
CN101645488B (zh) * 2008-08-07 2012-10-10 索尼株式会社 有机薄膜晶体管、其制造方法和电子装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669720B1 (ko) * 2004-08-06 2007-01-16 삼성에스디아이 주식회사 평판 디스플레이 장치
DE102005009819A1 (de) * 2005-03-01 2006-09-07 Polyic Gmbh & Co. Kg Elektronikbaugruppe
JP2007123773A (ja) * 2005-10-31 2007-05-17 Fuji Electric Holdings Co Ltd 薄膜トランジスタ、及びその製造方法
DE102006047388A1 (de) * 2006-10-06 2008-04-17 Polyic Gmbh & Co. Kg Feldeffekttransistor sowie elektrische Schaltung
DE102009009442A1 (de) 2009-02-18 2010-09-09 Polylc Gmbh & Co. Kg Organische Elektronikschaltung

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH069214B2 (ja) * 1984-09-27 1994-02-02 株式会社東芝 薄膜集積回路の製造方法
JPS6230375A (ja) * 1985-07-31 1987-02-09 Fujitsu Ltd 薄膜トランジスタとその製造方法
TW454101B (en) * 1995-10-04 2001-09-11 Hitachi Ltd In-plane field type liquid crystal display device comprising liquid crystal molecules with more than two different kinds of reorientation directions and its manufacturing method
WO1999066540A2 (en) * 1998-06-19 1999-12-23 Thin Film Electronics Asa An integrated inorganic/organic complementary thin-film transistor circuit and a method for its production
DE50013674D1 (de) * 1999-07-06 2006-12-14 Elmos Semiconductor Ag CMOS kompatibler SOI-Prozess
EP1208603A1 (en) * 1999-08-31 2002-05-29 E Ink Corporation Transistor for an electronically driven display
EP1149420B1 (en) * 1999-10-11 2015-03-04 Creator Technology B.V. Integrated circuit
KR100654158B1 (ko) * 1999-10-25 2006-12-05 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
US6284562B1 (en) * 1999-11-17 2001-09-04 Agere Systems Guardian Corp. Thin film transistors
JP5073141B2 (ja) * 1999-12-21 2012-11-14 プラスティック ロジック リミテッド 内部接続の形成方法
EP1186042A1 (en) * 2000-03-28 2002-03-13 Koninklijke Philips Electronics N.V. Integrated circuit with programmable memory element

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154712B (zh) * 2006-09-26 2012-07-11 大日本印刷株式会社 有机半导体元件及其制造方法、有机晶体管阵列及显示器
CN101645488B (zh) * 2008-08-07 2012-10-10 索尼株式会社 有机薄膜晶体管、其制造方法和电子装置

Also Published As

Publication number Publication date
WO2004068608A8 (de) 2005-08-04
WO2004068608A3 (de) 2004-10-14
EP1584113A2 (de) 2005-10-12
DE10394197D2 (de) 2005-12-01
WO2004068608A2 (de) 2004-08-12
US20060145140A1 (en) 2006-07-06
KR20050103195A (ko) 2005-10-27
AU2003299265A1 (en) 2004-08-23
JP2006513578A (ja) 2006-04-20
AU2003299265A8 (en) 2004-08-23
KR100745570B1 (ko) 2007-08-03

Similar Documents

Publication Publication Date Title
CN1656610A (zh) 沟槽栅半导体器件及制造方法
CN101339947A (zh) 半导体器件
JP2003152178A (ja) 高スイッチングスピードのための横方向パワーｍｏｓｆｅｔ
CN1445861A (zh) 具位於主动胞元阵列外的屏蔽电极和较小闸极－汲极电容的电晶体排列
CN1741269A (zh) 使用三重阱结构的基底触发的静电保护电路
CN1897250A (zh) 高压晶体管、半导体晶体管及晶体管的制造方法
JP2004296831A (ja) 半導体装置
CN1967873A (zh) 半导体器件
US6388280B2 (en) Semiconductor device
US8525291B2 (en) Semiconductor device
CN1052815C (zh) 薄膜半导体集成电路
CN1757123A (zh) 有机场效应晶体管和集成电路
CN1581354A (zh) 半导体器件
CN1481029A (zh) 混载dram的半导体器件
CN1134608A (zh) 具有静电保护作用的半导体集成电路器件
CN1202734A (zh) 静电泄放保护电路
CN110326099A (zh) 半导体集成电路装置
CN1050226C (zh) 半导体器件
CN1176490A (zh) 半导体集成电路
CN1482681A (zh) 半导体集成电路装置
WO2022252073A1 (zh) 行驱动信号增强电路、移位寄存器单元、显示面板
CN1499629A (zh) 半导体装置
CN1280921C (zh) 漏极开路电路的mosfet及其半导体集成电路器件
CN201213133Y (zh) 一种更均匀导通的电容耦合静电放电防护器件
KR100351452B1 (ko) 디커플링 커패시터 구조를 갖는 반도체소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication