CN1207787C - 在用于功率放大器的深度亚微米金属氧化物半导体中的组合的晶体管－电容器结构 - Google Patents
在用于功率放大器的深度亚微米金属氧化物半导体中的组合的晶体管－电容器结构 Download PDFInfo
- Publication number
- CN1207787C CN1207787C CNB018008003A CN01800800A CN1207787C CN 1207787 C CN1207787 C CN 1207787C CN B018008003 A CNB018008003 A CN B018008003A CN 01800800 A CN01800800 A CN 01800800A CN 1207787 C CN1207787 C CN 1207787C
- Authority
- CN
- China
- Prior art keywords
- transistor
- capacitor
- substrate
- combination
- drain region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 89
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000003989 dielectric material Substances 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000000463 material Substances 0.000 abstract 1
- 239000004020 conductor Substances 0.000 description 16
- 238000004891 communication Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 244000287680 Garcinia dulcis Species 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种组合的晶体管和电容器结构，包括这样一个晶体管，它具有被形成在半导体材料的基底上的交替的源极区和漏极区、和被形成在晶体管上的电容器。电容器具有被排列成垂直的行的导电的平行线的至少第一和第二层，和至少一个连接在每行中的线的第一和第二层的通道，由此形成垂直的电容器板的平行阵列。介质材料被放置在阵列的垂直板之间。电容器板的垂直阵列被电连接到晶体管的交替的源极区和漏极区，它们形成电容器的相对的节点并且导电地交叉连接电容器板的垂直阵列。
Description
本发明涉及在金属氧化物半导体(MOS)结构中的晶体管和电容器，具体地，涉及深度亚微米互补MOS(CMOS)中的组合的多指功率晶体管和交指型多层(IM)电容器结构，其中源极和漏极导电线在多个层上通过通道被互联，以便构建交指型垂直电容器板的平行阵列。
在E类功率放大器中的功率晶体管作为开关来运行，按照所需想要的运行频率周期地接通和关断。这样的放大器在晶体管的输出端处需要有并联的电容(Cp)，以便整形电压和电流波形。参阅F.Raab的″Idealized Operation of the Class E Tuned Power Amplifier(E类调谐功率放大器的理想化运行)″，IEEE Trans.Circuits andSystems，Vol.CAS-24，No.12，December 1977，pp.735-735.
图1A显示E类功率放大器中典型的N沟道(NMOS)功率晶体管10的简化截面图。该晶体管是一种“多指”器件，具有被扩散到P-半导体基底11(诸如硅)中的多个N+区域12，这些区域12形成交替的源极区和漏极区。由诸如二氧化硅(在硅基底的情况下)的绝缘材料形成的栅极氧化物层13，位于基底上的N+源极区和漏极区12之间。栅极氧化物层13用作为在金属栅极14与基底11之间的绝缘。源极和漏极接触区15与导电线16实施晶体管10与其它结构的电互联。图1B是显示这个功率晶体管的电路图。
E类功率放大器已被显示为能够运行在用于无线应用的1-2GHz范围内。参阅T.Sowlati等的″Low Voltage，High Efficiency ClassE GaAs Power Amplifier for Wireless Communications(用于无线通信的低电压、高效率E类砷化镓功率放大器)″，IEEE.JSSC，Oct.95，pp.1074-1080；和Sowlati等的″1.8GHz Class E Power Amplifier forWireless Communications(用于无线通信的1.8GHz E类功率放大器)″，Electronics Letters，Vol.32，No.20，Sept.96，pp.1846-1848。
最近，在亚微米CMOS技术领域中，报导了E类放大器的使用。参阅K.Tsai等的″1.9GHz 1W CMOS Class E Power Amplifier forWireless Communications(用于无线通信的1.9GHz 1瓦CMOS E类功率放大器)″，ESSCIRC，Proceedings，Sept.98，pp.76-79。
在E类功率放大器中功率晶体管的输出端处提供的电容，在传统上这是用分立的和独立的电容器结构来完成的，其中与晶体管有关的寄生电容被提取和考虑为电容的一部分。电容器典型地以传统的平行板电容器结构来实施。
分开的电容器结构的使用具有某些缺点。在集成电路应用中，电容器元件会不希望地增大电路的面积。这样的面积增大增加了电路的成本。在分立/混合模块应用中使用的电容器是在“芯片外”提供的，所以必须用连线焊接到分立的功率晶体管。对于在GHz频率范围中的无线应用项中，焊接线的电感不能被忽略，因为它在成形晶体管的电压和电流波形时不希望地限制电容的功能。
与在亚微米CMOS技术的传统的E类放大器中所使用的电容器有关的另一个缺点是，它们的传统的平行板结构是不能缩放的。所以，当在深度亚微米CMOS处理过程中几何尺寸缩小时，这些电容器的电容密度通常保持为相同的。
在微波应用中，使用交指型电容器。这些电容器具有紧密放置的、横向交指的导电线状结构，它们产生边缘电容和交叠电容。然而，由这样的电容器产生的交叠电容被限制于单个导体层。
因此，需要一种改进的电容器结构，以用于成形在深度亚微米CMOS中的功率晶体管的电压和电流波形。
一种组合的晶体管和电容器结构包括具有被形成在半导体材料的基底上的交替的源极区和漏极区的晶体管，以及被形成在晶体管上的电容器。电容器具有被排列成垂直的行的导电的平行线的至少第一和第二层，和至少一个用于连接在每行中的线的第一和第二层的通道，由此形成垂直的电容器板的平行阵列。介质材料被放置在阵列的垂直板之间。电容器板的垂直阵列被电连接到晶体管的交替的源极区和漏极区，它们形成电容器的相对的节点和导电地交叉连接电容板的垂直阵列。
在所述的组合的晶体管和电容器结构中，所述的导电的平行线包括金属或多晶硅；所述的介质材料包括二氧化硅。
在考虑结合附图详细地描述的说明性实施例后，将更全面地明白本发明优点、性质和各种附加特性，其中：
图1A是在深度亚微米CMOS结构中的传统功率晶体管的截面图；
图1B是显示图1A的功率晶体管的电路图；
图2是按照本发明的、在深度亚微米CMOS结构中的组合的功率晶体管与电容器的透视图；
图3是图2的组合的功率晶体管和电容器的端视图；
图4是显示本发明的组合的功率晶体管和电容器的电路图；
图5A是在传统的功率晶体管和相关的平行板电容器的0.25微米CMOS中的布局的平面图；以及
图5B是在本发明的组合的功率晶体管和电容器的0.25微米CMOS中的布局的平面图。
应当看到，附图是为了说明本发明的概念以及不是按比例的。
图2和3合在一起显示按照本发明的实施例的、在深度亚微米CMOS结构中的组合的功率晶体管与电容器配置20。组合的功率晶体管与电容器配置20特别是打算用作为在亚微米CMOS中的E类放大器。然而，应当看到，组合的功率晶体管与电容器配置20也可以使用于其它类的放大器。例如，组合的功率晶体管与电容器配置20可以被使用于谐波谐振单元。
仍旧参照图2和3，组合20的晶体管21是一种“多指”NMOS器件，它具有被扩散到由硅或任何其它适当的半导体材料制成的P-半导体基底11中的多个N+区域23(为了易于说明，只显示了四个)。N+区域23形成交替的源极区和漏极区24、25。诸如二氧化硅(在硅基底的情况下)的绝缘材料的层26覆盖着在源极区和漏极区24、25上面的基底22。位于N+源极区和漏极区24、25之间的绝缘层26的一些部分形成栅极氧化物层27。在每个栅极氧化物层27上形成金属或多晶硅的栅极层28。源极和漏极接触区29通过两个绝缘层38、26一直延伸到N+源极区和漏极区24、25。
组合20的电容器30是通过使用被安排在交指型多层(IM)电容器结构中的晶体管21的源极和漏极导电线而形成的，这种交指型多层(IM)电容器结构类似于在题目为″Interdigitated MultilayerCapacitor Structure For Deep Sub-Micron CMOS(用于深度亚微米CMOS的交指型多层电容器结构)″的共同待决的美国专利申请No.WO01/78149中描述的那种结构。具体地，电容器30包括被安排成水平并联阵列的、分别被形成在源极和漏极触点29上的、导电的源极和漏极线31的两个或多个导体层(为了说明的目的，只显示四个导体层L1-L4)。第一介质材料层32填充在第一和第二导体层L1、L2之间的空间以及在第一层L1的线31之间的空间，第二介质材料层33填充在第二和第三导体层L2、L3之间的空间以及在第二层L2的线31之间的空间，以及第三介质材料层34填充在第三和第四导体层L3、L4之间的空间以及在第三层L3的线31之间的空间。第四介质材料层37填充第四层L4的线31之间的空间。
导电线31的多个层L1-L4在垂直行或堆栈R1-R4中的源极和漏极触点29的范围内被对准。在每行中的导电线31通过被形成在第一、第二、和第三介质层32、33、34上的垂直延伸的导电的通道35被导电地互联。导电线31的行R1-R4和通道35形成垂直延伸板36的平行阵列，它们形成电容器30的电极。垂直板36通过它们与源极和漏极区24、25的连接而被导电地交叉连接到“S”和“D”板，它们形成电容器30的端子。
晶体管和电容器组合20中的电容器30产生电容的机制在早先提到的美国专利申请中详细地说明。概略地，电容器30具有总的电容CTotal它是在交指型垂直板36之间的所有的交叠电容Cc和所有的边缘电容Cf的总和。交叠电容Cc在这个电容器结构的总的电容CTotal中占主要因素，特别是当电容器中的导电层数目增加时。当导电层数目增加时，在这个电容器结构中的边缘电容Cf通常变为很不重要。
图4是本发明的组合的功率晶体管和电容器20的电路图。由晶体管和电容器组合20中的电容器30提供的电容可以通过使用对于交叠电容Cc给出的每单位长度的电容而容易地被计算。通过改变导体层和通道的数目，在垂直板36之间的交叠电容可以容易地增加或减小，而不会影响功率晶体管21的尺寸。所以，电容器30的电容可被调节到对于成形晶体管的电压和电流波形所需要的、想要的数值。例如，在0.25 CMOS处理过程中，具有8mm的总的面积的组合20的电容器30可以具有约1pF到4pF的电容范围。
本发明的组合的功率晶体管和电容器有利地使得在基底上的面积显著地减小。这是因为在基底上消耗的总的面积基本上仅仅等于晶体管的面积。对于电容器不需要附加面积。通过把图5A所示的多个传统的功率晶体管40和它们的相关的平行板电容器41的0.25微米CMOS中的布局与图5B所示的本发明的多个组合的功率晶体管和电容器结构50的0.25微米CMOS中的布局相比较，可以看到这种面积减小。正如可以看到的，本发明的组合的功率晶体管和电容器结构50相比起传统的功率晶体管40和它们的相关的电容器41，在基底上约减小30％的消耗。
在集成电路应用中，带有这种面积减小的、本发明的组合的功率晶体管和电容器的使用可以转换成成本的节省。这是因为IC半导体基底的尺寸可被减小。
在分立/混合模块应用中的本发明的组合的功率晶体管和电容器的使用，可以消除与传统的功率晶体管和它们的芯片外的电容器有关的焊线连接。而且，在GHz范围内的无线应用中，本发明的组合的功率晶体管和电容器提供改进的性能，因为传统的功率晶体管和芯片外的电容器布局的焊线的电感会在成形电压和电流波形时限制电容器的功能。
本发明的组合的功率晶体管和电容器的附加的优点在于，它提高了对电迁移(electromigration)效应的免除功性。这是由于在源极和漏极指上安排了多导体层堆栈。
本发明的组合的功率晶体管和电容器可以通过使用传统的深度亚微米处理过程来进行制造。在现有技术的深度亚微米CMOS技术中，间隔为0.5微米左右的导电线是普通的。因此，在电容器30的垂直板36之间的最小距离典型地等于或小于约0.5微米。在电容器30的垂直板36之间的这些亚微米间隔为该电容器提供了卓越的电容密度。当几何尺寸继续缩小时，由于导电线31的最小宽度Mw、通道35的尺寸和在同一个层中的通道35之间的最小距离Mdv、以及在垂直板36之间的最小距离Md减小，电容器30的电容密度将增加。
虽然上述的发明是参照以上的实施例描述的，但可以作出附加的修改和改变，而不背离本发明的精神。因此，所有的修改和改变被看作为属于附属权利要求的范围内。
Claims (10)
1.一种组合的晶体管和电容器结构(20)，包括：
晶体管(21)，具有被形成在半导体材料的基底(22)上的交替的源极区和漏极区(24，25)；以及
电容器(30)，被形成在该晶体管(21)上，该电容器(30)具有：
第一和第二层(L1，L2)的导电的平行线(31)，该不同层(L1，L2)上的线(31)被排列成垂直于基底(22)走向的行(R1，R2，R3，R4)；
多个导电通道(35)，连接每行(R1，R2，R3，R4)中的线(31)的第一和第二层(L1，L2)，由此形成垂直于基底(22)走向的电容器板(36)的平行阵列；以及
介质材料(32，33，34，37)，被放置在阵列的垂直板(36)之间；
其中垂直于基底(22)走向的电容器板(36)的平行阵列被电连接到晶体管(21)的交替的源极区和漏极区(24，25)，源极区和漏极区(24，25)形成电容器(30)的相对的节点，由此以交叉指型的方式将垂直于基底(22)走向的电容器板(36)的平行阵列电连接到源极区和漏极区(24，25)。
2.权利要求1的组合的晶体管和电容器结构(20)，其中导电的平行线(31)包括金属。
3.权利要求1的组合的晶体管和电容器结构(20)，其中导电的平行线(31)包括多晶硅。
4.权利要求1的组合的晶体管和电容器结构(20)，其中介质材料(32，33，34，37)包括二氧化硅。
5.权利要求1的组合的晶体管和电容器结构(20)，还包括：
导电的平行线(31)的第三层(L3)，以垂直于基底延伸这些行的方式被设置在线(31)的第二层(L2)上；以及
多个导电通道(35)，连接每行中的第二和第三层线(31)，从而使垂直于基底的线(31)的第三层(L3)延伸垂直于基底(22)走向的电容器板(36)的平行阵列。
6.权利要求1的组合的晶体管和电容器结构(20)，其中晶体管(21)还包括：
多个绝缘栅极结构(27，28)，被设置在源极区与漏极区(24，25)之间的基底(22)上；
多个源极和漏极触点(29)，用于把源极和漏极区(24，25)电连接到垂直于基底(22)走向的电容器板(36)的平行阵列。
7.权利要求1的组合的晶体管和电容器结构(20)，其中晶体管(21)是功率晶体管。
8.权利要求1的组合的晶体管和电容器结构(20)，其中晶体管(21)形成了在亚微米CMOS结构中的E类功率放大器的功率晶体管。
9.权利要求1的组合的晶体管和电容器结构(20)，其中电容器(30)具有垂直于基底排列成行的导电平行线(31)的多层(L1，L2，L3，L4)；多个导电通道(35)连接每行中的线(31)，由此形成垂直于基底走向的电容器板(36)的平行阵列。
10.权利要求9的组合的晶体管和电容器结构(20)，其中晶体管(21)还包括：
多个绝缘栅极结构(27，28)，被设置在源极区与漏极区(24，25)之间的基底(22)上；
多个源极和漏极触点(29)，用于把源极和漏极区(24，25)电连接到电容器板(36)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/542,711 US6747307B1 (en) | 2000-04-04 | 2000-04-04 | Combined transistor-capacitor structure in deep sub-micron CMOS for power amplifiers |
| US09/542,711 | 2000-04-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1393036A CN1393036A (zh) | 2003-01-22 |
| CN1207787C true CN1207787C (zh) | 2005-06-22 |
Family
ID=24164961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB018008003A Expired - Fee Related CN1207787C (zh) | 2000-04-04 | 2001-03-28 | 在用于功率放大器的深度亚微米金属氧化物半导体中的组合的晶体管－电容器结构 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6747307B1 (zh) |
| EP (1) | EP1273041A2 (zh) |
| JP (1) | JP2003529936A (zh) |
| KR (1) | KR100859079B1 (zh) |
| CN (1) | CN1207787C (zh) |
| WO (1) | WO2001075973A2 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102610608A (zh) * | 2011-01-19 | 2012-07-25 | 万国半导体股份有限公司 | 集成一个电容的金属氧化物半导体场效应晶体管 |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6303423B1 (en) * | 1998-12-21 | 2001-10-16 | Megic Corporation | Method for forming high performance system-on-chip using post passivation process |
| KR100393220B1 (ko) * | 2001-03-23 | 2003-07-31 | 삼성전자주식회사 | Ｅｓｄ 보호용 반도체 장치 |
| KR100451764B1 (ko) * | 2001-12-12 | 2004-10-08 | 주식회사 하이닉스반도체 | 전력 분배기로 사용하기 위한 반도체 장치 |
| FR2833783B1 (fr) * | 2001-12-13 | 2004-03-12 | St Microelectronics Sa | Composant d'un circuit integre, pae exemple une cellule de memorisation, protege contre les aleas logiques, et procede de realisation associe |
| US7268383B2 (en) * | 2003-02-20 | 2007-09-11 | Infineon Technologies Ag | Capacitor and method of manufacturing a capacitor |
| US7518192B2 (en) * | 2004-11-10 | 2009-04-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Asymmetrical layout structure for ESD protection |
| US8384189B2 (en) * | 2005-03-29 | 2013-02-26 | Megica Corporation | High performance system-on-chip using post passivation process |
| US7414275B2 (en) * | 2005-06-24 | 2008-08-19 | International Business Machines Corporation | Multi-level interconnections for an integrated circuit chip |
| CN1953181B (zh) * | 2005-10-21 | 2010-10-13 | 松下电器产业株式会社 | 模拟数字转换器 |
| US20070181973A1 (en) * | 2006-02-06 | 2007-08-09 | Cheng-Chou Hung | Capacitor structure |
| US7518850B2 (en) * | 2006-05-18 | 2009-04-14 | International Business Machines Corporation | High yield, high density on-chip capacitor design |
| US7667328B2 (en) * | 2007-02-28 | 2010-02-23 | International Business Machines Corporation | Integration circuits for reducing electromigration effect |
| JP2008226998A (ja) * | 2007-03-09 | 2008-09-25 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| US8138539B2 (en) | 2007-11-29 | 2012-03-20 | Infineon Technologies Ag | Semiconductor devices and methods of manufacture thereof |
| US7861204B2 (en) * | 2007-12-20 | 2010-12-28 | International Business Machines Corporation | Structures including integrated circuits for reducing electromigration effect |
| US8178908B2 (en) | 2008-05-07 | 2012-05-15 | International Business Machines Corporation | Electrical contact structure having multiple metal interconnect levels staggering one another |
| US7944732B2 (en) * | 2008-11-21 | 2011-05-17 | Xilinx, Inc. | Integrated capacitor with alternating layered segments |
| US7994609B2 (en) * | 2008-11-21 | 2011-08-09 | Xilinx, Inc. | Shielding for integrated capacitors |
| US8362589B2 (en) * | 2008-11-21 | 2013-01-29 | Xilinx, Inc. | Integrated capacitor with cabled plates |
| US7994610B1 (en) | 2008-11-21 | 2011-08-09 | Xilinx, Inc. | Integrated capacitor with tartan cross section |
| US7956438B2 (en) * | 2008-11-21 | 2011-06-07 | Xilinx, Inc. | Integrated capacitor with interlinked lateral fins |
| US8207592B2 (en) * | 2008-11-21 | 2012-06-26 | Xilinx, Inc. | Integrated capacitor with array of crosses |
| US8242579B2 (en) * | 2009-05-25 | 2012-08-14 | Infineon Technologies Ag | Capacitor structure |
| US8482048B2 (en) * | 2009-07-31 | 2013-07-09 | Alpha & Omega Semiconductor, Inc. | Metal oxide semiconductor field effect transistor integrating a capacitor |
| JP2010153905A (ja) * | 2010-03-05 | 2010-07-08 | Renesas Technology Corp | 半導体装置 |
| US8653844B2 (en) | 2011-03-07 | 2014-02-18 | Xilinx, Inc. | Calibrating device performance within an integrated circuit |
| KR101825127B1 (ko) * | 2011-07-27 | 2018-02-06 | 에스케이하이닉스 주식회사 | 안정한 전원을 공급할 수 있는 대용량 캐패시터를 포함하는 반도체 집적 회로 장치 및 그 제조방법 |
| US8941974B2 (en) | 2011-09-09 | 2015-01-27 | Xilinx, Inc. | Interdigitated capacitor having digits of varying width |
| US9153642B2 (en) * | 2013-03-05 | 2015-10-06 | Qualcomm Incorporated | Metal-oxide-metal (MOM) capacitor with enhanced capacitance |
| US20150137201A1 (en) * | 2013-11-20 | 2015-05-21 | Qualcomm Incorporated | High density linear capacitor |
| US9270247B2 (en) | 2013-11-27 | 2016-02-23 | Xilinx, Inc. | High quality factor inductive and capacitive circuit structure |
| US9401357B2 (en) * | 2014-02-28 | 2016-07-26 | Qualcomm Incorporated | Directional FinFET capacitor structures |
| US9524964B2 (en) | 2014-08-14 | 2016-12-20 | Xilinx, Inc. | Capacitor structure in an integrated circuit |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4617193A (en) * | 1983-06-16 | 1986-10-14 | Digital Equipment Corporation | Planar interconnect for integrated circuits |
| US4974039A (en) | 1989-08-14 | 1990-11-27 | Raytheon Company | Field effect transistor having an integrated capacitor |
| US5208725A (en) * | 1992-08-19 | 1993-05-04 | Akcasu Osman E | High capacitance structure in a semiconductor device |
| US5247264A (en) * | 1992-09-04 | 1993-09-21 | Broadcast Electronics, Inc. | Combining circuit for Class-E RF power amplifiers |
| JP2786104B2 (ja) * | 1994-02-28 | 1998-08-13 | 日本電気株式会社 | 半導体装置 |
| US5583359A (en) | 1995-03-03 | 1996-12-10 | Northern Telecom Limited | Capacitor structure for an integrated circuit |
| US5939766A (en) * | 1996-07-24 | 1999-08-17 | Advanced Micro Devices, Inc. | High quality capacitor for sub-micrometer integrated circuits |
| US6333255B1 (en) * | 1997-08-21 | 2001-12-25 | Matsushita Electronics Corporation | Method for making semiconductor device containing low carbon film for interconnect structures |
| US6137155A (en) * | 1997-12-31 | 2000-10-24 | Intel Corporation | Planar guard ring |
| US5955781A (en) * | 1998-01-13 | 1999-09-21 | International Business Machines Corporation | Embedded thermal conductors for semiconductor chips |
| JPH11233621A (ja) * | 1998-02-16 | 1999-08-27 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US6268779B1 (en) * | 1999-03-19 | 2001-07-31 | Telefonaktiebolaget Lm Ericsson (Publ) | Integrated oscillators and tuning circuits |
| US6025259A (en) * | 1998-07-02 | 2000-02-15 | Advanced Micro Devices, Inc. | Dual damascene process using high selectivity boundary layers |
| JP2000077620A (ja) * | 1998-08-31 | 2000-03-14 | Nec Corp | Ｄｒａｍ及びその製造方法 |
| US6246118B1 (en) * | 1999-02-18 | 2001-06-12 | Advanced Micro Devices, Inc. | Low dielectric semiconductor device with rigid, conductively lined interconnection system |
| JP2001044366A (ja) * | 1999-07-26 | 2001-02-16 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2001044281A (ja) * | 1999-07-27 | 2001-02-16 | Mitsubishi Electric Corp | 多層配線構造の半導体装置 |
-
2000
- 2000-04-04 US US09/542,711 patent/US6747307B1/en not_active Expired - Lifetime
-
2001
- 2001-03-28 CN CNB018008003A patent/CN1207787C/zh not_active Expired - Fee Related
- 2001-03-28 JP JP2001573551A patent/JP2003529936A/ja not_active Withdrawn
- 2001-03-28 EP EP01936148A patent/EP1273041A2/en not_active Ceased
- 2001-03-28 KR KR1020017015538A patent/KR100859079B1/ko not_active IP Right Cessation
- 2001-03-28 WO PCT/EP2001/003559 patent/WO2001075973A2/en active Application Filing
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102610608A (zh) * | 2011-01-19 | 2012-07-25 | 万国半导体股份有限公司 | 集成一个电容的金属氧化物半导体场效应晶体管 |
| CN102610608B (zh) * | 2011-01-19 | 2014-10-15 | 万国半导体股份有限公司 | 集成一个电容的金属氧化物半导体场效应晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1393036A (zh) | 2003-01-22 |
| KR20020025885A (ko) | 2002-04-04 |
| JP2003529936A (ja) | 2003-10-07 |
| EP1273041A2 (en) | 2003-01-08 |
| US6747307B1 (en) | 2004-06-08 |
| WO2001075973A2 (en) | 2001-10-11 |
| KR100859079B1 (ko) | 2008-09-17 |
| WO2001075973A3 (en) | 2002-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1207787C (zh) | 在用于功率放大器的深度亚微米金属氧化物半导体中的组合的晶体管－电容器结构 | |
| US8441054B2 (en) | Driver for driving a load using a charge pump circuit | |
| US6385033B1 (en) | Fingered capacitor in an integrated circuit | |
| US6822312B2 (en) | Interdigitated multilayer capacitor structure for deep sub-micron CMOS | |
| CN1194417C (zh) | 具有同心环形板阵列的用于深亚微型cmos的多层电容器结构 | |
| US8785987B2 (en) | IGFET device having an RF capability | |
| CN102217068B (zh) | 金属-绝缘体-金属电容器 | |
| JPH02246261A (ja) | コンデンサ構造とモノリシック電圧掛算器 | |
| CN101308846B (zh) | 半导体器件 | |
| US10290632B2 (en) | AC-coupled switch and metal capacitor structure for nanometer or low metal layer count processes | |
| US20190378793A1 (en) | Integration of guard ring with passive components | |
| US9159718B2 (en) | Switched capacitor structure | |
| KR100211030B1 (ko) | 다층 금속배선 기술을 이용한 모스트랜지스터 내장형 인덕터 소자 | |
| CA2550882A1 (en) | Capacitor | |
| US7301217B2 (en) | Decoupling capacitor design | |
| US9660019B2 (en) | Concentric capacitor structure | |
| US5355095A (en) | Broadband microwave integrated circuit amplifier with capacitive neutralization | |
| US7977709B2 (en) | MOS transistor and semiconductor device | |
| JP2001177056A (ja) | 半導体集積回路装置 | |
| US20190259880A1 (en) | Wide contact structure for small footprint radio frequency (rf) switch | |
| CN118486674A (zh) | Mom电容器及其形成方法 | |
| JPH09275146A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: NXP CO., LTD. Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD. Effective date: 20070907 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20070907 Address after: Holland Ian Deho Finn Patentee after: Koninkl Philips Electronics NV Address before: Holland Ian Deho Finn Patentee before: Koninklike Philips Electronics N. V. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050622 Termination date: 20190328 |