CN102610608A - 集成一个电容的金属氧化物半导体场效应晶体管 - Google Patents
集成一个电容的金属氧化物半导体场效应晶体管 Download PDFInfo
- Publication number
- CN102610608A CN102610608A CN2011100284071A CN201110028407A CN102610608A CN 102610608 A CN102610608 A CN 102610608A CN 2011100284071 A CN2011100284071 A CN 2011100284071A CN 201110028407 A CN201110028407 A CN 201110028407A CN 102610608 A CN102610608 A CN 102610608A
- Authority
- CN
- China
- Prior art keywords
- capacitor plate
- another
- metal
- layer
- extended structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 456
- 230000005669 field effect Effects 0.000 title claims abstract description 122
- 239000004065 semiconductor Substances 0.000 title abstract description 16
- 229910044991 metal oxide Inorganic materials 0.000 title abstract description 11
- 150000004706 metal oxides Chemical class 0.000 title abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 137
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 134
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 134
- 239000010703 silicon Substances 0.000 claims abstract description 134
- 239000002184 metal Substances 0.000 claims description 779
- 229910052751 metal Inorganic materials 0.000 claims description 779
- 239000010410 layer Substances 0.000 claims description 733
- 238000005530 etching Methods 0.000 claims description 87
- 238000000151 deposition Methods 0.000 claims description 69
- 230000008021 deposition Effects 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 30
- 238000009413 insulation Methods 0.000 claims description 21
- 239000011229 interlayer Substances 0.000 claims description 10
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 230000008901 benefit Effects 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 239000000956 alloy Substances 0.000 abstract 1
- 229910045601 alloy Inorganic materials 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 40
- 239000002245 particle Substances 0.000 description 27
- 238000002955 isolation Methods 0.000 description 17
- 230000015572 biosynthetic process Effects 0.000 description 16
- 238000002360 preparation method Methods 0.000 description 16
- 238000011049 filling Methods 0.000 description 13
- 238000005520 cutting process Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 7
- 238000004806 packaging method and process Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 241000218202 Coptis Species 0.000 description 3
- 235000002991 Coptis groenlandica Nutrition 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000010349 pulsation Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000002353 field-effect transistor method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种金属氧化物半导体场效应晶体管，更确切的说，本发明涉及一种集成有一个电容的金属氧化物半导体场效应晶体管及其制备方法。本发明的电容直接集成于金属氧化物半导体场效应晶体管上，取代了以键合金线来连接金属氧化物半导体场效应晶体管和外置电容的方式，极大的消除了连线离散电感。由于电容极板和电介质层的存在，相当于增加了硅片衬底的厚度和机械强度，依据该优点，可以减薄硅片衬底取得较低的金属氧化物半导体场效应晶体管导通电阻。
Description
技术领域
本发明一般涉及一种金属氧化物半导体场效应晶体管，更为确切的说，本发明涉及一种集成有一个电容的金属氧化物半导体场效应晶体管及其制备方法。
背景技术
在功率器件中，通常于DC-DC功率切换的电源和地极(GND)之间连接一个旁路电容。工作电路电流存在脉动，例如数字电路的同步频率，易于造成电源电压的脉动，这是一种交流噪声，小容量的无极电容可以把这种噪声旁路到地；另，电子产品的工作电压正在不断降低，这就要求DC-DC变换器具有低电压、大电流输出，DC-DC变换器中，常利用一电容器作为滤波电容，为了提高稳定性，上述电容对于改善器件的性能至关重要。
一种在DC-DC转换器中集成电容的设计方案是，于一芯片封装结构中同时将一个独立的电容和一个金属氧化物半导体场效应管(MOSFET)通过环氧类树脂塑封在一起，电容并非直接和MOS场效应管集成，而是独立存在的。MOS场效应管和电容的电性连接方式，依赖于将形成有MOS场效应管的晶圆颗粒通过键合金线而连接耦合到电容，或是将电容接地(GND)。
一种在包含一低端MOSFET和一高端MOSFET的双MOSFET中集成电容的设计方案，参见图1A所示，图1A中N型的高端MOSFET1的源极S1连接N型的低端MOSFET2的漏极D2，高端MOSFET1的漏极D1和低端MOSFET2的源极S2之间连接有一电容3。
相应的，图1B的芯片结构示意图即是先前技术中图1A的电路结构图对应的低端MOSFET和高端MOSFET集成在一个芯片内并组合一个电容的芯片结构示意图。图1B中的晶圆颗粒10构成图1A中高端MOSFET1，图1B中的晶圆颗粒20构成图1A中低端MOSFET2。晶圆颗粒10的尺寸(Die Size)小于晶圆颗粒20的尺寸，晶圆颗粒10堆叠在晶圆颗粒20上，晶圆颗粒10与晶圆颗粒20的封装方式为叠层芯片封装(Stack DieAssembly)，晶圆颗粒20黏合在金属的引线框架30上。其中，晶圆颗粒10的栅极键合区11通过栅极键合线11a连接到栅极引脚11b上；晶圆颗粒10的源极键合区12通过键合线12a连接到引线框架30上；位于晶圆颗粒10底部的漏极(未示出)通过导电银浆(Epoxy)黏合至漏极金属层13上，同时，漏极金属层13通过键合线13a连接到漏极引脚13b上。漏极金属层13的尺寸大于晶圆颗粒10的尺寸。其中，晶圆颗粒20的栅极键合区21通过栅极键合线21a连接到栅极引脚21b上；晶圆颗粒20的源极金属层22设置有一源极键合区22a，源极键合区22a通过键合线22b连接到源极引脚22c上；位于晶圆颗粒20底部的漏极(未示出)通过导电银浆(Epoxy)黏合至引线框架30上，继而，晶圆颗粒20的漏极与晶圆颗粒10的源极键合区12电性连接。其中，晶圆颗粒10的漏极金属层13与晶圆颗粒20的源极金属层22之间有一层电介质层(未示出)并依此而粘合连接在一起，漏极金属层13与源极金属层22的该结构虽可作为一个电容而存在，遗憾的是，其电容值不足以满足功率器件的实际需求，如果需要再增加极金属层13与源极金属层22之间的电容值，则需要在源极引脚22c(即图1A中低端MOSFET的源极S2)与漏极引脚13b(即图1A中高端MOSFET的漏极D1)之间额外连接外置电容。然，一个事实是，用于连接电容的键合金线或是其他外在的引合线，带来的负面效应是离散的电感，这对MOSFET的开关速度有着重大影响。
另一方面，晶圆颗粒来源于晶圆(Wafer)的切割，作为减小晶圆颗粒衬底电阻或是其他期望减薄晶圆的需求，芯片制造工艺中与其极其相关的晶圆背部研磨(Wafer BacksideGrinding)的工艺控制极其重要，当期盼晶圆背部减得更薄时，晶圆或是晶圆颗粒也就更容易破碎。进一步而言，薄的晶圆颗粒通过装片(Die Attach)至引线框架(Leadframe)或是PCB之类的基板(Substrate)上的工艺步骤中，容易产生晶圆颗粒碎裂(Die Crack)以致芯片功能性失效，而这不是我们希望看到的。
发明内容
鉴于此，为了突破上述局限和难题，本发明的一个方面就在于提出了一种集成一个电容的一MOS场效应晶体管，具有的电容直接集成在MOS场效应晶体管上，同时借以集成电容作为增强MOS场效应晶体管自身机械强度的一个有效方式。
本发明提供的一种集成一个电容的MOS场效应晶体管，MOS场效应晶体管集成有一个旁路电容，其中：于一硅片衬底顶面上设置有构成MOS场效应晶体管第一电极的第一电极金属层及构成MOS场效应晶体管第二电极的第二电极金属层，硅片衬底顶面上方设置有平行于硅片衬底的包含数个第一类电容极板和数个第二类电容极板的多层电容极板；在硅片衬底顶面与硅片衬底顶面上方的一块电容极板间以及在相邻的两块电容极板间填充有电介质层；第一类电容极板和第二类电容极板相互交替间隔配置，且第一类电容极板均与所述第一电极金属层电性连接用于构成所述旁路电容的一个电极，第二类电容极板彼此相互电性连接用于构成所述旁路电容的另一个电极。
上述的集成一个电容的MOS场效应晶体管，MOS场效应晶体管的漏极形成于所述硅片衬底的底面，MOS场效应晶体管的源极、栅极形成于硅片衬底顶面；第一电极为MOS场效应晶体管的源极，第一电极金属层为MOS场效应晶体管的源极金属层；第二电极为MOS场效应晶体管的栅极，第二电极金属层为MOS场效应晶体管的栅极金属层。
上述的集成一个电容的MOS场效应晶体管，其中，任意一层所述的电容极板所在的层面均在所述第二电极金属层上方设有一层迭金属层；其中，层迭金属层用于与所述第二电极金属层电性连接以将所述第二电极导出。上述的集成一个电容的MOS场效应晶体管，所述第一电极金属层设有一延伸结构，且任意二层所述的电容极板所在的层面均在所述延伸结构上方设有一层迭延伸结构；其中，层迭延伸结构用于与所述延伸结构电性连接以将所述第一电极导出。上述的集成一个电容的MOS场效应晶体管，其中，在相邻层迭金属层间的电介质层中及在靠近第二电极金属层的层迭金属层与第二电极金属层间的电介质层中设有多个通孔，并通过注入通孔中的金属将层迭金属层与第二电极电性连接。上述的集成一个电容的MOS场效应晶体管，其中，在相邻层迭延伸结构间的电介质层中及在靠近延伸结构的层迭延伸结构与延伸结构间的电介质层中设有多个通孔，并通过注入通孔中的金属将层迭延伸结构与第一电极电性连接。
上述的集成一个电容的MOS场效应晶体管，其中，第一类电容极板与第二类电容极板纵向交错配置，在相邻的第二类电容极板间的第一类电容极板所在的层面中还设置绝缘于第一类电容极板的第二类连接层，同时在第二类电容极板与第二类连接层之间的电介质层中设置通孔，并通过注入通孔中的金属将第二类电容极板相互电性连接。上述的集成一个电容的MOS场效应晶体管，其中，第一类电容极板与第二类电容极板纵向交错配置，在相邻的第一类电容极板间及第一类电容极板与第一电极金属层间的第二类电容极板所在的层面中还设置绝缘于第二类电容极板的第一类连接层；在第一类电容极板与第一类连接层之间及第一电极金属层与靠近第一电极金属层的第一类连接层之间的电介质层中设置通孔，并通过注入通孔中的金属将第一类电容极板相互电性连接，同时将第一类电容极板与第一电极金属层电性连接。
上述的集成一个电容的MOS场效应晶体管，第一类电容极板与第二类电容极板纵向交错配置，在相邻的第一类电容极板间的第二类电容极板所在的层面中设置绝缘于第二类电容极板的第一类连接层；在第一类电容极板与第一类连接层之间及第一电极金属层与靠近第一电极金属层的第一类电容极板之间的电介质层中设置通孔，并通过注入通孔中的金属将第一类电容极板相互电性连接，同时将第一类电容极板与第一电极金属层电性连接。
上述的集成一个电容的MOS场效应晶体管，其中，任意一层所述的第一类电容极板均与该层第一类电容极板所在层面的层迭延伸结构连接。上述的集成一个电容的MOS场效应晶体管，其中，任意一层所述的第二类电容极板均与该层第二类电容极板所在层面的层迭延伸结构分割绝缘。上述的集成一个电容的MOS场效应晶体管，其中，所述第一电极金属层设有一延伸结构，所述的第一类连接层设置在所述延伸结构上方。
本发明提供的一种在MOS场效应晶体管上集成一个电容的方法，包括以下步骤：于一MOS场效应晶体管所在的硅片衬底顶面上多次沉积电介质层和多次沉积金属层，以形成硅片衬底顶面上电介质层与金属层交替的多层电介质层与多层金属层；其中，沉积电介质层后对电介质层进行蚀刻，用于形成电介质层中的多个通孔；沉积金属层后对金属层进行蚀刻分割，用于将金属层分割成不同的金属区域，一部分金属区域形成电容极板，且沉积金属层的同时还利用金属填充电介质层中所包含的通孔；任意一层金属层蚀刻分割后均形成该金属层所在层面的层迭延伸结构和层迭金属层；其中，硅片衬底顶面包含构成MOS场效应晶体管第一电极的第一电极金属层及第一电极金属层的一延伸结构、构成MOS场效应晶体管第二电极的第二电极金属层；其中，所述层迭延伸结构位于所述延伸结构上方，所述层迭金属层位于所述第二电极金属层上方；所述多层金属层蚀刻分割后形成位于不同层面的包含数个第一类电容极板和数个第二类电容极板的多层电容极板；第一类电容极板和第二类电容极板相互交替间隔配置。
上述的方法，其中，多层金属层蚀刻分割后在相邻的第二类电容极板间的第一类电容极板所在的层面中形成有绝缘于第一类电容极板的第二类连接层；蚀刻电介质层在第二类电容极板与第二类连接层之间的电介质层中蚀刻出多个通孔，并通过注入第二类电容极板与第二类连接层之间的电介质层中通孔中的金属将第二类电容极板相互电性连接。
上述的方法，其中，多层金属层蚀刻分割后在相邻的第一类电容极板间及第一类电容极板与第一电极金属层间的第二类电容极板所在的层面中形成有绝缘于第二类电容极板的第一类连接层；蚀刻电介质层在第一类电容极板与第一类连接层之间及第一电极金属层与靠近第一电极金属层的第一类连接层之间的电介质层中蚀刻出多个通孔，并通过注入第一类电容极板与第一类连接层之间电介质层中的通孔中的金属将第一类电容极板相互电性连接，通过注入靠近第一电极金属层的第一类连接层与第一电极金属层间之间电介质层中的通孔中的金属将第一类连接层与第一电极金属层电性连接。
上述的方法，多层金属层蚀刻分割后在相邻的第一类电容极板间的第二类电容极板所在的层面中形成有绝缘于第二类电容极板的第一类连接层；蚀刻电介质层在第一类电容极板与第一类连接层之间及第一电极金属层与靠近第一电极金属层的第一类电容极板之间的电介质层中形成有多个通孔，并通过注入第一类电容极板与第一类连接层之间及第一电极金属层与靠近第一电极金属层的第一类电容极板之间的电介质层中的通孔中的金属将第一类电容极板相互电性连接，同时将第一类电容极板与第一电极金属层电性连接。
上述的方法，其中，蚀刻电介质层在相邻的层迭延伸结构之间及靠近延伸结构的层迭延伸结构与延伸结构之间的电介质层中蚀刻出多个通孔，通过注入相邻的层迭延伸结构之间及靠近延伸结构的层迭延伸结构与延伸结构之间的电介质层中的通孔中的金属将相邻的层迭延伸结构电性连接，同时将层迭延伸结构与延伸结构电性连接。
上述的方法，蚀刻电介质层在相邻的层迭金属层之间及靠近第二电极金属层的层迭金属层与第二电极金属层之间的电介质层中蚀刻出多个通孔，通过注入相邻的层迭金属层之间及靠近第二电极金属层的层迭金属层与第二电极金属层之间的电介质层中的通孔中的金属将相邻的层迭金属层电性连接，同时将层迭金属层与第二电极金属层电性连接。上述的方法，其中，任意一层所述的第一类电容极板均与该层第一类电容极板所在层面的层迭延伸结构连接。上述的方法，任意一层所述的第二类电容极板均与该层第二类电容极板所在层面的层迭延伸结构分割绝缘。
本领域的技术人员阅读以下较佳实施例的详细说明，并参照附图之后，本发明的这些和其他方面的优势无疑将显而易见。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1A是一低端MOSFET和一高端MOSFET连接一个电容的电路结构示意图。
图1B是先前技术中对应于图1A中电路图的低端MOSFET和高端MOSFET集成在一个芯片内组合一个电容的芯片俯视结构示意图。
图2A是本发明的实施例一的立体结构示意图。
图2B是本发明的实施例一立体结构示意图中相对应的硅片衬底顶面的栅极金属层、源极金属层及源极金属层的延伸结构的平面示意图。
图2C-2F是本发明的实施例一立体结构示意图中相对应的自下而上的每一层电容极板所在的层面的平面示意图。
图3A是本发明的实施例二的立体结构示意图。
图3B是本发明的实施例二立体结构示意图中相对应的硅片衬底顶面的栅极金属层、源极金属层及源极金属层的延伸结构的平面示意图。
图3C-3F是本发明的实施例二立体结构示意图中相对应的自下而上的每一层电容极板所在的层面的平面示意图。
图4A是本发明的实施例三的立体结构示意图。
图4B是本发明的实施例三立体结构示意图中相对应的硅片衬底顶面的栅极金属层、源极金属层及源极金属层的延伸结构的平面示意图。
图4C-4E是本发明的实施例三立体结构示意图中相对应的自下而上的每一层电容极板所在的层面的平面示意图。
图5A-1是本发明的实施例四的前侧立体结构示意图。
图5A-2是本发明的实施例四的后侧立体结构示意图。
图5B是本发明的实施例四立体结构示意图中相对应的硅片衬底顶面的栅极金属层、源极金属层及源极金属层的延伸结构的平面示意图。
图5C-5E是本发明的实施例四立体结构示意图中相对应的自下而上的每一层电容极板所在的层面的平面示意图。
图6A-1是本发明的实施例五的前侧立体结构示意图。
图6A-2是本发明的实施例五的后侧立体结构示意图。
图6B是本发明的实施例五立体结构示意图中相对应的硅片衬底顶面的栅极金属层、源极金属层及源极金属层的延伸结构的平面示意图。
图6C-6E是本发明的实施例五立体结构示意图中相对应的自下而上的每一层电容极板所在的层面的平面示意图。
图7A-1是本发明的实施例六的前侧立体结构示意图。
图7A-2是本发明的实施例六的后侧立体结构示意图。
图7B是本发明的实施例六立体结构示意图中相对应的硅片衬底顶面的栅极金属层、源极金属层及源极金属层的延伸结构的平面示意图。
图7C-7E是本发明的实施例六立体结构示意图中相对应的自下而上的每一层电容极板所在的层面的平面示意图。
图8A-8L是实现本发明的实施例一、三的制备方法。
图9是实现本发明的实施例二的制备方法。
图10是实现本发明的实施例四的制备方法。
图11是实现本发明的实施例五的制备方法。
图12是实现本发明的实施例六的制备方法。
具体实施方式
根据本发明的权利要求和发明内容所公开的内容，本发明的技术方案具体如下所述：
实施例一：
参见图2A(立体结构示意图)、2B-2F(立体结构示意图中相对应的自下而上的每一层电容极板所在的层面的平面示意图)所示，于一硅片衬底110顶面上设置有构成低端(LowSide)的MOS场效应晶体管100栅极电极(记作第二电极)的栅极金属层120(记作第二电极金属层)，及构成MOS场效应晶体管100源极电极(记作第一电极)的源极金属层130(记作第一电极金属层)，源极金属层130包含一延伸结构135。MOS场效应晶体管100的漏极(未示出)形成于硅片衬底110的底面，MOS场效应晶体管100的源极(未示出)、栅极(未示出)形成于硅片衬底110顶面。其中，硅片衬底110顶面上方设置有平行于硅片衬底110的包含数个第一类电容极板140和数个第二类电容极板150的多层电容极板。
参见图2A、2B-2F所示，在硅片衬底110顶面与硅片衬底110顶面上方的一块电容极板(该实施例中为第二类电容极板150)间填充有电介质层(未示出)，第一类电容极板140和第二类电容极板150间填充有电介质层(未示出)；第一类电容极板140和第二类电容极板150相互交替间隔配置，且第一类电容极板140均与源极金属层130电性连接用于构成旁路电容的一个电极，第二类电容极板150彼此相互电性连接用于构成旁路电容的另一个电极。第一类电容极板140与第二类电容极板150纵向交错配置，用于在相邻的第二类电容极板150间的第一类电容极板140所在的层面中设置绝缘于第一类电容极板140的第二类连接层150a，同时在第二类电容极板150与第二类连接层150a之间的电介质层中设置通孔(未示出)，并通过注入通孔中的金属150b将第二类电容极板150相互电性连接。第一类电容极板140与第二类电容极板150纵向交错配置，用于在相邻的第一类电容极板140间及第一类电容极板140与源极金属层130间的第二类电容极板150所在的层面中设置绝缘于第二类电容极板150的第一类连接层140a。在第一类电容极板140与第一类连接层140a之间及源极金属层130与靠近源极金属层130的第一类连接层140之间的电介质层中设置通孔(未示出)，并通过注入通孔中的金属140b将第一类电容极板140相互电性连接，同时将第一类电容极板140与源极金属层130电性连接。
任意一层的电容极板所在的层面均在栅极金属层120上方设有一层迭栅极金属层120a；其中，层迭栅极金属层120a用于与栅极金属层120电性连接以将栅极导出。在相邻层迭栅极金属层120a间的电介质层中及在靠近栅极金属层120的层迭栅极金属层120a与栅极金属层120间的电介质层中设有多个通孔(未示出)，并通过注入通孔中的金属120b将层迭栅极金属层120a与栅极金属层120电性连接，即是将层迭栅极金属层120a与栅极电性连接。图2B-2F中，类似上述栅极金属层120与层迭栅极金属层120a的连接方式，任意一层的电容极板所在的层面均在延伸结构135上方设有一层迭延伸结构135a；其中，层迭延伸结构135a用于与延伸结构135电性连接以将源极导出。在相邻层迭延伸结构135a间的电介质层中及在靠近延伸结构135的层迭延伸结构135a与延伸结构135间的电介质层中设有多个通孔(未示出)，并通过注入通孔中的金属(未示出)将层迭延伸结构135a与延伸结构135电性连接，即是将将层迭延伸结构135a与源极电性连接。
图2B-2F中，栅极金属层120和源极金属层130相互分割隔离，栅极金属层120和源极金属层130之间的分割区填充有电介质；任意一层电容极板所在的层面均包含用于绝缘隔离该层面中彼此互不电性连接的器件结构(如电容极板、层迭延伸结构、层迭栅极金属层)的绝缘分割区且绝缘分割区均填充有电介质。第一类电容极板140与第二类电容极板150不限制于图2A-2F中描述的数量，与之相应的层迭栅极金属层120a、层迭延伸结构135a亦不限制于图2A-2F中描述的数量。另外，本实施例中构成MOS场效应晶体管100栅极电极的栅极金属层120及构成源极电极的源极金属层130设置于硅片衬底110的顶面，漏极设置于硅片衬底110的底面，该MOS场效应晶体管100为底漏顶源式的垂直器件。本实施例集成电容的结构也可应用于其他类别的MOS场效应晶体管的实施例中，在另一集成电容的底源顶漏式的MOSFET垂直器件中，底源顶漏式的MOSFET的栅极电极及漏极电极设置于硅片衬底顶面，源极设置于硅片衬底的底面；换言之，在本实施例图2A示出的MOSFET100中，其构成第二电极的栅极金属层120在另一实施方式中转换成另一底源顶漏式的MOSFET的栅极电极，其构成第一电极的源极金属层130在另一实施方式中转换成另一底源顶漏式的MOSFET的漏极电极，其形成于硅片衬底110的底面的漏极(未示出)在另一实施方式中转换成另一底源顶漏式的MOSFET的源极。
实施例二：
参见图3A(立体结构示意图)、3B-3F(立体结构示意图中相对应的自下而上的每一层电容极板所在的层面的平面示意图)所示，于一硅片衬底210顶面上设置有构成低端(LowSide)的MOS场效应晶体管200栅极电极(记作第二电极)的栅极金属层220(记作第二电极金属层)，及构成MOS场效应晶体管200源极电极(记作第一电极)的源极金属层230(记作第一电极金属层)，源极金属层230包含一延伸结构235。MOS场效应晶体管200的漏极(未示出)形成于210硅片衬底的底面，MOS场效应晶体管200的源极(未示出)、栅极(未示出)形成于硅片衬底210顶面。其中，硅片衬底210顶面上方设置有平行于硅片衬底210的包含数个第一类电容极板240和数个第二类电容极板250的多层电容极板。
参见图3A、3B-3F所示，在硅片衬底210顶面与硅片衬底210顶面上方的一块电容极板(该实施例中为第一类电容极板240)间填充有电介质层(未示出)，第一类电容极板240和第二类电容极板250间填充有电介质层(未示出)；第一类电容极板240和第二类电容极板250相互交替间隔配置，且第一类电容极板240均与源极金属层230电性连接用于构成旁路电容的一个电极，第二类电容极板250彼此相互电性连接用于构成旁路电容的另一个电极。第一类电容极板240与第二类电容极板250纵向交错配置，用于在相邻的第二类电容极板250间的第一类电容极板240所在的层面中设置绝缘于第一类电容极板240的第二类连接层250a，同时在第二类电容极板250与第二类连接层250a之间的电介质层中设置通孔(未示出)，并通过注入通孔中的金属250b将第二类电容极板250相互电性连接。第一类电容极板240与第二类电容极板250纵向交错配置，用于在相邻的第一类电容极板240间的第二类电容极板250所在的层面中设置绝缘于第二类电容极板250的第一类连接层240a。在第一类电容极板240与第一类连接层240a之间及源极金属层230与靠近源极金属层230的第一类电容极板240之间的电介质层中设置通孔(未示出)，并通过注入通孔中的金属240b将第一类电容极板240相互电性连接，同时将第一类电容极板240与源极金属层230电性连接。
图3A、3B-3F中，任意一层的电容极板所在的层面均在栅极金属层220上方设有一层迭栅极金属层220a；其中，层迭栅极金属层220a用于与栅极金属层220电性连接以将栅极导出。在相邻层迭栅极金属层220a间的电介质层中及在靠近栅极金属层220的层迭栅极金属层220a与栅极金属层220间的电介质层中设有多个通孔(未示出)，并通过注入通孔中的金属220b将层迭栅极金属层220a与栅极金属层220电性连接，即是将层迭栅极金属层220a与栅极电性连接。图3A、3B-3F中，类似上述栅极金属层220与层迭栅极金属层220a的连接方式，任意一层的电容极板所在的层面均在延伸结构235上方设有一层迭延伸结构235a；其中，层迭延伸结构235a用于与延伸结构235电性连接以将源极导出。在相邻层迭延伸结构235a间的电介质层中及在靠近延伸结构235的层迭延伸结构235a与延伸结构235间的电介质层中设有多个通孔(未示出)，并通过注入通孔中的金属(未示出)将层迭延伸结构235a与延伸结构235电性连接，即是将将层迭延伸结构235a与源极电性连接。
图3B-3F中，栅极金属层220和源极金属层230相互分割隔离，栅极金属层220和源极金属层230之间的分割区填充有电介质；任意一层电容极板所在的层面均包含用于绝缘隔离该层面中彼此互不电性连接的器件结构(如电容极板、层迭延伸结构、层迭栅极金属层)的绝缘分割区(例如栅极金属层220、层迭延伸结构235a、第二类连接层250a、第一类电容极板240之间的分割区)且绝缘分割区均填充有电介质。第一类电容极板240与第二类电容极板250不限制于图3A、3B-3F中描述的数量，与之相应的层迭栅极金属层220a、层迭延伸结构235a亦不限制于图3A、3B-3F中描述的数量。另外，本实施例中构成MOS场效应晶体管200栅极电极的栅极金属层220及构成源极电极的源极金属层230设置于硅片衬底210的顶面，漏极设置于硅片衬底210的底面，该MOS场效应晶体管200为底漏顶源式的垂直器件。本实施例集成电容的结构也可应用于其他类别的MOS场效应晶体管的实施例中，在另一集成电容的底源顶漏式的MOSFET垂直器件中，底源顶漏式的MOSFET的栅极电极及漏极电极设置于硅片衬底顶面，源极设置于硅片衬底的底面；换言之，在本实施例图3A示出的MOSFET200中，其构成第二电极的栅极金属层220在另一实施方式中转换成另一底源顶漏式的MOSFET的栅极电极，其构成第一电极的源极金属层230在另一实施方式中转换成另一底源顶漏式的MOSFET的漏极电极，其形成于硅片衬底210的底面的漏极(未示出)在另一实施方式中转换成另一底源顶漏式的MOSFET的源极。
实施例三：
事实上，随着应用于电容的电介质的介电常数的不断提升，上述实施例略显臃杂，一般电容不需要上述实施例一或二的那么多层电容极板，作为上述实施例的进一步改进，下述内容将提供更为简洁的实施方式。
参见图4A(立体结构示意图)、4B-4E(立体结构示意图中相对应的自下而上的每一层电容极板所在的层面的平面示意图)所示，MOS场效应晶体管300集成有一个旁路电容，其中：于一硅片衬底310顶面上设置有构成低端(Low Side)的MOS场效应晶体管300栅极电极(记作第二电极)的栅极金属层320(记作第二电极金属层)，及构成MOS场效应晶体管300源极电极(记作第一电极)的源极金属层330(记作第一电极金属层)，源极金属层330包含一延伸结构335。硅片衬底310顶面上方设置有平行于硅片衬底310的包含一个第一类电容极板340和二个第二类电容极板350的多层电容极板。在硅片衬底310顶面与硅片衬底310顶面上方的一块电容极板(图4A视为第二类电容极板350)间以及在相邻的两块电容极板(图4A视为第一类电容极板340和第二类电容极板350)间填充有电介质层。第一类电容极板340和第二类电容极板350相互交替间隔配置，且第一类电容极板340与源极金属层330电性连接用于构成旁路电容的一个电极，第二类电容极板350彼此相互电性连接用于构成旁路电容的另一个电极。MOS场效应晶体管300的漏极(未示出)形成于硅片衬底310的底面，MOS场效应晶体管300的源极(未示出)、栅极(未示出)形成于硅片衬底310顶面。
参见图4A、4B-4E所示，在硅片衬底310顶面与硅片衬底310顶面上方的一块电容极板(该实施例中为第二类电容极板350)间填充有电介质层(未示出)，第一类电容极板340和第二类电容极板350间填充有电介质层(未示出)；第一类电容极板340和第二类电容极板350相互交替间隔配置，且第一类电容极板340与源极金属层330电性连接用于构成旁路电容的一个电极，第二类电容极板350彼此相互电性连接用于构成旁路电容的另一个电极。第一类电容极板340与第二类电容极板350纵向交错配置，用于在相邻的第二类电容极板350间的第一类电容极板340所在的层面中设置绝缘于第一类电容极板340的第二类连接层350a，同时在第二类电容极板350与第二类连接层350a之间的电介质层中设置通孔(未示出)，并通过注入通孔中的金属350b将第二类电容极板350相互电性连接。第一类电容极板340与第二类电容极板350纵向交错配置，用于在第一类电容极板340与源极金属层330间的第二类电容极板350所在的层面中设置绝缘于第二类电容极板350的第一类连接层340a。在第一类电容极板340与第一类连接层340a之间及源极金属层330与靠近源极金属层330的第一类连接层340之间的电介质层中设置通孔(未示出)，并通过注入通孔中的金属340b将第一类电容极板340与源极金属层330电性连接。图4A、4B-4E中，任意一层的电容极板所在的层面均在栅极金属层320上方设有一层迭栅极金属层320a；其中，层迭栅极金属层320a用于与栅极金属层320电性连接以将栅极导出。在相邻层迭栅极金属层320a间的电介质层中及在靠近栅极金属层320的层迭栅极金属层320a与栅极金属层320间的电介质层中设有多个通孔(未示出)，并通过注入通孔中的金属320b将层迭栅极金属层320a与栅极金属层320电性连接，即是将层迭栅极金属层320a与栅极电性连接。
图4A、4B-4E中，类似上述栅极金属层320与层迭栅极金属层320a的连接方式，任意一层的电容极板所在的层面均在延伸结构335上方设有一层迭延伸结构335a；其中，层迭延伸结构335a用于与延伸结构335电性连接以将源极导出。在相邻层迭延伸结构335a间的电介质层中及在靠近延伸结构335的层迭延伸结构335a与延伸结构335间的电介质层中设有多个通孔(未示出)，并通过注入通孔中的金属(未示出)将层迭延伸结构335a相互电性连接，层迭延伸结构335a同时与延伸结构335电性连接，即是将将层迭延伸结构335a与源极电性连接。
图4B-4E中，栅极金属层320和源极金属层330相互分割隔离，栅极金属层320和源极金属层330之间的分割区填充有电介质；任意一层电容极板所在的层面均包含用于绝缘隔离该层面中彼此互不电性连接的器件结构(如电容极板、层迭延伸结构、层迭栅极金属层)的绝缘分割区且绝缘分割区均填充有电介质。另外，本实施例中构成MOS场效应晶体管300栅极电极的栅极金属层320及构成源极电极的源极金属层330设置于硅片衬底310的顶面，漏极设置于硅片衬底310的底面，该MOS场效应晶体管300为底漏顶源式的垂直器件。本实施例集成电容的结构也可应用于其他类别的MOS场效应晶体管的实施例中，在另一集成电容的底源顶漏式的MOSFET垂直器件中，底源顶漏式的MOSFET的栅极电极及漏极电极设置于硅片衬底顶面，源极设置于硅片衬底的底面；换言之，在本实施例图4A示出的MOSFET300中，其构成第二电极的栅极金属层320在另一实施方式中转换成另一底源顶漏式的MOSFET的栅极电极，其构成第一电极的源极金属层330在另一实施方式中转换成另一底源顶漏式的MOSFET的漏极电极，其形成于硅片衬底310的底面的漏极(未示出)在另一实施方式中转换成另一底源顶漏式的MOSFET的源极。
实施例四：
上述实施例基于将第一类电容极板通过第一类连接层彼此连接，或是通过第一类连接层将第一类电容极板连接到源极金属层上。作为进一步简化，另披露一种下述的实施方式。
参见图5A-1、5A-2(5A-1为硅片衬底410前侧立体结构示意图、5A-2为硅片衬底410后侧立体结构示意图)所示，及图5B-5E(立体结构示意图中相对应的自下而上的每一层电容极板所在的层面的平面示意图)所示，于一硅片衬底410顶面上设置有构成低端MOS场效应晶体管400栅极电极(记作第二电极)的栅极金属层420(记作第二电极金属层)，及构成MOS场效应晶体管400源极电极(记作第一电极)的源极金属层430(记作第二电极金属层)，源极金属层430包含一延伸结构435。硅片衬底410顶面上方设置有平行于硅片410衬底的包含数个第一类电容极板440(作为简洁化的措施，该实施例第一类电容极板包含一个第一类电容极板440)和数个第二类电容极板450的多层电容极板。在硅片衬底410顶面与硅片衬底410顶面上方的一块电容极板(第二类电容极板450)间以及在相邻的两块电容极板(第一类电容极板440与第二类电容极板450)间填充有电介质层(未示出)。第一类电容极板440和第二类电容极板450相互交替间隔配置，且第一类电容极板440均与源极金属层430电性连接用于构成旁路电容的一个电极，第二类电容极板450彼此相互电性连接用于构成旁路电容的另一个电极。MOS场效应晶体管400的漏极(未示出)形成于硅片衬底410的底面，MOS场效应晶体管的源极(未示出)、栅极(未示出)形成于硅片衬底410顶面。
参见图5A-1，任意一层电容极板所在的层面均在栅极金属层420上方设有一层迭栅极金属层420a；层迭栅极金属层420a用于与栅极金属层420电性连接以将栅极导出。在相邻层迭栅极金属层420a间的电介质层中及在靠近栅极金属层420的层迭栅极金属层420a与栅极金属层420间的电介质层中设有多个通孔(未示出)，并通过注入通孔中的金属420b将层迭栅极金属层420a与与栅极金属层420电性连接，即与栅极电性连接。参见图5A-2，源极金属层430设有一延伸结构435，且任意一层的电容极板所在的层面均在延伸结构435上方设有一层迭延伸结构435a；层迭延伸结构435a用于与延伸结构435电性连接以将所述源极导出。在相邻层迭延伸结构435a间的电介质层中及在靠近延伸结构435的层迭延伸结构435a与延伸结构435间的电介质层中设有多个通孔(未示出)，并通过注入通孔中的金属435b将层迭延伸结构435a与源极电性连接。
参见图5A-1、5A-2，第一类电容极板440与第二类电容极板450纵向交错配置，用于在相邻的第二类电容极板450间的第一类电容极板440所在的层面中设置绝缘于第一类电容极板440的第二类连接层450a，同时在第二类电容极板450与第二类连接层450a之间的电介质层中设置通孔(未示出)，并通过注入通孔中的金属450b将第二类电容极板450相互电性连接。参见图5A-2，任意一层第一类电容极板440均与该层第一类电容极板440所在层面的层迭延伸结构435a连接。以致，第一类电容极板440通过与层迭延伸结构435a电性连接，又由于层迭延伸结构435a与源极金属层430电性连接，使得第一类电容极板440均与源极金属层430电性连接。
图5B-5E中，栅极金属层420和源极金属层430相互分割隔离，栅极金属层420和源极金属层430之间的分割区填充有电介质；任意一层电容极板所在的层面均包含用于绝缘隔离该层面中彼此互不电性连接的器件结构(如电容极板、层迭延伸结构、层迭栅极金属层)的绝缘分割区且绝缘分割区均填充有电介质。另外，本实施例中构成MOS场效应晶体管400栅极电极的栅极金属层420及构成源极电极的源极金属层430设置于硅片衬底410的顶面，漏极设置于硅片衬底410的底面，该MOS场效应晶体管400为底漏顶源式的垂直器件。本实施例集成电容的结构也可应用于其他类别的MOS场效应晶体管的实施例中，在另一集成电容的底源顶漏式的MOSFET垂直器件中，底源顶漏式的MOSFET的栅极电极及漏极电极设置于硅片衬底顶面，源极设置于硅片衬底的底面；换言之，在本实施例图5A-1及图5A-2示出的MOSFET400中，其构成第二电极的栅极金属层420在另一实施方式中转换成另一底源顶漏式的MOSFET的栅极电极，其构成第一电极的源极金属层430在另一实施方式中转换成另一底源顶漏式的MOSFET的漏极电极，其形成于硅片衬底410的底面的漏极(未示出)在另一实施方式中转换成另一底源顶漏式的MOSFET的源极。
实施例五：
上述实施例均以单芯片的低端MOSFET集成一个电容，在包含一低端MOSFET和一高端MOSFET的双MOSFET中集成电容的具体设计方案如下所述。包含一低端MOSFET和一高端MOSFET的双MOSFET的设计和制备可参考美国专利申请US2008/0067584A1。
参见图6A-1(硅片衬底510前侧立体结构示意图)、图6B-6E(立体结构示意图中相对应的自下而上的每一层电容极板所在的层面的平面示意图)所示，双MOS场效应晶体管500集成有一个旁路电容，其中：于一硅片衬底510顶面上设置有构成第一晶体管栅极电极的第一栅极金属层521及构成第一晶体管漏极电极的漏极金属层531，和构成第二晶体管栅极电极的第二栅极金属层522及构成第二晶体管源极电极的源极金属层532。第一晶体管为一高端MOS场效应晶体管，第二晶体管为一低端MOS场效应晶体管。
硅片衬底510顶面上方设置有平行于硅片衬底510的包含数个第一类电容极板(如本实施例中的一个第一类电容极板540)和数个第二类电容极板550的多层电容极板，且在硅片衬底510顶面与硅片衬底510顶面上方的一块电容极板(如本实施例中的第二类电容极板550)间以及在相邻的两块电容极板(如第二类电容极板550与第一类电容极板540)间填充有电介质层(未示出)。第一类电容极板540和第二类电容极板550相互交替间隔配置，且第一类电容极板540均与漏极金属层531电性连接用于构成旁路电容的一个电极，第二类电容极板550均与源极金属层532电性连接用于构成旁路电容的另一个电极。第一晶体管的源极(未示出)形成于硅片衬底510的底面，第一晶体管的漏极、栅极(未示出)形成于硅片衬底510顶面；第二晶体管的漏极(未示出)形成于硅片衬底510的底面，第二晶体管的源极、栅极(未示出)形成于硅片衬底510顶面。任意一层的电容极板所在的层面均在第一栅极金属层521上方设有一第一层迭栅极金属层521a；其中，第一层迭栅极金属层521a用于与第一栅极金属层521电性连接以将第一晶体管的栅极导出。任意一层的电容极板所在的层面均在第二栅极金属层522上方设有一第二层迭栅极金属层522a；其中，第二层迭栅极金属层522a用于与第二栅极金属层522电性连接以将第二晶体管的栅极导出。
参见图6A-2(硅片衬底510后侧立体结构示意图)、图6B-6E(立体结构示意图中相对应的自下而上的每一层电容极板所在的层面的平面示意图)所示，漏极金属层531设有一第一延伸结构535，且任意一层电容极板所在的层面均在第一延伸结构535上方设有一第一层迭延伸结构535a；其中，第一层迭延伸结构535a用于与第一延伸结构535电性连接以将第一晶体管漏极导出。参见图6A-2(硅片衬底510后侧立体结构示意图)、图6B-6E(立体结构示意图中相对应的自下而上的每一层电容极板所在的层面的平面示意图)所示，源极金属层532设有一第二延伸结构536，且任意一层电容极板所在的层面均在第二延伸结构536上方设有一第二层迭延伸结构536a；其中，第二层迭延伸结构536a用于与第二延伸结构536电性连接以将第二晶体管源极导出。
参见图6A-1所示，在相邻第一层迭栅极金属层521a间的电介质层中及在靠近第一栅极金属层521的第一层迭栅极金属层521a与第一栅极金属层521间的电介质层中设有多个通孔(未示出)，并通过注入通孔中的金属521b将第一层迭栅极金属层521a彼此电性连接，同时将第一层迭栅极金属层521a与第一栅极金属层521电性连接，即是将第一层迭栅极金属层521a与第一晶体管的栅极电性连接。参见图6A-1所示，在相邻第二层迭栅极金属层522a间的电介质层中及在靠近第二栅极金属层522的第二层迭栅极金属层522a与第二栅极金属层间522的电介质层中设有多个通孔(未示出)，并通过注入通孔中的金属522b将第二层迭栅极金属层522a彼此电性连接，同时将第二层迭栅极金属层522a与第二栅极金属层522电性连接，即是将第二层迭栅极金属层522a与第二晶体管的栅极电性连接。
参见图6A-2所示，在相邻第一层迭延伸结构535a间的电介质层中及在靠近第一延伸结构535的第一层迭延伸结构535a与第一延伸结构间535的电介质层中设有多个通孔(未示出)，并通过注入通孔中的金属535b将第一层迭延伸结构535a彼此相互电性连接，并将第一层迭延伸结构535a与第一延伸结构间535电性连接，进而达到将第一层迭延伸结构535a与第一晶体管的漏极电性连接。参见图6A-2所示，在相邻第二层迭延伸结构536a间的电介质层中及在靠近第二延伸结构536的第二层迭延伸结构536a与第二延伸结构536间的电介质层中设有多个通孔(未示出)，并通过注入通孔中的金属536b将第二层迭延伸结构536a彼此相互电性连接，并将第二层迭延伸结构536a与第二延伸结构间536电性连接，进而达到将第二层迭延伸结构536a与第二晶体管的源极电性连接。
参见图6A-1、图6B-6E(立体结构示意图中相对应的自下而上的每一层电容极板所在的层面的平面示意图)所示，第一类电容极板540与第二类电容极板550纵向交错配置，用于在相邻的第二类电容极板550间的第一类电容极板540所在的层面中设置绝缘于第一类电容极板540的第二类连接层550a；在第二类电容极板550与第二类连接层550a之间及源极金属层532与靠近源极金属层532的第二类电容极板550之间的电介质层中设置通孔(未示出)，并通过注入通孔中的金属550b将第二类电容极板550与第二类连接层550a电性连接，进而第二类电容极板550相互电性连接，同时将第二类电容极板550与源极金属层532电性连接。参见图6A-1、图6B-6E(立体结构示意图中相对应的自下而上的每一层电容极板所在的层面的平面示意图)所示，第一类电容极板540与第二类电容极板550纵向交错配置，用于在相邻的第一类电容极板(第一类电容极板可以有多层，本实施例第一类电容极板包含一个第一类电容极板540)间及第一类电容极板540与漏极金属层531间的第二类电容极板550所在的层面中设置绝缘于第二类电容极板550的第一类连接层540a；在第一类电容极板540与第一类连接层540a之间及漏极金属层531与靠近漏极金属层531的第一类连接层540a之间的电介质层中设置通孔(未示出)，并通过注入通孔中的金属540b将第一类电容极板540相互电性连接(如果第一类电容极板有多层)，同时将第一类电容极板540与漏极金属层531电性连接。
图6B-6E中，第一栅极金属层521、漏极金属层531、源极金属层532、第二栅极金属层522通过分割区相互分割隔离，且分割区填充有电介质；任意一层电容极板所在的层面均包含用于绝缘隔离该层面中彼此互不电性连接的器件结构(如电容极板、第一层迭延伸结构、第二层迭延伸结构、第一层迭栅极金属层、第二层迭栅极金属层、第一类连接层、第二类连接层)的绝缘分割区且绝缘分割区均填充有电介质。
如果期望取得更大电容值，实施例五中第一类电容极板540与第二类电容极板550的层数，可以不限制于图6A-1、6A-2、6B-6E中描述的数量，与之相应的第一层迭栅极金属层521a、第二层迭栅极金属层522a、第一层迭延伸结构535a、第二层迭延伸结构536a亦不限制于图6A-1、6A-2、6B-6E中描述的数量。
实施例六：
上述实施例五基于将第一类电容极板通过第一类连接层电性连接到漏极金属层上，通过第二类连接层将第二类电容极板彼此连接或是连接到源极金属层上。作为进一步简化，在不脱离本发明精神的基础上，另披露一种下述的更为简洁的实施方式。
参见图7A-1(硅片衬底610前侧立体结构示意图)、图7A-2(硅片衬底610后侧立体结构示意图)、图7B-7E(立体结构示意图中相对应的自下而上的每一层电容极板所在的层面的平面示意图)所示，双MOS场效应晶体管600集成有一个旁路电容，其中：于一硅片衬底610顶面上设置有构成第一晶体管栅极电极的第一栅极金属层621及构成第一晶体管漏极电极的漏极金属层631，和构成第二晶体管栅极电极的第二栅极金属层622及构成第二晶体管源极电极的源极金属层632。第一晶体管为一高端MOS场效应晶体管，第二晶体管为一低端MOS场效应晶体管。硅片衬底610顶面上方设置有平行于硅片衬底610的包含数个第一类电容极板(如本实施例中的一个第一类电容极板640)和数个第二类电容极板650的多层电容极板，且在硅片衬底610顶面与硅片衬底610顶面上方的一块电容极板(如本实施例中的第二类电容极板650)间以及在相邻的两块电容极板(如第二类电容极板650与第一类电容极板640)间填充有电介质层(未示出)。第一类电容极板640和第二类电容极板650相互交替间隔配置，且第一类电容极板640均与漏极金属层631电性连接用于构成旁路电容的一个电极，第二类电容极板650均与源极金属层632电性连接用于构成旁路电容的另一个电极。第一晶体管的源极(未示出)形成于硅片衬底610的底面，第一晶体管的漏极、栅极(未示出)形成于硅片衬底610顶面；第二晶体管的漏极(未示出)形成于硅片衬底610的底面，第二晶体管的源极、栅极(未示出)形成于硅片衬底610顶面。任意一层的电容极板所在的层面均在第一栅极金属层621上方设有一第一层迭栅极金属层621a；其中，第一层迭栅极金属层621a用于与第一栅极金属层621电性连接以将第一晶体管的栅极导出。任意一层的电容极板所在的层面均在第二栅极金属层622上方设有一第二层迭栅极金属层622a；其中，第二层迭栅极金属层622a用于与第二栅极金属层622电性连接以将第二晶体管的栅极导出。
参见图7A-2(硅片衬底610后侧立体结构示意图)、图7B-7E(立体结构示意图中相对应的自下而上的每一层电容极板所在的层面的平面示意图)所示，漏极金属层631设有一第一延伸结构635，且任意一层电容极板所在的层面均在第一延伸结构635上方设有一第一层迭延伸结构635a；其中，第一层迭延伸结构635a用于与第一延伸结构635电性连接以将第一晶体管漏极导出。参见图7A-2(硅片衬底610后侧立体结构示意图)、图7B-7E(立体结构示意图中相对应的自下而上的每一层电容极板所在的层面的平面示意图)所示，源极金属层632设有一第二延伸结构636，且任意一层电容极板所在的层面均在第二延伸结构636上方设有一第二层迭延伸结构636a；其中，第二层迭延伸结构636a用于与第二延伸结构636电性连接以将第二晶体管源极导出。
参见图7A-1所示，在相邻第一层迭栅极金属层621a间的电介质层中及在靠近第一栅极金属层621的第一层迭栅极金属层621a与第一栅极金属层621间的电介质层中设有多个通孔(未示出)，并通过注入通孔中的金属621b将第一层迭栅极金属层621a彼此电性连接，同时将第一层迭栅极金属层621a与第一栅极金属层621电性连接，即是将第一层迭栅极金属层621a与第一晶体管的栅极电性连接。参见图7A-1所示，在相邻第二层迭栅极金属层622a间的电介质层中及在靠近第二栅极金属层622的第二层迭栅极金属层622a与第二栅极金属层间622的电介质层中设有多个通孔(未示出)，并通过注入通孔中的金属622b将第二层迭栅极金属层622a彼此电性连接，同时将第二层迭栅极金属层622a与第二栅极金属层622电性连接，即是将第二层迭栅极金属层622a与第二晶体管的栅极电性连接。
参见图7A-2所示，在相邻第一层迭延伸结构635a间的电介质层中及在靠近第一延伸结构635的第一层迭延伸结构635a与第一延伸结构间635的电介质层中设有多个通孔(未示出)，并通过注入通孔中的金属635b将第一层迭延伸结构635a彼此相互电性连接，并将第一层迭延伸结构635a与第一延伸结构间635电性连接，进而达到将第一层迭延伸结构635a与第一晶体管的漏极电性连接。参见图7A-2所示，在相邻第二层迭延伸结构636a间的电介质层中及在靠近第二延伸结构636的第二层迭延伸结构636a与第二延伸结构636间的电介质层中设有多个通孔(未示出)，并通过注入通孔中的金属636b将第二层迭延伸结构636a彼此相互电性连接，并将第二层迭延伸结构636a与第二延伸结构间636电性连接，进而达到将第二层迭延伸结构636a与第二晶体管的源极电性连接。
参见图7A-2、图7B-7E(立体结构示意图中相对应的自下而上的每一层电容极板所在的层面的平面示意图)所示，任意一层第一类电容极板640均与该层第一类电容极板640所在层面的第一层迭延伸结构635a连接。任意一层所述的第二类电容极板650均与该层第二类电容极板650所在层面的第二层迭延伸结构636a连接。以致，第一类电容极板640通过与第一层迭延伸结构635a电性连接，又由于第一层迭延伸结构635a与漏极金属层631电性连接，使得第一类电容极板640均与漏极金属层631电性连接；第二类电容极板650通过与第二层迭延伸结构636a电性连接，又由于第二层迭延伸结构636a与源极金属层632电性连接，使得第二类电容极板650均与源极金属层632电性连接。
图7B-7E中，第一栅极金属层621、漏极金属层631、源极金属层632、第二栅极金属层622通过分割区相互分割隔离，且分割区填充有电介质；任意一层电容极板所在的层面均包含用于绝缘隔离该层面中彼此互不电性连接的器件结构(如电容极板、第一层迭延伸结构、第二层迭延伸结构、第一层迭栅极金属层、第二层迭栅极金属层)的绝缘分割区且绝缘分割区均填充有电介质。
如果期望取得更大电容值，实施例六中第一类电容极板640与第二类电容极板650的层数，可以不限制于图7A-1、7A-2、7B-7E中描述的数量，与之相应的第一层迭栅极金属层621a、第二层迭栅极金属层622a、第一层迭延伸结构635a、第二层迭延伸结构636a亦不限制于图7A-1、7A-2、7B-7E中描述的数量。
基于上述实施例的技术方案，现提供在金属氧化物半导体场效应晶体管(MOSFET)上集成电容的制备方法。
参见图8A-8L及图4A-4E所示，就实施例三(图4A-4E)披露的技术方案的电容结构进行说明，参见图8A-8L，制备方法：于一MOS场效应晶体管所在的硅片衬底710顶面上多次沉积电介质层711、713、715和多次沉积金属层712、714、716，以形成硅片衬底710顶面上电介质层与金属层交替的多层电介质层与多层金属层。其中，沉积电介质层711、713、715后对电介质层711、713、715进行蚀刻，用于形成电介质层中的多个通孔(如711a、713a、715a及图中未示出的通孔，下述内容将提及)；其中，沉积金属层712、714、716后对金属层712、714、716进行蚀刻分割，用于将金属层712、714、716分割成不同的金属区域(如712a、712b、712c、714a、714b、714c、716a、716b及为图中未示出的金属区，下述内容将提及)，一部分金属区域形成电容极板，且沉积金属层的同时还利用金属填充电介质层中所包含的通孔(如711a、713a、715a及图中未示出的通孔，下述内容将提及)。任意一层金属层蚀刻分割后均形成该金属层所在层面的层迭延伸结构(图中未示出)和层迭栅极金属层(如712a、714a、716a)。
MOS场效应晶体管所在的硅片衬底710顶面上沉积一层电介质层711并通过蚀刻电介质层711于电介质层711中形成多个通孔711a；图8A-8L为图4A的截面图，图8A-8L中金属层712、714、716蚀刻分割后即形成图4C、4D、4E所示的金属切割图案。再于电介质层上711沉积一层金属层712并通过蚀刻分割金属层712用于将金属层712分割成不同的金属区域，且沉积金属层712的同时还利用金属填充电介质层711所包含的通孔711a。多次重复沉积电介质层和金属层，以形成硅片衬底顶面上电介质层711、713、515与金属层712、714、716交替的多层电介质层与多层金属层。具体步骤如下：
参见图8A，硅片衬底710顶面包含构成MOS场效应晶体管栅极电极的栅极金属层720、构成MOS场效应晶体管源极电极的源极金属层730及源极金属层730的一延伸结构(未示出，可参考图4B)。于硅片衬底710顶面上沉积一层电介质层711。栅极金属层720和源极金属层730相互分割隔离，沉积电介质层711用于将栅极金属层720和源极金属层730之间的分割区725填充电介质。参见图8B，通过蚀刻电介质层711于电介质层711中形成多个通孔711a。通孔711a选择性的蚀刻于位于栅极金属层720、延伸结构上方的电介质中，于电介质层711中在下述提到的第一类连接层712b下方的电介质中亦图案化的进行蚀刻行成通孔711a。参见图8C，于电介质层711上形成一层金属层712，金属层712形成的过程中，金属注入通孔711a中。参见图8D，蚀刻分割金属层712形成金属区域712a、712b、712c，其中，金属区域712a构成位于栅极金属层720上方的层迭栅极金属层，金属区域712b构成第一类连接层，金属区域712c构成第二类电容极板，蚀刻分割金属层712还形成位于延伸结构上方的层迭延伸结构(未示出)。参见图8E，于金属层712顶面上沉积一层电介质层713。沉积电介质层712同时用于将金属层712包含的分割区填充电介质。参见图8F，通过蚀刻电介质层713于电介质层713中形成多个通孔713a。通孔713a选择性的蚀刻于位于金属区域712a、金属区域712b、金属区域712c上方的电介质中，金属层712包含的层迭延伸结构上方亦形成有通孔713a。参见图8G，于电介质层713上形成一层金属层714，金属层714形成的过程中，金属注入通孔713a中。参见图8H，蚀刻分割金属层714形成金属区域714a、714b、714c，其中，金属区域714a构成位于栅极金属层720上方的层迭栅极金属层，金属区域714b构成第一类电容极板，金属区域714c构成第二类连接层，蚀刻分割金属层714还形成位于延伸结构上方的层迭延伸结构(未示出)。蚀刻分割金属层714的过程中第一类电容极板与第二类电容极板纵向交错。参见图8I，于金属层714顶面上沉积一层电介质层715。沉积电介质层715同时用于将金属层714包含的分割区填充电介质。参见图8J，通过蚀刻电介质层715于电介质层715中形成多个通孔715a。通孔715a选择性的蚀刻于位于金属区域714a、金属区域714c上方的电介质中，金属层714包含的层迭延伸结构上方亦形成有通孔713a。参见图8K，于电介质层715上形成一层金属层716，金属层716形成的过程中，金属注入通孔715a中。参见图8L，蚀刻分割金属层716形成金属区域716a、716b，其中，金属区域716a构成位于栅极金属层720上方的层迭栅极金属层，金属区域716b构成第二类电容极板，蚀刻分割金属层716还形成位于延伸结构上方的层迭延伸结构(图中未示出，需参考实施例三图4C、4D、4E所示)。图8L即图4A所示的截面图，图8L中金属层712、714、716蚀刻分割后即形成图4C、4D、4E所示的金属切割图案。
蚀刻分割金属层716的过程中第一类电容极板与第二类电容极板纵向交错，以供金属区域714c通过注入第二类电容极板与金属区域714c间的金属可以将第二类电容极板进行相互连接。
上述方法，如果进一步于金属层716上进行沉积电介质层再沉积金属层，如上述方法循环，则可形成类似实施例一1A、1B-1F所示的结构，相异处仅为金属层和电介质层的层数可以不受数量限制。上述方法，任意一层金属层(如712、714、716或更多层的金属层)蚀刻分割后均形成位于延伸结构上方的层迭延伸结构及位于栅极金属层上方的层迭栅极金属层。多层金属层(如712、714、716或更多层的金属层)蚀刻分割后形成位于不同层面的包含数个第一类电容极板和数个第二类电容极板的多层电容极板；第一类电容极板和第二类电容极板相互交替间隔配置。上述方法，多层金属层(如712、714、716或更多层的金属层)蚀刻分割后在相邻的第二类电容极板间的第一类电容极板所在的层面中形成有绝缘于第一类电容极板的第二类连接层。蚀刻电介质层(如713、715或更多层的电介质层)在第二类电容极板与第二类连接层之间的电介质层中蚀刻出多个通孔，并通过注入第二类电容极板与第二类连接层之间的电介质层中通孔中的金属将第二类电容极板相互电性连接。上述方法，多层金属层蚀刻分割后在相邻的第一类电容极板间(如果形成多层第一类电容极板)及第一类电容极板与源极金属层间的第二类电容极板所在的层面中形成有绝缘于第二类电容极板的第一类连接层。蚀刻电介质层在第一类电容极板与第一类连接层之间及源极金属层与靠近源极金属层的第一类连接层之间的电介质层中蚀刻出多个通孔，并通过注入第一类电容极板与第一类连接层之间电介质层中的通孔中的金属将第一类电容极板相互电性连接，通过注入靠近源极金属层的第一类连接层与源极金属层间之间电介质层中的通孔中的金属将第一类连接层与源极金属层电性连接。上述方法，蚀刻电介质层在相邻的层迭延伸结构之间及靠近延伸结构的层迭延伸结构与延伸结构之间的电介质层中蚀刻出多个通孔，通过注入相邻的层迭延伸结构之间及靠近延伸结构的层迭延伸结构与延伸结构之间的电介质层中的通孔中的金属将相邻的层迭延伸结构电性连接，同时将层迭延伸结构与延伸结构电性连接。上述方法，蚀刻电介质层在相邻的层迭栅极金属层之间及靠近栅极金属层的层迭栅极金属层与栅极金属层之间的电介质层中蚀刻出多个通孔，通过注入相邻的层迭栅极金属层之间及靠近栅极金属层的层迭栅极金属层与栅极金属层之间的电介质层中的通孔中的金属将相邻的层迭栅极金属层电性连接，同时将层迭栅极金属层与栅极金属层电性连接。上述方法，栅极金属层和源极金属层相互分割隔离，沉积电介质层用于将栅极金属层和源极金属层之间的分割区填充电介质；沉积电介质层用于将蚀刻分割金属层所形成的绝缘分割区填充电介质。
参见图9所示，为实施二(图3A、3B-3F)的制备方法，类同上述8A-8L的步骤，具体步骤不再赘述。制备方法：于一MOS场效应晶体管所在的硅片衬底810顶面上多次沉积电介质层811、813、815、817和多次沉积金属层812、814、816、818，以形成硅片衬底810顶面上电介质层与金属层交替的多层电介质层与多层金属层。其中，沉积电介质层811、813、815、817后对电介质层811、813、815、817进行蚀刻，用于形成电介质层中的多个通孔(811a、813a、815a、817a及图中未示出的通孔，下述内容将提及)。其中，沉积金属层(如图中的812、814、816、818)后对金属层812、814、816、818进行蚀刻分割，用于将金属层812、814、816、818分割成位于不同层面的不同的金属区域(如图中的812a、812b、814a、814b、814c、816a、816b、816c、818a、818b及图中未示出的金属区，下述内容将提及)，一部分金属区域形成电容极板，且沉积金属层的同时还利用金属填充电介质层中所包含的通孔(如811a、813a、815a、817a及图中未示出的通孔，下述内容将提及)。
参见图9，硅片衬底810顶面包含构成MOS场效应晶体管栅极电极的栅极金属层820、构成MOS场效应晶体管源极电极的源极金属层830及源极金属层830的一延伸结构(图中未示出，需参考实施例二图3B)。MOS场效应晶体管所在的硅片衬底810顶面上沉积一层电介质层811并通过蚀刻电介质层811于电介质层811中形成多个通孔811a；图9为图3A的截面图。再于电介质层811上沉积一层金属层812并通过蚀刻分割金属层812用于将金属层812分割成不同的金属区域，且沉积金属层812的同时还利用金属填充电介质层811所包含的通孔811a。多次重复沉积电介质层和金属层，以形成硅片衬底810顶面上电介质层811、813、815、817与金属层812、814、816、818交替的多层电介质层与多层金属层。如果进一步于金属层818上进行沉积电介质层再沉积金属层，如此循环，则可形成金属层和电介质层的层数不受数量限制的结构。图9即图3A所示的截面图，图9中金属层812、814、816、818蚀刻分割后即形成图3C、3D、3E、3F所示的金属切割图案。硅片衬底810顶面包含构成MOS场效应晶体管栅极电极的栅极金属层820、构成MOS场效应晶体管源极电极的源极金属层830及源极金属层的一延伸结构(未示出，需参考实施例二图3B所示)。
任意一层金属层蚀刻分割后均形成位于延伸结构上方的层迭延伸结构(未示出，需参考实施例二图3C-3F所示)及位于栅极金属层820上方的层迭栅极金属层812a、814a、816a、818a。多层金属层蚀刻分割后形成位于不同层面的包含数个第一类电容极板812b、816c和数个第二类电容极板814b、818b的多层电容极板；第一类电容极板812b、816c和第二类电容极板814b、818b相互交替间隔配置。多层金属层蚀刻分割后在相邻的第二类电容极板814b、818b间的第一类电容极板816所在的层面中形成有绝缘于第一类电容极板816c的第二类连接层816b。蚀刻电介质层在第二类电容极板814b、818b与第二类连接层816b之间的电介质层中蚀刻出多个通孔815a、817a，并通过注入第二类电容极板814b、818b与第二类连接层816b之间的电介质层中通孔815a、817a中的金属将第二类电容极板814b、818b相互电性连接。多层金属层蚀刻分割后在相邻的第一类电容极板间812b、816c的第二类电容极板814b所在的层面中形成有绝缘于第二类电容极板814b的第一类连接层814c。蚀刻电介质层在第一类电容极板812b、816c与第一类连接层814c之间及源极金属层830与靠近源极金属层830的第一类电容极板812b之间的电介质层中形成有多个通孔815a、813a、811a，并通过注入第一类电容极板812b、816c与第一类连接层814c之间及源极金属层830与靠近源极金属层830的第一类电容极板812b之间的电介质层中的通孔815a、813a、811a中的金属将第一类电容极板812b、816c相互电性连接，同时将第一类电容极板812b、816c与源极金属层830电性连接。
蚀刻电介质层在相邻的层迭延伸结构(未示出)之间及靠近延伸结构的层迭延伸结构与延伸结构之间的电介质层中蚀刻出多个通孔(未示出)，通过注入相邻的层迭延伸结构之间及靠近延伸结构的层迭延伸结构与延伸结构之间的电介质层中的通孔中的金属(未示出)将相邻的层迭延伸结构电性连接，同时将层迭延伸结构与延伸结构电性连接。蚀刻电介质层在相邻的层迭栅极金属层812a、814a、816a、818a之间及靠近栅极金属层820的层迭栅极金属层812a与栅极金属层820之间的电介质层中蚀刻出多个通孔811a、813a、815a、817a，通过注入相邻的层迭栅极金属层812a、814a、816a、818a之间及靠近栅极金属层820的层迭栅极金属层812a与栅极金属层820之间的电介质层中的通孔811a、813a、815a、817a中的金属将相邻的层迭栅极金属层812a、814a、816a、818a电性连接，同时将层迭栅极金属层812a、814a、816a、818a与栅极金属层820电性连接。栅极金属层820和源极金属层830相互分割隔离，沉积电介质层用于将栅极金属层和源极金属层之间的分割区825填充电介质；沉积电介质层用于将蚀刻分割金属层所形成的绝缘分割区填充电介质。
参见图10所示，为实施例四(图5A-1、图5A-2、5B-5E)的制备方法，类同上述8A-8L的步骤，具体步骤不再赘述。于一MOS场效应晶体管所在的硅片衬底910顶面上多次沉积电介质层911、913、915和多次沉积金属层912、914、916，以形成硅片衬底910顶面上电介质层与金属层交替的多层电介质层与多层金属层。其中，沉积电介质层911、913、915后对电介质层911、913、915进行蚀刻，用于形成电介质层中的多个通孔(如911a、913a、915a及图中未示出的通孔，下述内容将提及)。其中，沉积金属层912、914、916后对金属层912、914、916进行蚀刻分割，用于将金属层912、914、916分割成不同的金属区域(如912a、912b、914a、914b、914c、916a、916b及图中未示出的金属区，下述内容将提及)，且沉积金属层的同时还利用金属填充电介质层中所包含的通孔(911a、913a、915a及图中未示出的通孔，下述内容将提及)。
参见图10，硅片衬底910顶面包含构成MOS场效应晶体管栅极电极的栅极金属层920、构成MOS场效应晶体管源极电极的源极金属层930及源极金属层930的一延伸结构(未示出)。MOS场效应晶体管所在的硅片衬底910顶面上沉积一层电介质层911并通过蚀刻电介质层911于电介质层911中形成多个通孔911a；图10为图5A-1、图5A-2的截面图。再于电介质层911上沉积一层金属层912并通过蚀刻分割金属层912用于将金属层912分割成不同的金属区域，且沉积金属层g12的同时还利用金属填充电介质层911所包含的通孔911a。多次重复沉积电介质层和金属层，以形成硅片衬底910顶面上电介质层911、913、915与金属层912、914、916交替的多层电介质层与多层金属层。图10即图5A-1所示的截面图，图10中金属层912、914、916蚀刻分割后即形成图5C、5D、5E所示的金属切割图案。
如果进一步于金属层916上进行沉积电介质层再沉积金属层，如此循环，则可形成金属层和电介质层的层数不受数量限制的结构。
硅片衬底910顶面包含构成MOS场效应晶体管栅极电极的栅极金属层920、构成MOS场效应晶体管源极电极的源极金属层930及源极金属层的一延伸结构(未示出)。任意一层金属层蚀刻分割后均形成位于延伸结构上方的层迭延伸结构(未示出)及位于栅极金属层920上方的层迭栅极金属层912a、914a、916a。多层金属层蚀刻分割后形成位于不同层面的包含数个第一类电容极板(该实施例中包含一个第一类电容极板914b)和数个第二类电容极板(如图中912b、916b)的多层电容极板；第一类电容极板914b和第二类电容极板912b、916b相互交替间隔配置。多层金属层蚀刻分割后在相邻的第二类电容极板912b、916b间的第一类电容极板914b所在的层面中形成有绝缘于第一类电容极板914b的第二类连接层914c。蚀刻电介质层在第二类电容极板912b、916b与第二类连接层914c之间的电介质层中蚀刻出多个通孔913a、915a，并通过注入第二类电容极板912b、916b与第二类连接层914c之间的电介质层中通孔913a、915a中的金属将第二类电容极板912b、916b相互电性连接。任意一层所述的第一类电容极板(该实施例中包含一个第一类电容极板914b)均与该层第一类电容极板所在层面的层迭延伸结构(未示出)连接。也即意味着第一类电容极板914b通过连通第一类电容极板914b所在的层面的层迭延伸结构，实现与源极金属层930层电性连接。
蚀刻电介质层在相邻的层迭延伸结构(未示出)之间及靠近延伸结构的层迭延伸结构与延伸结构之间的电介质层中蚀刻出多个通孔(未示出)，通过注入相邻的层迭延伸结构之间及靠近延伸结构的层迭延伸结构与延伸结构之间的电介质层中的通孔中的金属(未示出)将相邻的层迭延伸结构电性连接，同时将层迭延伸结构与延伸结构电性连接。蚀刻电介质层在相邻的层迭栅极金属层912a、914a、916a之间及靠近栅极金属层920的层迭栅极金属层912a与栅极金属层920之间的电介质层中蚀刻出多个通孔911a、913a、915a，通过注入相邻的层迭栅极金属层912a、914a、916a之间及靠近栅极金属层920的层迭栅极金属层912a与栅极金属层920之间的电介质层中的通孔g11a、913a、915a中的金属将相邻的层迭栅极金属层912a、914a、916a电性连接，同时将层迭栅极金属层912a、914a、916a与栅极金属层920电性连接。
栅极金属层920和源极金属层930相互分割隔离，沉积电介质层用于将栅极金属层和源极金属层之间的分割区925填充电介质；沉积电介质层用于将蚀刻分割金属层所形成的绝缘分割区填充电介质。
参见图11所示，为实施例五(图6A-1、6A-2、6B-6E)的制备方法，类同上述8A-8L的步骤，具体步骤不再赘述。制备方法：于第一晶体管、第二晶体管所在的硅片衬底1010顶面上多次沉积电介质层1011、1013、1015和多次沉积金属层1012、1014、1016，以形成硅片衬底1010顶面上电介质层1011、1013、1015与金属层1012、1014、1016交替的多层电介质层与多层金属层。其中，沉积电介质层1011、1013、1015后对电介质层1011、1013、1015进行蚀刻，用于形成电介质层1011、1013、1015中的多个通孔1011a、1013a、1015a及图中未示出的通孔；沉积金属层1012、1014、1016后对金属层1012、1014、1016进行蚀刻分割，用于将金属层1012、1014、1016分割成不同的金属区域(如图中1012a、1012b、1012c、1012d、1014a、1014b、1014c、1014d、1016a、1016b、1016c及未示出的金属区域)，且沉积金属层1012、1014、1016的同时还利用金属填充电介质层中所包含的通孔1011a、1013a、1015a及图中未示出的通孔。图11即图6A-1所示的截面图，图11中金属层1012、1014、1016蚀刻分割后即形成图6C、6D、6E所示的金属切割图案。硅片衬底1010顶面包含构成第一晶体管漏极电极的漏极金属层1030、构成第一晶体管栅极电极的第一栅极金属层1020，构成第二晶体管源极电极的源极金属层1040、构成第二晶体管栅极电极的第二栅极金属层1050。漏极金属层1030包含一个第一延伸结构(图中未示出，需参考实施例五图6B)，源极金属层1040包含一个第二延伸结构(图中未示出，需参考实施例五图6B)。任意一层金属层1012、1014、1016蚀刻分割后均形成位于第一延伸结构上方的第一层迭延伸结构(图中未示出，需参考实施例五图6C-6E)及位于所述第二延伸结构上方的第二层迭延伸结构(图中未示出，需参考实施例五图6C-6E)；以及位于第一栅极金属层1020上方的第一层迭栅极金属层1012a、1014a、1016a和位于第二栅极金属层1050上方的第二层迭栅极金属层1012d、1014d、1016c。
多层金属层1012、1014、1016蚀刻分割后形成位于不同层面的包含数个第一类电容极板(如图中1014b)和数个第二类电容极板(如图中1012c、1016b)的多层电容极板；第一类电容极板1014b和第二类电容极板1012c、1016b相互交替间隔配置。多层金属层1012、1014、1016蚀刻分割后在相邻的第二类电容极板1012c、1016b间的第一类电容极板1014b所在的层面中形成有绝缘于第一类电容极板1014b的第二类连接层1014c。蚀刻电介质层在第二类电容极板1012c、1016b与第二类连接层1014c之间的电介质层中蚀刻出多个通孔(如图中1013a、1015a及图中未示出的通孔)，并通过注入第二类电容极板1012c、1016b与第二类连接层1014c之间的电介质层中通孔中的金属(未示出)将第二类电容极板1012c、1016b相互电性连接。多层金属层蚀刻分割后在相邻的第一类电容极板(第一类电容极板可以有多层，本实施例中包含一个第一类电容极板1014b)间及第一类电容极板1014b与漏极金属层1030间的第二类电容极板1012c所在的层面中形成有绝缘于第二类电容极板1012c的第一类连接层1012b。
蚀刻电介质层在第一类电容极板1014b与第一类连接层1012b之间及漏极金属层1030与靠近漏极金属层1030的第一类连接层1012b之间的电介质层中蚀刻出多个通孔(如图中1011a、1013a及图中未示出的通孔)，并通过注入第一类电容极板1014b与第一类连接层1012b之间电介质层中的通孔中的金属(未示出)将第一类电容极板1014b相互电性连接，通过注入靠近漏极金属层1030的第一类连接层1012b与漏极金属层1030间之间电介质层中的通孔中的金属(未示出)将第一类连接层1012b与漏极金属层1030电性连接。蚀刻电介质层在源极金属层1040与靠近源极金属层1040的第二类电容极板1012c之间的电介质层中蚀刻出多个通孔(如图中1011a及图中未示出的通孔)，并通过注入源极金属层1040与靠近源极金属层1040的第二类电容极板1012c之间电介质层中的通孔中的金属(未示出)将第二类电容极板1012c与源极金属层1040电性连接。
蚀刻电介质层在相邻的第一层迭延伸结构(图11未示出，需参考实施例五图6A-2)之间及靠近第一延伸结构的第一层迭延伸结构与第一延伸结构之间的电介质层中蚀刻出多个通孔，通过注入相邻的第一层迭延伸结构之间及靠近第一延伸结构的第一层迭延伸结构与第一延伸结构之间的电介质层中的通孔中的金属将相邻的第一层迭延伸结构电性连接，同时将第一层迭延伸结构与第一延伸结构电性连接。蚀刻电介质层在相邻的第二层迭延伸结构(图11未示出，需参考实施例五图6A-2)之间及靠近第二延伸结构的第二层迭延伸结构与第二延伸结构之间的电介质层中蚀刻出多个通孔，通过注入相邻的第二层迭延伸结构之间及靠近第二延伸结构的第二层迭延伸结构与第二延伸结构之间的电介质层中的通孔中的金属将相邻的第二层迭延伸结构电性连接，同时将第二层迭延伸结构与第二延伸结构电性连接。蚀刻电介质层在相邻的第一层迭栅极金属层(如图中1012a、1014a、1016a)之间及靠近第一栅极金属层1020的第一层迭栅极金属层1012a与第一栅极金属层1020之间的电介质层中蚀刻出多个通孔(如图中1011a、1013a、1015a及图中未示出的通孔)，通过注入相邻的第一层迭栅极金属层之间及靠近第一栅极金属层1020的第一层迭栅极金属层1012a与第一栅极金属层1020之间的电介质层中的通孔中的金属(未示出)将相邻的第一层迭栅极金属层(如图中1012a、1014a、1016a)电性连接，同时将第一栅极金属层1020与第一层迭栅极金属层(如图中1012a、1014a、1016a)电性连接。
蚀刻电介质层在相邻的第二层迭栅极金属层(如图中1012d、1014d、1016c)之间及靠近第二栅极金属层1050的第二层迭栅极金属层1012d与第二栅极金属层1050之间的电介质层中蚀刻出多个通孔(如图中1011a、1013a、1015a及图中未示出的通孔)，通过注入相邻的第二层迭栅极金属层(如图中1012d、1014d、1016c)之间及靠近第二栅极金属层1050的第二层迭栅极金属层1012d与第二栅极金属层1050之间的电介质层中的通孔中的金属(未示出)将相邻的第二层迭栅极金属层(如图中1012d、1014d、1016c)电性连接，同时将第二栅极金属层1050与第二层迭栅极金属层(如图中1012d、1014d、1016c)电性连接。漏极金属层1030、第一栅极金属层1020、源极金属层1040、第二栅极金属层1050通过分割区(例如漏极金属层1030、第一栅极金属层1020之间的分割区1025)相互分割隔离，沉积电介质层用于在分割区填充电介质；沉积电介质层用于将蚀刻分割金属层所形成的绝缘分割区填充电介质。
参见图12所示，为实施例六(图7A-1、7A-2、7B-7E)的制备方法，类同上述8A-8L的步骤，具体步骤不再赘述。制备方法：于第一晶体管、第二晶体管所在的硅片衬底1110顶面上多次沉积电介质层1111、1113、1115和多次沉积金属层1112、1114、1116，以形成硅片衬底1110顶面上电介质层1111、1113、1115与金属层1112、1114、1116交替的多层电介质层与多层金属层。其中，沉积电介质层1111、1113、1115后对电介质层1111、1113、1115进行蚀刻，用于形成电介质层1111、1113、1115中的多个通孔1111a、1113a、1115a及图中未示出的通孔；沉积金属层1112、1114、1116后对金属层1112、1114、1116进行蚀刻分割，用于将金属层1112、1114、1116分割成不同的金属区域(如图中1112a、1112b、1112c、1114a、1114b、1114c、1116a、1116b、1116c及未示出的金属区域)，且沉积金属层1112、1114、1116的同时还利用金属填充电介质层中所包含的通孔1111a、1113a、1115a及图中未示出的通孔。图12即图7A-1所示的截面图，图12中金属层1112、1114、1116蚀刻分割后即形成图7C、7D、7E所示的金属切割图案。
硅片衬底1110顶面包含构成第一晶体管漏极电极的漏极金属层1130、构成第一晶体管栅极电极的第一栅极金属层1120，构成第二晶体管源极电极的源极金属层1140、构成第二晶体管栅极电极的第二栅极金属层1150。漏极金属层1130包含一个第一延伸结构(图12中未示出，需参考实施例六图7B)，源极金属层1140包含一个第二延伸结构(图12中未示出，需参考实施例六图7B)。任意一层金属层1112、1114、1116蚀刻分割后均形成位于第一延伸结构上方的第一层迭延伸结构(图中未示出，需参考实施例六图7C-7E)及位于第二延伸结构上方的第二层迭延伸结构(图中未示出，需参考实施例六图7C-7E)；以及位于第一栅极金属层1120上方的第一层迭栅极金属层1112a、1114a、1116a和位于第二栅极金属层1150上方的第二层迭栅极金属层1112c、1114c、1116c。多层金属层1112、1114、1116蚀刻分割后形成位于不同层面的包含数个第一类电容极板(本实施例取图中的一个第一类电容极板1114b为例)和数个第二类电容极板(如图中1112b、1116b)的多层电容极板；第一类电容极板1114b和第二类电容极板1112b、1116b相互交替间隔配置。蚀刻电介质层在相邻的第一层迭延伸结构(图12未示出，需参考实施例六图7A-2)之间及靠近第一延伸结构的第一层迭延伸结构与第一延伸结构之间的电介质层中蚀刻出多个通孔，通过注入相邻的第一层迭延伸结构之间及靠近第一延伸结构的第一层迭延伸结构与第一延伸结构之间的电介质层中的通孔中的金属将相邻的第一层迭延伸结构电性连接，同时将第一层迭延伸结构与第一延伸结构电性连接，即是使得第一层迭延伸结构与漏极金属层1130电性连接。
蚀刻电介质层在相邻的第二层迭延伸结构(图12未示出，需参考实施例六图7A-2)之间及靠近第二延伸结构的第二层迭延伸结构与第二延伸结构之间的电介质层中蚀刻出多个通孔，通过注入相邻的第二层迭延伸结构之间及靠近第二延伸结构的第二层迭延伸结构与第二延伸结构之间的电介质层中的通孔中的金属将相邻的第二层迭延伸结构电性连接，同时将第二层迭延伸结构与第二延伸结构电性连接，即是使得第二层迭延伸结构与源极金属层1140电性连接。蚀刻电介质层在相邻的第一层迭栅极金属层(如图中1112a、1114a、1116a)之间及靠近第一栅极金属层1120的第一层迭栅极金属层1112a与第一栅极金属层1120之间的电介质层中蚀刻出多个通孔(如图中1111a、1113a、1115a及图中未示出的通孔)，通过注入相邻的第一层迭栅极金属层之间及靠近第一栅极金属层1120的第一层迭栅极金属层1112a与第一栅极金属层1120之间的电介质层中的通孔中的金属(未示出)将相邻的第一层迭栅极金属层(如图中1112a、1114a、1116a)电性连接，同时将第一层迭栅极金属层(如图中1112a、1114a、1116a)与第一栅极金属层1120电性连接。
蚀刻电介质层在相邻的第二层迭栅极金属层(如图中1112c、1114c、1116c)之间及靠近第二栅极金属层1150的第二层迭栅极金属层1112c与第二栅极金属层1150之间的电介质层中蚀刻出多个通孔(如图中1111a、1113a、1115a及图中未示出的通孔)，通过注入相邻的第二层迭栅极金属层(如图中1112c、1114c、1116c)之间及靠近第二栅极金属层1150的第二层迭栅极金属层1112c与第二栅极金属层1150之间的电介质层中的通孔中的金属(未示出)将相邻的第二层迭栅极金属层(如图中1112c、1114c、1116c)电性连接，同时将第二栅极金属层1150与第二层迭栅极金属层(如图中1112c、1114c、1116c)电性连接。
任意一层第一类电容极板(如本实施例如中的第一类电容极板1114b)均与该层第一类电容极板(如本实施例如中的第一类电容极板1114b)所在层面的第一层迭延伸结构(未示出)连接；任意一层第二类电容极板(如本实施例如中的第一类电容极板1112b、1116b)均与该层第二类电容极板(如本实施例如中的第一类电容极板1112b、1116b)所在层面的第二层迭延伸结构(未示出)连接。以致，第一类电容极板1114b通过与第一层迭延伸结构电性连接，又由于第一层迭延伸结构与漏极金属层1130电性连接，使得第一类电容极板1114b均与漏极金属层1130电性连接；第二类电容极板1112b、1116b通过与第二层迭延伸结构电性连接，又由于第二层迭延伸结构与源极金属层1140电性连接，使得第二类电容极板1112b、1116b均与源极金属层1140电性连接。漏极金属层1130、第一栅极金属层1120、源极金属层1140、第二栅极金属层1150通过分割区(例如漏极金属层1130、第一栅极金属层1120之间的分割区1125)相互分割隔离，沉积电介质层用于在分割区填充电介质；沉积电介质层用于将蚀刻分割金属层所形成的绝缘分割区填充电介质。
上述实施例所披露的技术方案在不脱离本发明精神的基础上还存在较多形式上的变形，例如，金属层、电介质层的增加或减少，及调整导出栅极、源极的不同方式，或是芯片类型的改变，这些变形形式均毫无疑虑的被发明人看作是本发明的组成部分。
上述实施例，是基于但可不限制于金属氧化物半导体场效应管(Metal OxideSemiconductor Field-Effect Transistor，MOSFET)。其中，低端(Low Side)的MOSFET亦可在本领域中被技术人员称之为低侧金属氧化物半导体场效应管；高端(High Side)的MOSFET亦可本领域中被技术人员称之为高侧金属氧化物半导体场效应管。
一个显而易见的优势是，电容直接集成于MOSFET上，取代了以键合金线来连接MOSFET和外置电容的方式，极大的消除了连线离散电感。另一个有益效果是，由于电容极板和电介质层的存在，相当于增加了硅片衬底的厚度和机械强度，硅片衬底于晶圆背部研磨(Wafer Backside Grinding)的工艺步骤中，对于硅片衬底自身应力(Stress)的抑制，抑或控制整块晶圆的曲翘度(Warpage)，都是极为有效的，依据该优点，可以减薄硅片衬底取得较低的MOSFET导通电阻。
基于半导体器件轻薄及良好散热性能的需求，半导体器件的塑封厚度(Mold Cap)也趋于减薄的势态，然，极薄的塑封厚度势必造成塑封工艺中的环氧树脂的表面封装空洞(Package Void)的出现，甚至于露出晶圆颗粒(Die Exposed)，一个避免该缺陷的直接有效的措施是减薄晶圆。故，本发明的晶圆机械强度的增加取得的另一个在芯片封装(ICAssembly)工艺中的杰出成绩也是可见的。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例。尽管上述发明提出了现有的较佳实施例，然，这些内容并不作为局限。本领域的技术人员应掌握，本发明具有多种其他特殊形式，无需过多实验，就能将本发明应用于这些实施例。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。例如，本发明是以MOS晶体管为例说明，根据同样的发明理念，本发明也可应用于双极晶体管电路。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (20)
1.一种集成一个电容的MOS场效应晶体管，其特征在于，MOS场效应晶体管集成有一个旁路电容，其中：
于一硅片衬底顶面上设置有构成MOS场效应晶体管第一电极的第一电极金属层及构成MOS场效应晶体管第二电极的第二电极金属层，硅片衬底顶面上方设置有平行于硅片衬底的包含数个第一类电容极板和数个第二类电容极板的多层电容极板；
在硅片衬底顶面与硅片衬底顶面上方的一块电容极板间以及在相邻的两块电容极板间填充有电介质层；
第一类电容极板和第二类电容极板相互交替间隔配置，且第一类电容极板均与所述第一电极金属层电性连接用于构成所述旁路电容的一个电极，第二类电容极板彼此相互电性连接用于构成所述旁路电容的另一个电极。
2.如权利要求1所述的集成一个电容的MOS场效应晶体管，其特征在于，MOS场效应晶体管的漏极形成于所述硅片衬底的底面，MOS场效应晶体管的源极、栅极形成于硅片衬底顶面；第一电极为MOS场效应晶体管的源极，第一电极金属层为MOS场效应晶体管的源极金属层；第二电极为MOS场效应晶体管的栅极，第二电极金属层为MOS场效应晶体管的栅极金属层。
3.如权利要求1所述的集成一个电容的MOS场效应晶体管，其特征在于，任意一层所述的电容极板所在的层面均在所述第二电极金属层上方设有一层迭金属层；
其中，层迭金属层用于与所述第二电极金属层电性连接以将所述第二电极导出。
4.如权利要求1所述的集成一个电容的MOS场效应晶体管，其特征在于，所述第一电极金属层设有一延伸结构，且任意一层所述的电容极板所在的层面均在所述延伸结构上方设有一层迭延伸结构；
其中，层迭延伸结构用于与所述延伸结构电性连接以将所述第一电极导出。
5.如权利要求3所述的集成一个电容的MOS场效应晶体管，其特征在于，在相邻层迭金属层间的电介质层中及在靠近第二电极金属层的层迭金属层与第二电极金属层间的电介质层中设有多个通孔，并通过注入通孔中的金属将层迭金属层与第二电极电性连接。
6.如权利要求4所述的集成一个电容的MOS场效应晶体管，其特征在于，在相邻层迭延伸结构间的电介质层中及在靠近延伸结构的层迭延伸结构与延伸结构间的电介质层中设有多个通孔，并通过注入通孔中的金属将层迭延伸结构与第一电极电性连接。
7.如权利要求1所述的集成一个电容的MOS场效应晶体管，其特征在于，第一类电容极板与第二类电容极板纵向交错配置，在相邻的第二类电容极板间的第一类电容极板所在的层面中还设置绝缘于第一类电容极板的第二类连接层，同时在第二类电容极板与第二类连接层之间的电介质层中设置通孔，并通过注入通孔中的金属将第二类电容极板相互电性连接。
8.如权利要求1所述的集成一个电容的MOS场效应晶体管，其特征在于，第一类电容极板与第二类电容极板纵向交错配置，在相邻的第一类电容极板间及第一类电容极板与第一电极金属层间的第二类电容极板所在的层面中还设置绝缘于第二类电容极板的第一类连接层；
在第一类电容极板与第一类连接层之间及第一电极金属层与靠近第一电极金属层的第一类连接层之间的电介质层中设置通孔，并通过注入通孔中的金属将第一类电容极板相互电性连接，同时将第一类电容极板与第一电极金属层电性连接。
9.如权利要求1所述的集成一个电容的MOS场效应晶体管，其特征在于，第一类电容极板与第二类电容极板纵向交错配置，在相邻的第一类电容极板间的第二类电容极板所在的层面中设置绝缘于第二类电容极板的第一类连接层；
在第一类电容极板与第一类连接层之间及第一电极金属层与靠近第一电极金属层的第一类电容极板之间的电介质层中设置通孔，并通过注入通孔中的金属将第一类电容极板相互电性连接，同时将第一类电容极板与第一电极金属层电性连接。
10.如权利要求4所述的集成一个电容的MOS场效应晶体管，其特征在于，任意一层所述的第一类电容极板均与该层第一类电容极板所在层面的层迭延伸结构连接。
11.如权利要求10所述的集成一个电容的MOS场效应晶体管，其特征在于，任意一层所述的第二类电容极板均与该层第二类电容极板所在层面的层迭延伸结构分割绝缘。
12.如权利要求8或9所述的集成一个电容的MOS场效应晶体管，其特征在于，所述第一电极金属层设有一延伸结构，所述的第一类连接层设置在所述延伸结构上方。
13.一种在MOS场效应晶体管上集成一个电容的方法，其特征在于，包括以下步骤：
于一MOS场效应晶体管所在的硅片衬底顶面上多次沉积电介质层和多次沉积金属层，以形成硅片衬底顶面上电介质层与金属层交替的多层电介质层与多层金属层；
其中，沉积电介质层后对电介质层进行蚀刻，用于形成电介质层中的多个通孔；
其中，沉积金属层后对金属层进行蚀刻分割，用于将金属层分割成不同的金属区域，一部分金属区域形成电容极板，且沉积金属层的同时还利用金属填充电介质层中所包含的通孔；
任意一层金属层蚀刻分割后均形成该金属层所在层面的层迭延伸结构和层迭金属层；
其中，硅片衬底顶面包含构成MOS场效应晶体管第一电极的第一电极金属层及第一电极金属层的一延伸结构、构成MOS场效应晶体管第二电极的第二电极金属层；
其中，所述层迭延伸结构位于所述延伸结构上方，所述层迭金属层位于所述第二电极金属层上方；
所述多层金属层蚀刻分割后形成位于不同层面的包含数个第一类电容极板和数个第二类电容极板的多层电容极板；
第一类电容极板和第二类电容极板相互交替间隔配置。
14.如权利要求13所述的方法，其特征在于，多层金属层蚀刻分割后在相邻的第二类电容极板间的第一类电容极板所在的层面中形成有绝缘于第一类电容极板的第二类连接层；
蚀刻电介质层在第二类电容极板与第二类连接层之间的电介质层中蚀刻出多个通孔，并通过注入第二类电容极板与第二类连接层之间的电介质层中通孔中的金属将第二类电容极板相互电性连接。
15.如权利要求13所述的方法，其特征在于，多层金属层蚀刻分割后在相邻的第一类电容极板间及第一类电容极板与第一电极金属层间的第二类电容极板所在的层面中形成有绝缘于第二类电容极板的第一类连接层；
蚀刻电介质层在第一类电容极板与第一类连接层之间及第一电极金属层与靠近第一电极金属层的第一类连接层之间的电介质层中蚀刻出多个通孔，并通过注入第一类电容极板与第一类连接层之间电介质层中的通孔中的金属将第一类电容极板相互电性连接，通过注入靠近第一电极金属层的第一类连接层与第一电极金属层间之间电介质层中的通孔中的金属将第一类连接层与第一电极金属层电性连接。
16.如权利要求13所述的方法，其特征在于，多层金属层蚀刻分割后在相邻的第一类电容极板间的第二类电容极板所在的层面中形成有绝缘于第二类电容极板的第一类连接层；
蚀刻电介质层在第一类电容极板与第一类连接层之间及第一电极金属层与靠近第一电极金属层的第一类电容极板之间的电介质层中形成有多个通孔，并通过注入第一类电容极板与第一类连接层之间及第一电极金属层与靠近第一电极金属层的第一类电容极板之间的电介质层中的通孔中的金属将第一类电容极板相互电性连接，同时将第一类电容极板与第一电极金属层电性连接。
17.如权利要求13所述的方法，其特征在于，蚀刻电介质层在相邻的层迭延伸结构之间及靠近延伸结构的层迭延伸结构与延伸结构之间的电介质层中蚀刻出多个通孔，通过注入相邻的层迭延伸结构之间及靠近延伸结构的层迭延伸结构与延伸结构之间的电介质层中的通孔中的金属将相邻的层迭延伸结构电性连接，同时将层迭延伸结构与延伸结构电性连接。
18.如权利要求13所述的方法，其特征在于，蚀刻电介质层在相邻的层迭金属层之间及靠近第二电极金属层的层迭金属层与第二电极金属层之间的电介质层中蚀刻出多个通孔，通过注入相邻的层迭金属层之间及靠近第二电极金属层的层迭金属层与第二电极金属层之间的电介质层中的通孔中的金属将相邻的层迭金属层电性连接，同时将层迭金属层与第二电极金属层电性连接。
19.如权利要求13所述的方法，其特征在于，任意一层所述的第一类电容极板均与该层第一类电容极板所在层面的层迭延伸结构连接。
20.如权利要求19所述的方法，其特征在于，任意一层所述的第二类电容极板均与该层第二类电容极板所在层面的层迭延伸结构分割绝缘。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110028407.1A CN102610608B (zh) | 2011-01-19 | 2011-01-19 | 集成一个电容的金属氧化物半导体场效应晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110028407.1A CN102610608B (zh) | 2011-01-19 | 2011-01-19 | 集成一个电容的金属氧化物半导体场效应晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102610608A true CN102610608A (zh) | 2012-07-25 |
| CN102610608B CN102610608B (zh) | 2014-10-15 |
Family
ID=46527881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110028407.1A Active CN102610608B (zh) | 2011-01-19 | 2011-01-19 | 集成一个电容的金属氧化物半导体场效应晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102610608B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110024122A (zh) * | 2016-11-23 | 2019-07-16 | 高通股份有限公司 | 具有金属可编程拐点频率的去耦电容器 |
| CN112530918A (zh) * | 2019-09-18 | 2021-03-19 | 万国半导体国际有限合伙公司 | 具有集成电感器，电阻器和电容器的功率半导体封装 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5583359A (en) * | 1995-03-03 | 1996-12-10 | Northern Telecom Limited | Capacitor structure for an integrated circuit |
| CN1207787C (zh) * | 2000-04-04 | 2005-06-22 | 皇家菲利浦电子有限公司 | 在用于功率放大器的深度亚微米金属氧化物半导体中的组合的晶体管－电容器结构 |
| US20060220154A1 (en) * | 2003-04-22 | 2006-10-05 | Koninklijke Philips Electronics N.V. | Semiconductor device comprising a field-effect transitor and method of operating the same |
| US20080253097A1 (en) * | 2007-04-10 | 2008-10-16 | Ibiden Co., Ltd | Interposer |
| US20090090951A1 (en) * | 2007-10-08 | 2009-04-09 | Chung-Long Chang | Capacitors Integrated with Metal Gate Formation |
-
2011
- 2011-01-19 CN CN201110028407.1A patent/CN102610608B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5583359A (en) * | 1995-03-03 | 1996-12-10 | Northern Telecom Limited | Capacitor structure for an integrated circuit |
| CN1207787C (zh) * | 2000-04-04 | 2005-06-22 | 皇家菲利浦电子有限公司 | 在用于功率放大器的深度亚微米金属氧化物半导体中的组合的晶体管－电容器结构 |
| US20060220154A1 (en) * | 2003-04-22 | 2006-10-05 | Koninklijke Philips Electronics N.V. | Semiconductor device comprising a field-effect transitor and method of operating the same |
| US20080253097A1 (en) * | 2007-04-10 | 2008-10-16 | Ibiden Co., Ltd | Interposer |
| US20090090951A1 (en) * | 2007-10-08 | 2009-04-09 | Chung-Long Chang | Capacitors Integrated with Metal Gate Formation |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110024122A (zh) * | 2016-11-23 | 2019-07-16 | 高通股份有限公司 | 具有金属可编程拐点频率的去耦电容器 |
| CN110024122B (zh) * | 2016-11-23 | 2020-06-12 | 高通股份有限公司 | 具有金属可编程拐点频率的去耦电容器 |
| CN112530918A (zh) * | 2019-09-18 | 2021-03-19 | 万国半导体国际有限合伙公司 | 具有集成电感器，电阻器和电容器的功率半导体封装 |
| CN112530918B (zh) * | 2019-09-18 | 2024-05-31 | 万国半导体国际有限合伙公司 | 具有集成电感器，电阻器和电容器的功率半导体封装 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102610608B (zh) | 2014-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9793265B2 (en) | Semiconductor device including Schottky barrier diode and power MOSFETs and a manufacturing method of the same | |
| US8669650B2 (en) | Flip chip semiconductor device | |
| CN102655140B (zh) | 多晶片封装 | |
| CN102376669B (zh) | 半导体器件 | |
| CN203859110U (zh) | 双标记板堆叠式管芯封装件与半导体封装件 | |
| TWI590395B (zh) | 多功率晶片的功率封裝模組及功率晶片單元的製造方法 | |
| CN102760724B (zh) | 一种联合封装的功率半导体器件 | |
| US20140117523A1 (en) | Stacked dual-chip packaging structure and preparation method thereof | |
| CN106098660A (zh) | 用于低emi电路的封装构造 | |
| CN102005441A (zh) | 混合封装栅极可控的半导体开关器件及制备方法 | |
| TW201349439A (zh) | 功率半導體封裝體及其製造方法 | |
| US9437587B2 (en) | Flip chip semiconductor device | |
| CN102610608B (zh) | 集成一个电容的金属氧化物半导体场效应晶体管 | |
| CN102610609B (zh) | 集成一个电容的双金属氧化物半导体场效应晶体管 | |
| CN115832147A (zh) | 一种堆叠类封装体结构、工艺及发光芯片器件 | |
| CN102403236A (zh) | 芯片外露的半导体器件及其生产方法 | |
| CN107768340A (zh) | 一种功率模块陶瓷衬板 | |
| TWI469311B (zh) | 聯合封裝的功率半導體元件 | |
| TWI523194B (zh) | 集成一個電容的金屬氧化物半導體場效應電晶體 | |
| TWI488285B (zh) | 集成一個電容的雙金屬氧化物半導體場效應電晶體 | |
| CN207116432U (zh) | 一种csp封装的高压led芯片结构 | |
| TWI430409B (zh) | 一種倒裝晶片的半導體器件 | |
| CN217881492U (zh) | 一种双基岛封装器件 | |
| TW202310267A (zh) | 垂直式晶片與水平式晶片之封裝結構及其製造方法 | |
| TWI411140B (zh) | 採用二次封裝之發光二極體封裝結構及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| C56 | Change in the name or address of the patentee | ||
| CP02 | Change in the address of a patent holder |
Address after: Bermuda Hamilton Church 2 Cola Lunden House Street Patentee after: ALPHA & OMEGA SEMICONDUCTOR, Ltd. Address before: No. 475 California Sunnyvale, oak Mead Avenue Patentee before: ALPHA & OMEGA SEMICONDUCTOR, Ltd. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20160920 Address after: 400700 Chongqing city Beibei district and high tech Industrial Park the road No. 5 of 407 Patentee after: Chongqing Wanguo Semiconductor Technology Co.,Ltd. Address before: Bermuda Hamilton Church 2 Cola Lunden House Street Patentee before: ALPHA & OMEGA SEMICONDUCTOR, Ltd. |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Metal-oxide semiconductor field effect transistor integrated with capacitor Effective date of registration: 20191210 Granted publication date: 20141015 Pledgee: Chongqing Branch of China Development Bank Pledgor: Chongqing Wanguo Semiconductor Technology Co.,Ltd. Registration number: Y2019500000007 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Granted publication date: 20141015 Pledgee: Chongqing Branch of China Development Bank Pledgor: Chongqing Wanguo Semiconductor Technology Co.,Ltd. Registration number: Y2019500000007 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right |