CN1083162C - 击穿电压增加的双极绝缘体上硅晶体管 - Google Patents
击穿电压增加的双极绝缘体上硅晶体管 Download PDFInfo
- Publication number
- CN1083162C CN1083162C CN96193285A CN96193285A CN1083162C CN 1083162 C CN1083162 C CN 1083162C CN 96193285 A CN96193285 A CN 96193285A CN 96193285 A CN96193285 A CN 96193285A CN 1083162 C CN1083162 C CN 1083162C
- Authority
- CN
- China
- Prior art keywords
- region
- conductivity type
- base region
- silicon
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000012212 insulator Substances 0.000 title claims abstract description 7
- 230000015556 catabolic process Effects 0.000 title description 10
- 238000003780 insertion Methods 0.000 claims abstract description 27
- 230000037431 insertion Effects 0.000 claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 22
- 239000010703 silicon Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/311—Thin-film BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
Landscapes
- Bipolar Transistors (AREA)
Abstract
一种双极绝缘体上硅晶体管，包括具有主表面的衬底(1)，所述主表面上的氧化层(2)，所述氧化层(2)上具有第一导电类型的硅层(3)，延伸进入所述硅层(3)具有第二导电类型的基区(4)，延伸进入所述基区(4)具有第一导电类型的发射区(5)，以及距所述基区(4)一段横向距离延伸进入所述硅层(3)具有所述第一导电类型的集电区(6)，所述第二导电类型的插入区(8)延伸进入所述硅层(3)到达临近所述集电区(6)的所述发射区(5)相对侧的所述氧化层(2)，所述插入区(8)的部分(8’)在至少部分发射区(5)下距基区(4)的下表面一段距离沿氧化层(2)的表面横向地向集电区(6)延伸，并且所述插入区电连接到所述基区(4)。
Description
技术领域
本发明涉及双极绝缘体上硅晶体管，包括具有主表面的衬底，位于所述主表面上的氧化层，位于所述氧化层上具有第一导电类型的硅层，延伸进入所述硅层具有第二导电类型的基区，延伸进入所述基区具有第一导电类型的发射区，距所述基区一段横向距离延伸进入所述硅层具有所述第一导电类型的集电区。
发明背景
这种晶体管可从例如Torkel Arnborg和Andrej Litwin在IEEETransactions on Electron Devices杂志1995年1月，Vol.42，No.1的“集电极完全耗尽的新型高压双极绝缘体上硅晶体管的分析”中看到。
在已知的晶体管中，当和发射极电压相比衬底电压升高时，npn晶体管的击穿电压下降很快，而pnp晶体管正好相反。这是由于在晶体管的发射极下产生积累层的缘故，某个衬底电压值产生的积累层不能使发射极下的集电极完全耗尽并锁定电势。因此击穿电压与带埋层和外延层并且外延层的厚度和掺杂浓度与绝缘体上硅层类似的垂直晶体管的击穿电压相同，该击穿电压相当低。
对npn和pnp晶体管的击穿电压要求相同意味着衬底电压需要靠近施加的工作电压范围的中间值。因而降低了晶体管可能的最高电压。此外，就在为增加集电极偏置发生电势锁定之前，有时会发生软集电极击穿或穿通。
发明概述
本发明的目的在于通过改变电场，以减少或防止在发射极下的集电极-氧化层界面上产生积累层，而防止这种类型的击穿。
这可由本发明的晶体管获得，所述第二导电类型的插入区延伸进入所述硅层直到相对于所述集电区的所述发射区相对侧的所述氧化层，所述插入区的部分在至少部分发射区下沿氧化层的表面横向地向距基区一段距离的集电区延伸，并且所述插入区电连接到所述基区。
因此，集电极完全耗尽的硅晶体管在发生击穿前，电压工作区域增加。
附图简述
下面结合附图详细介绍本发明。其中：
图1为根据本发明的晶体管的第一实施例的剖面示意图，
图2为根据本发明的晶体管的第二实施例的剖面示意图，
图3为根据本发明的晶体管的第三实施例的剖面示意图。
发明详述
图1显示的是根据本发明双极绝缘体上硅(SOI)npn晶体管的第一实施例。掺杂相反极性，发明也适用于pnp晶体管。
晶体管包括硅衬底1，在硅衬底的主表面上为二氧化硅的绝缘层2。
导电类型为N的杂质轻掺杂的硅层3形成在绝缘氧化层2上。
导电类型为P的杂质掺杂的基区4由硅层3的自由(free)表面延伸进入硅层3内。
导电类型为N的杂质重掺杂的发射区5由基区4的自由(free)表面延伸进入基区4内。
与基区4一段横向距离处，导电类型为N的杂质重掺杂的集电区6由硅层3的自由(free)表面延伸进入硅层3内。
为减少或防止发射区5下硅层3和氧化层2之间的界面上产生积累层，导电类型为P的杂质掺杂的插入区7，即导电类型与基区相同，延伸进入硅层3到达临近集电区6的发射区5相对侧的氧化层2。
在图1显示的实施例中，插入区7完全穿过基区4，并与基区4电接触。
图2显示的是根据本发明的双极SOI晶体管的第二实施例。
图2的晶体管的一般设计与图1的晶体管的一般设计相同，相同的元件采用相同的参考数字。
然而图2晶体管的插入区8的设计与图1的晶体管的插入区的设计不同，它包括距基区4的下表面一段距离沿氧化层2的表面横向地向集电区6延伸的部分8’。
根据本发明，插入区8’在至少部分发射区5下沿氧化层2的表面横向地延伸。插入区8的横向部分8’应最大程度地横向延伸到基区5的边缘，面向集电区6。
图3显示的是根据本发明的双极SOI晶体管的第三实施例。
图3的晶体管的一般设计与图1和图2的晶体管的一般设计并无差别，因此相同的元件采用相同的参考数字。
图3的晶体管包括距基区4一段横向距离延伸到氧化层2的插入区9。
然而根据本发明，插入区9和基区4通过外部导体10电互连。
图3的插入区9也有与图2中的插入区8的横向部分8’类似的横向部分(未显示)。
根据本发明的再一实施例(未显示)，插入区部分延伸过基区4并且部分在基区4外。
在图1、2和3的实施例中，当电压施加在集电极6和基极4之间时，靠近插入区的集电区发生横向耗尽，因而集电极和氧化层之间的界面处的积累层减小。
当基极穿通引起击穿时，基区的横向电场将增加基极和集电极之间的空间电荷层，从而延迟穿通。
同样，当碰撞电离引起击穿时，基区电场的重新分布导致电场强度降低并延迟了雪崩击穿。
图2的插入区8、8’分别比图1和图3的插入区7和9更难制造，但所有的插入区实施例都使集电区全部耗尽的晶体管击穿前的电压工作区增加。
Claims (6)
1.一种双极绝缘依上硅晶体管，包括：
-具有主表面的硅衬底(1)，
-所述主表面上的氧化层(2)，
-所述氧化层(2)上具有第一导电类型的硅层(3)，
-延伸进入所述硅层(3)具有第二导电类型的基区(4)，
-延伸进入所述基区(4)具有第一导电类型的发射区(5)，以及
-距所述基区(4)一段横向距离延伸进入所述硅层(3)具有所述第一导电类型的集电区(6)
其特征在于，
所述第二导电类型的插入区(8)延伸进入所述硅层(3)直至相对于所述集电区(6)的所述发射区(5)相对侧的所述氧化层(2)，所述插入区(8)的部分(8’)在至少部分发射区(5)下沿所述氧化层(2)的表面横向地向距基区(4)一段距离的所述集电区(6)延伸，并且所述插入区电连接到所述基区(4)。
2.根据权利要求1所述的晶体管，其特征在于，所述插入区(8)至少部分延伸穿过所述基区(4)。
3.根据权利要求2所述的晶体管，其特征在于，所述插入区(8)完全延伸穿过所述基区(4)。
4.根据权利要求1所述的晶体管，其特征在于，所述插入区距所述基区(4)一段横向距离延伸。
5.根据权利要求4所述的晶体管，其特征在于，所述插入区从外部连接到所述基区(4)。
6.根据权利要求1-6中的任意一项所述的晶体管，其特征在于，插入区(8)的所述部分(8’)横向地延伸到基区(4)的边缘。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE9501385A SE515867C2 (sv) | 1995-04-13 | 1995-04-13 | Bipolär SOI-transistor |
| SE95013850 | 1995-04-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1181842A CN1181842A (zh) | 1998-05-13 |
| CN1083162C true CN1083162C (zh) | 2002-04-17 |
Family
ID=20397959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN96193285A Expired - Lifetime CN1083162C (zh) | 1995-04-13 | 1996-04-09 | 击穿电压增加的双极绝缘体上硅晶体管 |
Country Status (11)
| Country | Link |
|---|---|
| EP (1) | EP0820645B1 (zh) |
| JP (1) | JP4102434B2 (zh) |
| KR (1) | KR100372035B1 (zh) |
| CN (1) | CN1083162C (zh) |
| AU (1) | AU5351696A (zh) |
| CA (1) | CA2217049A1 (zh) |
| DE (1) | DE69622270T2 (zh) |
| ES (1) | ES2179941T3 (zh) |
| HK (1) | HK1010606A1 (zh) |
| SE (1) | SE515867C2 (zh) |
| WO (1) | WO1996032798A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8022506B2 (en) | 2004-12-28 | 2011-09-20 | Nxp B.V. | SOI device with more immunity from substrate voltage |
| FR2978614B1 (fr) * | 2011-07-25 | 2014-09-05 | Altis Semiconductor Snc | Substrat semi-conducteur comprenant des zones dopees formant une jonction p-n |
| JP6125866B2 (ja) * | 2013-03-26 | 2017-05-10 | 新日本無線株式会社 | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4766482A (en) * | 1986-12-09 | 1988-08-23 | General Electric Company | Semiconductor device and method of making the same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4233618A (en) * | 1978-07-31 | 1980-11-11 | Sprague Electric Company | Integrated circuit with power transistor |
| JPH02327A (ja) * | 1987-10-09 | 1990-01-05 | Fujitsu Ltd | 半導体装置 |
| US4843448A (en) * | 1988-04-18 | 1989-06-27 | The United States Of America As Represented By The Secretary Of The Navy | Thin-film integrated injection logic |
| US4902633A (en) * | 1988-05-09 | 1990-02-20 | Motorola, Inc. | Process for making a bipolar integrated circuit |
| US5237193A (en) * | 1988-06-24 | 1993-08-17 | Siliconix Incorporated | Lightly doped drain MOSFET with reduced on-resistance |
| US5262345A (en) * | 1990-01-25 | 1993-11-16 | Analog Devices, Inc. | Complimentary bipolar/CMOS fabrication method |
| JPH0479364A (ja) * | 1990-07-23 | 1992-03-12 | Sony Corp | 半導体装置の製造方法 |
| JPH04213219A (ja) * | 1990-12-07 | 1992-08-04 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路 |
| JP2654268B2 (ja) * | 1991-05-13 | 1997-09-17 | 株式会社東芝 | 半導体装置の使用方法 |
-
1995
- 1995-04-13 SE SE9501385A patent/SE515867C2/sv not_active IP Right Cessation
-
1996
- 1996-04-09 AU AU53516/96A patent/AU5351696A/en not_active Abandoned
- 1996-04-09 CN CN96193285A patent/CN1083162C/zh not_active Expired - Lifetime
- 1996-04-09 CA CA002217049A patent/CA2217049A1/en not_active Abandoned
- 1996-04-09 ES ES96910275T patent/ES2179941T3/es not_active Expired - Lifetime
- 1996-04-09 WO PCT/SE1996/000458 patent/WO1996032798A1/en active IP Right Grant
- 1996-04-09 DE DE69622270T patent/DE69622270T2/de not_active Expired - Lifetime
- 1996-04-09 EP EP96910275A patent/EP0820645B1/en not_active Expired - Lifetime
- 1996-04-09 JP JP53095296A patent/JP4102434B2/ja not_active Expired - Lifetime
- 1996-04-09 KR KR1019970707269A patent/KR100372035B1/ko not_active Expired - Lifetime
-
1998
- 1998-10-29 HK HK98111607A patent/HK1010606A1/xx not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4766482A (en) * | 1986-12-09 | 1988-08-23 | General Electric Company | Semiconductor device and method of making the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980703869A (ko) | 1998-12-05 |
| KR100372035B1 (ko) | 2003-06-19 |
| SE9501385D0 (sv) | 1995-04-13 |
| SE515867C2 (sv) | 2001-10-22 |
| JP4102434B2 (ja) | 2008-06-18 |
| JPH11503573A (ja) | 1999-03-26 |
| CN1181842A (zh) | 1998-05-13 |
| HK1010606A1 (en) | 1999-06-25 |
| DE69622270T2 (de) | 2003-02-06 |
| SE9501385L (sv) | 1996-10-14 |
| AU5351696A (en) | 1996-10-30 |
| ES2179941T3 (es) | 2003-02-01 |
| EP0820645A1 (en) | 1998-01-28 |
| CA2217049A1 (en) | 1996-10-17 |
| EP0820645B1 (en) | 2002-07-10 |
| DE69622270D1 (de) | 2002-08-14 |
| WO1996032798A1 (en) | 1996-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5412241A (en) | Method for making an improved high voltage thin film transistor having a linear doping profile | |
| US6700158B1 (en) | Trench corner protection for trench MOSFET | |
| JP3393148B2 (ja) | 高電圧パワートランジスタ | |
| CN1695255A (zh) | 半导体部件及其制造方法 | |
| JPH05259454A (ja) | 改良されたブレークダウン電圧特性を有する半導体装置 | |
| CN1129358A (zh) | 迁移率提高了的mosfet器件及其制造方法 | |
| WO1995016278A1 (en) | Lateral semiconductor-on-insulator (soi) semiconductor device having a buried diode | |
| CN1344032A (zh) | 半导体器件 | |
| CN1433083A (zh) | 双重扩散型mosfet及其半导体装置 | |
| CN1132238C (zh) | 半导体元件及其制造方法 | |
| JPH0517703B2 (zh) | ||
| CN1190832C (zh) | 半导体结构 | |
| JPH07202205A (ja) | 高い表面破壊電圧を有する半導体素子 | |
| CN1083162C (zh) | 击穿电压增加的双极绝缘体上硅晶体管 | |
| CN1612356A (zh) | 垂直dmos晶体管装置、集成电路及其制造方法 | |
| JPH0518267B2 (zh) | ||
| CN1110859C (zh) | 双极型晶体管及其制造方法 | |
| CN1708847A (zh) | 晶体管结构制造方法 | |
| JPH0629524A (ja) | 半導体装置の製造方法 | |
| JP3052975B2 (ja) | 半導体装置 | |
| US6043555A (en) | Bipolar silicon-on-insulator transistor with increased breakdown voltage | |
| US6894367B2 (en) | Vertical bipolar transistor | |
| CN1228859C (zh) | Soi金属氧化物半导体场效应晶体管 | |
| KR20040035131A (ko) | 반도체 소자의 접합 마감 구조 | |
| EP4064364A1 (en) | Semiconductor device including a trench strucure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: INFINEON TECHNOLOGIES AG Free format text: FORMER OWNER: ELLISON TELEPHONE CO., LTD. Effective date: 20040827 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20040827 Address after: Munich, Germany Patentee after: Infennian Technologies AG Address before: Stockholm Patentee before: Ericsson Telephone AB |
|
| CX01 | Expiry of patent term |
Granted publication date: 20020417 |
|
| EXPY | Termination of patent right or utility model |