KR920015375A - 반도체 기억 장치 - Google Patents

반도체 기억 장치 Download PDF

Info

Publication number
KR920015375A
KR920015375A KR1019920001096A KR920001096A KR920015375A KR 920015375 A KR920015375 A KR 920015375A KR 1019920001096 A KR1019920001096 A KR 1019920001096A KR 920001096 A KR920001096 A KR 920001096A KR 920015375 A KR920015375 A KR 920015375A
Authority
KR
South Korea
Prior art keywords
memory cell
peripheral circuit
point
short side
connection points
Prior art date
Application number
KR1019920001096A
Other languages
English (en)
Other versions
KR960001784B1 (ko
Inventor
다께시 후꾸다
Original Assignee
세끼모또 타다히로
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 타다히로, 닛본덴기 가부시끼가이샤 filed Critical 세끼모또 타다히로
Publication of KR920015375A publication Critical patent/KR920015375A/ko
Application granted granted Critical
Publication of KR960001784B1 publication Critical patent/KR960001784B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/922—Active solid-state devices, e.g. transistors, solid-state diodes with means to prevent inspection of or tampering with an integrated circuit, e.g. "smart card", anti-tamper

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

반도체 기억 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예의 반도체 기억 장치 전체를 개략적으로 도시한 평면도, 제2도는 제1도에 도시한 반도체 기억장치의 구체적 회로 구성을 도시한 회로도.

Claims (4)

  1. 반도체 기판의 표면에 제1방향으로 뻗는 제1 및 제2단변과 제1 방향과 직각 방향인 제2 방향으로 뻗는 제3 및 제4 단변으로 각각 둘러싸인 복수의 4각 평면형상의 메모리 셀 형성 영역, 복수의 메모리 셀 형성 영역이 제1방향으로 배열된 메모리 셀 형성부, 각 메모리 셀 형성 영역의 각각에 배열 형성된 복수의 메모리 셀, 메모리 셀 형성 영역내에서 각각 해당하는 복수의 메모리 셀을 접속하여 그 영역내에서 각각 제2방향으로 뻗어 형성된 제1 및 제2 비트선 쌍, 제 1단변에 따라 제1 단변에 대향해서 메모리 셀 형성 영역의 외측에 형성되어 제1 및 제2접속점을 갖는 제1주변 회로, 및 제2 단변을 따라 제2단변에 대향하여 메모리 셀 형성영역의 외측에 형성되어 제1 및 제2의 접속점을 갖는 제2 주변회로를 포함하고, 제1주변 회로와 제2주변 회로가 제1단변의 중점과 제2 중점을 연결하는 제1 중심선과 제3단변의 중점과 제4변의 중점을 연결하는 제2중심선과의 교점에 대해 점대칭으로 배치 형성되고, 제1 주변회로의 제1 및 제2 접속점에 제1비트 쌍이 접속되고, 제2 주변회로의 제1 및 제2 접속점에 제2 비트선 쌍이 접속되는 것을 특징으로 하는 반도체 기억 장치.
  2. 제1항에 있어서, 상기 제1 및 제2 주변 회로중 서로 인접하는 복수개를 상기 제1 방향으로 배열하는 것을 특징으로 하는 반도체 기억 장치.
  3. 제2항에 있어서, 상기 서로 인접하는 복수개의 제 1및 제2 주변 회로가 상기 교점을 통해 상기 제2 방향으로 뻗는 성분에 대해 선대칭으로 배치 형성되어 있는 것을 특징으로 하는 반도체 기억 장치.
  4. 제1, 2항 또는 제3항에 있어서, 상기 제1 및 제2 주변 회로가 감지 증폭기를 포함하는 것을 특징으로 하는 반도체 기억 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920001096A 1991-01-25 1992-01-25 반도체 기억 장치 KR960001784B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2550691 1991-01-25
JP91-25506 1991-01-25
JP91-025506 1991-01-25

Publications (2)

Publication Number Publication Date
KR920015375A true KR920015375A (ko) 1992-08-26
KR960001784B1 KR960001784B1 (ko) 1996-02-05

Family

ID=12167955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920001096A KR960001784B1 (ko) 1991-01-25 1992-01-25 반도체 기억 장치

Country Status (4)

Country Link
US (1) US5315138A (ko)
EP (1) EP0496406B1 (ko)
KR (1) KR960001784B1 (ko)
DE (1) DE69229067T2 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172169A (ja) * 1994-12-16 1996-07-02 Toshiba Microelectron Corp 半導体記憶装置
US7948094B2 (en) 2007-10-22 2011-05-24 Rohm Co., Ltd. Semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS538528A (en) * 1976-07-12 1978-01-26 Nec Corp Memory circuit
US4506347A (en) * 1981-02-20 1985-03-19 Mostek Corporation Placement of clock circuits for semiconductor memory
JPH0752757B2 (ja) * 1985-04-12 1995-06-05 株式会社日立製作所 半導体記憶装置
US4926224A (en) * 1988-06-03 1990-05-15 Texas Instruments Incorporated Crosspoint dynamic ram cell for folded bitline array
JPH07109878B2 (ja) * 1988-11-16 1995-11-22 株式会社東芝 半導体記憶装置

Also Published As

Publication number Publication date
EP0496406B1 (en) 1999-05-06
EP0496406A3 (ko) 1994-03-16
KR960001784B1 (ko) 1996-02-05
DE69229067T2 (de) 1999-12-09
DE69229067D1 (de) 1999-06-10
US5315138A (en) 1994-05-24
EP0496406A2 (en) 1992-07-29

Similar Documents

Publication Publication Date Title
KR920020515A (ko) 반도체 판독전용메모리
KR850002670A (ko) 마스터 슬라이스 반도체 장치
KR890016573A (ko) 반도체기억장치
KR890002886A (ko) 반도체 기억장치
KR950010093A (ko) 다이나믹형 반도체 기억장치
KR910005460A (ko) 반도체 메모리 장치
KR840005920A (ko) 반도체 집적회로 장치
KR910005307A (ko) 비트라인 접촉영역과 스토레이지 캐패시터 접촉영역을 갖는 반도체 메모리 장치
KR900010998A (ko) 반도체 집적회로 장치
KR900003889A (ko) 반도체 메모리회로
KR960032735A (ko) 계층비트선 구조를 가지는 반도체기억장치
KR870008316A (ko) 반도체 기억장치
KR880003415A (ko) 반도체 집적 회로
KR950021666A (ko) 반도체 장치
KR940012634A (ko) 반도체 메모리 장치
KR910001945A (ko) 반도체장치
KR840008540A (ko) 바이폴라트랜지스터와 mos 트랜지스터가 혼재하는 반도체 집적회로장치
KR960002349A (ko) 반도체 메모리 디바이스
KR920005341A (ko) 반도체 기억장치
KR970067369A (ko) 반도체 메모리 장치
KR910010715A (ko) 반도체 메모리
KR860004408A (ko) 반도체 메모리 장치
KR920015375A (ko) 반도체 기억 장치
KR910020896A (ko) 반도체집적회로
KR910003755A (ko) 박막 트랜지스터를 이용한 메모리소자 및 메모리 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050121

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee