KR960039363A - 반도체장치 및 그의 제조방법 - Google Patents

반도체장치 및 그의 제조방법 Download PDF

Info

Publication number
KR960039363A
KR960039363A KR1019950052631A KR19950052631A KR960039363A KR 960039363 A KR960039363 A KR 960039363A KR 1019950052631 A KR1019950052631 A KR 1019950052631A KR 19950052631 A KR19950052631 A KR 19950052631A KR 960039363 A KR960039363 A KR 960039363A
Authority
KR
South Korea
Prior art keywords
semiconductor device
ground
semiconductor substrate
wiring
line
Prior art date
Application number
KR1019950052631A
Other languages
English (en)
Other versions
KR100199274B1 (ko
Inventor
요시유키 이시가키
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR960039363A publication Critical patent/KR960039363A/ko
Application granted granted Critical
Publication of KR100199274B1 publication Critical patent/KR100199274B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Static Random-Access Memory (AREA)

Abstract

반도체장치 특히 SRAM(STATIC RANDOM ACCESS MEMORY)에 있어서, 메모리 셀의 구조를 배선 저항이 작기 때문에 판독동작을 안정화시켜 기생 트랜지스터에 의한 오동작이 적고, 또한 형성이 용이한 필드 패턴을 가지는 것으로 한다.
접지배선이나 워드선이 메모리 셀 내에 있어서 다른 배선의 위에 형성되지 않도록한 배선 위치로서 배선장을 제거하는 것으로 배선 저항을 저감하고, 이것에 의하여 판독동작의 안정화를 도모한다.
더 접지 배선을 반도체기판에 가까운 배선층에 의하여 형성한 것에 의하여, 종래 보다도 접지배선과 부하소자의 거리를 크게하기 때문에, 접지배선이 개생 트랜지스터의 게이트전극으로서 작용하고, 오동작하는 것을 억제되어 또, 필드배선의 향상을 간결로 하는 것이 가능하다.

Description

반도체장치 및 그의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예에 의한 반도체장치를 표시하는 도면.
제12도는 본 발명의 제2의 실시예의 반도체장치를 표시하는 도면.

Claims (16)

  1. 반도체기판 상에 절연막을 통하여 형성된 워드선과 접지배선을 포함하는 스태틱 랜덤 액세스 메모리를 가지는 반도체장치에 있어서, 적어도 메모리 셀내의 상기 워드선과 접지배선이 반도체기판의 일평면에서 가장 가까운 위치에 있는 도전성 배선이고, 또한 반도체기판의 일평면에 평행인 방향으로 서로 교차하는 것 없이 격리하며 형성된 것을 특징으로 하는 반도체장치.
  2. 반도체기판 상에 절연막을 통하여 형성된 워드선과 접지배선을 포함하는 스태틱 랜덤 액세스 메모리를 가지는 반도체장치에 있어서, 적어도 메모리 셀내의 상기 워드선과 접지배선이 반도체기판의 일평면에서 가장 가까운 위치에 있는 도전성 배선이고, 또한 반도체기판의 일평면에 평행으로 서로 교차하는것 없이 형성된 것을 특징으로 하는 반도체장치.
  3. 반도체기판 상에 절연막을 통하여 형성된 워드선과 접지배선을 포함하는 스태틱 랜덤 액세스 메모리를 가지는 반도체장치에 있어서, 적어도 메모리 셀 내의 상기 워드선과 접지배선이 반도체기판의 일평면에서 가장 가까운 위치에 있는 도전성 배선이고, 또한 반도체기판의 일평면에 평행으로 서로 교차하는 것 없이 동일 재료의 도전층에 의하여 형성된 것을 특징으로 하는 반도체장치.
  4. 제1항에 있어서, 상기 접지배선은 금속실리사이드선을 포함하는 반도체장치.
  5. 제2항에 있어서, 상기 접지배선은 금속실리사이드선을 포함하는 반도체장치.
  6. 제3항에 있어서, 상기 접지배선은 금속실리사이드선을 포함하는 반도체장치.
  7. 제1항에 있어서, 상기 SRAM은 적하장치로서 TFTS를 포함하는 반도체장치.
  8. 제2항에 있어서, 상기 SRAM은 적하장치로서 TFTS를 포함하는 반도체장치.
  9. 제3항에 있어서, 상기 SRAM은 적하장치로서 TFTS를 포함하는 반도체장치.
  10. 제1항에 있어서, 상기 SRAM은 단층의 폴리실리콘의 게이트전극을 포함하는 드라이버 트랜지스터를 포함하는 반도체장치.
  11. 제2항에 있어서, 상기 SRAM은 단층의 폴리실리콘의 게이트전극을 포함하는 드라이버 트랜지스터를 포함하는 반도체장치.
  12. 제3항에 있어서, 상기 SRAM은 단층의 폴리실리콘의 게이트전극을 포함하는 드라이버 트랜지스터를 포함하는 반도체장치.
  13. 제1항에 있어서, 반도체기판 내에 형성된 활성영역, 상기 활성영역상에 절연막을 통하여 형성된 접지배선을 구비하고, 상기 접지배선은 접지배선 바로밑의 활성여역을 채널영역으로 하는 인 핸스먼트형 트랜지스터의 게이트전극으로 되는 것을 특징으로 하는 반도체장치.
  14. 제2항에 있어서, 반도체기판 내에 형성된 활성영역, 상기 활성영역상에 절연막을 통하여 형성된 접지배선을 구비하고, 상기 접지배선은 접지배선 바로밑의 활성여역을 채널영역으로 하는 인핸스먼트형 트랜지스터의 게이트전극으로 되는 것을 특징으로 하는 반도체장치.
  15. 제3항에 있어서, 반도체기판 내에 형성된 활성영역, 상기 활성영역상에 절연막을 통하여 형성된 접지배선을 구비하고, 상기 접지배선은 접지배선 바로밑의 활성여역을 채널영역으로 하는 인핸스먼트형 트랜지스터의 게이트전극으로 되는 것을 특징으로 하는 반도체장치.
  16. 반도체기판 상에 절연막을 형성하는 것, 상기 절연막 상에 워드선 및 접지배선으로 되는 도전막을 형성하는 것과, 상기 절연막을 에칭스토퍼로서 사용함으로서 상기 도전막을 에칭하는 공정을 포함하는 것을 특징으로 하는 스태틱 랜덤 액세스메모리를 가지는 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950052631A 1995-04-24 1995-12-20 반도체장치 및 그의 제조방법 KR100199274B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7098178A JPH08293560A (ja) 1995-04-24 1995-04-24 半導体装置及びその製造方法
JP95-098178 1995-04-24

Publications (2)

Publication Number Publication Date
KR960039363A true KR960039363A (ko) 1996-11-25
KR100199274B1 KR100199274B1 (ko) 1999-06-15

Family

ID=14212784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052631A KR100199274B1 (ko) 1995-04-24 1995-12-20 반도체장치 및 그의 제조방법

Country Status (3)

Country Link
US (1) US5731618A (ko)
JP (1) JPH08293560A (ko)
KR (1) KR100199274B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3544126B2 (ja) 1998-10-15 2004-07-21 株式会社東芝 半導体装置の製造方法及び半導体装置
JP4308990B2 (ja) 1999-09-27 2009-08-05 株式会社ルネサステクノロジ 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4570331A (en) * 1984-01-26 1986-02-18 Inmos Corporation Thick oxide field-shield CMOS process
JPS62293670A (ja) * 1986-10-29 1987-12-21 Sony Corp 半導体メモリ装置
JPH01119058A (ja) * 1987-10-31 1989-05-11 Sony Corp メモリ装置
US5243219A (en) * 1990-07-05 1993-09-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having impurity diffusion region formed in substrate beneath interlayer contact hole
US5396100A (en) * 1991-04-05 1995-03-07 Hitachi, Ltd. Semiconductor integrated circuit device having a compact arrangement of SRAM cells
JPH0697392A (ja) * 1992-09-11 1994-04-08 Nec Kyushu Ltd 半導体記憶装置
US5422499A (en) * 1993-02-22 1995-06-06 Micron Semiconductor, Inc. Sixteen megabit static random access memory (SRAM) cell
US5354704A (en) * 1993-07-28 1994-10-11 United Microelectronics Corporation Symmetric SRAM cell with buried N+ local interconnection line

Also Published As

Publication number Publication date
US5731618A (en) 1998-03-24
KR100199274B1 (ko) 1999-06-15
JPH08293560A (ja) 1996-11-05

Similar Documents

Publication Publication Date Title
KR920018943A (ko) 반도체 기억장치
KR950021666A (ko) 반도체 장치
KR940015562A (ko) 액정표시소자 제조방법
KR970077655A (ko) 디램 셀, 디램 및 그의 제조 방법
KR100293079B1 (ko) 반도체장치
KR900008658A (ko) 반도체 장치
KR930010988A (ko) 반도체 메모리 셀
KR960039363A (ko) 반도체장치 및 그의 제조방법
KR970077683A (ko) 반도체 메모리 장치
JPH10163346A (ja) 半導体メモリのパワーライン配線構造
KR920000182A (ko) 디코더 회로
KR0158007B1 (ko) 소프트 에러 내성이 높은 스태틱 랜덤 엑세스 메모리 디바이스
KR950021667A (ko) Tft부하를 갖는 반도체 스태틱 메모리장치
KR940012631A (ko) 반도체 메모리장치
KR930014994A (ko) 반도체 집적 회로
KR970005033A (ko) 저저항 배선구조를 갖는 반도체장치 및 그 제조방법
KR0161809B1 (ko) 적층형 박막 트랜지스터를 가진 반도체 메모리장치
KR950004522A (ko) 차폐용 플레이트를 갖는 반도체소자 제조방법
KR970053972A (ko) 정전기 방지용 필드 트랜지스터 및 그의 제조방법
KR960039393A (ko) 에스램 셀 레이아웃 방법 및 그 에스램 셀 제조 방법
KR980006298A (ko) 정합 지연 워드선 스트랩
KR960002836A (ko) 반도체소자 및 그 제조방법
KR920008841A (ko) 반도체 장치의 평탄화 방법 및 반도체 장치
KR970024228A (ko) 반도체 장치의 구조(A structure of a semiconductor device)
KR20000006482A (ko) 반도체메모리장치및그의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040219

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee