KR100293079B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR100293079B1
KR100293079B1 KR1019980011009A KR19980011009A KR100293079B1 KR 100293079 B1 KR100293079 B1 KR 100293079B1 KR 1019980011009 A KR1019980011009 A KR 1019980011009A KR 19980011009 A KR19980011009 A KR 19980011009A KR 100293079 B1 KR100293079 B1 KR 100293079B1
Authority
KR
South Korea
Prior art keywords
contact
transistor
source
semiconductor device
diffusion layer
Prior art date
Application number
KR1019980011009A
Other languages
English (en)
Other versions
KR19980080856A (ko
Inventor
나오끼 가사이
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19980080856A publication Critical patent/KR19980080856A/ko
Application granted granted Critical
Publication of KR100293079B1 publication Critical patent/KR100293079B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

최소 크기, 향상된 성능 및 균일성을 갖는 다수의 절연 게이트 효과 트랜지스터를 갖는 집적 회로를 포함한 반도체 장치를 제공하는데 본 발명의 목적이 있다. 절연 게이트 필드 효과 트랜지스터의 소스 직경을 직경보다 크게 함으로써 소스 저항을 저항보다 작 설정하여, 트랜지스터의 전류 구동 능력을 향상시키고 상기 능력의 변동을 저감시킨다.

Description

반도체 장치{SEMICONDUCTOR DEVICE COMPRISING HIGH DENSITY INTEGRATED CIRCUIT HAVING A LARGE NUMBER OF INSULATED GATE FIELD EFFECT TRANSISTORS}
본 발명은 다수의 절연 게이트 전계 효과 트랜지스터를 갖는 고밀도 집적 회로를 포함한 반도체 장치에 관한 것으로, 더 상세하게는, 트랜지스터 성능에 반하는 컨택트 저항의 영향을 감소시키면서 트랜지스터의 고밀도 집적화를 목적으로 하는 반도체 장치에 관한 것이다.
반도체 소자의 소형화에 따른 집적 밀도의 향상에 따라, 예를 들어, 동적 랜덤 액세스 메모리(DRAM)의 메모리 용량은 3년내에 4배정도 증가되었다. 정보를 저장하기 위한 메모리 셀의 면적은 소자의 크기를 축소시킴에 따라 감소되었음은 물론이다. 또한 메모리 셀에 저장된 정보를 기입 및 판독하기 위한 주변 회로용으로 사용된 소자의 크기를 감소시킴으로써 전술한 집적 기술의 향상이 이루어져왔다.
DRAM의 중요한 주변 회로중의 하나가 센스 증폭기이다. 도 1은 전형적인 센스 증폭기를 도시하는 회로도로서, 접혀진(folded) 비트선 구조의 공유 센스 증폭기이다. 센스 증폭기는 한씩의 비트선(BLa 및 BLb)을 포함하고, 센스 증폭기의 양측상의 메모리 셀 어레이 영역(251a 및 251b)까지 확장된다. 각 비트선(BLa 및 BLb)은 스위치로서 동작하는 트랜지스터를 통하여 입/출력 라인(I/Oa 및 I/Ob)에 접속된다.
또한, 셀 어레이 메모리 영역중 하나를 선택하기 위한 전송 게이트(TG), 비트선 등화 회로에 접속된 PDL 및 HVCD, 및 증폭기 회로(254)가 제공된다. N 채널 트랜지스터(252a, 252b) 및 P 채널 트랜지스터(253a, 253b)로 구성된 두개의 CMOS 인버터의 입력 및 출력이 서로 교차하고 있는 증폭기 회로(254)는 비트선(BLa 및 BLb)에 접속된다. N 채널 트랜지스터로 구성된 플립-플롭은 센스 증폭기 구동 라인(SAN)에 접속되는 한편, P 채널 트랜지스터로 구성된 플립-플롭은 센스 증폭기 구동 라인(SAP)에 접속된다.
센스 증폭기는 메모리 셀에 저장된 전하에 의해 비트선중 하나에 판독되는 작은 전위차를 검출하기 위한 기능을 갖도록 요구된다. 고성능 센스 증폭기를 얻기 위한 중요 항목으로는 비트선(BLa 및 BLb)쌍의 비트선 용량, 비트선에 접속된소자의 성능과, 배선 및 컨택트의 저항이 동일한 것등을 들 수 있다. 특히 그 중에서도, 증폭기 회로(254)를 구성하는 트랜지스터 쌍의 성능의 밸런스가 상호 동일한 것이 중요하다.
그러므로, 한 쌍의 비트선 및 비트선들에 접속될 소자를 구성하는 구성 요소 패턴의 형상 및 래이아웃을 동일하게 하는 것이 바람직하다. 도 2는 전형적인 증폭기 회로(254)의 래이아웃 패턴을 도시한다. 센스 증폭기들은 메모리 셀 어레이에 따라 정렬되기 때문에, 래이아웃 패턴을 용이하게 설명하기 위해 4개의 증폭기들에 대한 패턴을 도시한다. 도 2에 도시된 증폭기 회로는 공유 센스 증폭기의 구조를 갖는다. 증폭기 회로(254)의 패턴폭은 메모리 셀의 패턴폭의 2배 즉, 증폭기 회로(254)의 비트선의 피치는 메모리 셀의 비트선의 피치의 2배이다.
이하, 증폭기 회로의 구조를 좀더 상세히 설명할 것이다. 각 패턴의 크기에 대해, 최소 설계 크기 0.25㎛의 제1 세대 256 DRAM의 크기를 예로 든다. 일반적으로, 주변 회로 영역의 설계 치수는 메모리 셀 어레이 영역에서 사용되는 최소 설계 크기보다 큰 값으로 설정된다. 메모리 셀의 비트선 피치는 0.6㎛이다. 센스 증폭기 영역의 비트선 피치는 1.2㎛이고, 한 개의 증폭기 회로폭은 2.4㎛이다.
도 3에 도시된 바와 같이, P웰(204)은 P-형 실리콘 기판(203)의 표면상의 N채널 트랜지스터 영역(201)에 형성되고, N웰(205)은 P 채널 트랜지스터 영역(202)에 형성된다. 두개의 영역(204 및 205)은 통상의 선택적 산화법으로 형성된 필드 산화막(206)에 의해 분리된다.
필드 산화막(206) 이외의 트랜지스터를 형성하는 영역에, 게이트산화막(207)이 형성된다. 게이트 산화막(207)과 필드 산화막(206)의 표면상의 원하는 영역에, N 채널 트랜지스터 및 P 채널 트랜지스터의 게이트 전극으로서 동작하고, 각각의 폭이 0.7㎛이며 N형 폴리실리콘층으로 구성된 N 게이트 전극(208) 및 P 게이트 전극(209)이 형성된다.
필드 산화막(206)과 N 게이트 전극(208)이 형성된 영역을 제외한 P웰(204)의 표면상에, N 채널 트랜지스터의 소스 드레인으로서 동작하는 N형 확산층(210)이 형성된다. 필드 산화막(206)과 P 게이트 전극(209)이 형성된 영역을 제외한 N웰(205)의 표면상에, P 채널 트랜지스터의 소스 드레인으로서 동작하는 P형 확산층(211)이 형성된다.
층간 절연막(219)의 원하는 영역에 N 채널 트랜지스터의 드레인 기능을 하는 N형 확산층(210)과 비트선(216)을 접속하는 직경 0.4㎛의 N 드레인 컨택트(212), P 채널 트랜지스터의 드레인 기능을 하는 P형 확산층(211)과 비트선(216)을 접속하는 직경 0.4㎛의 P 드레인 컨택트(213), N게이트 전극(208)과 비트선(216)을 접속하는 직경 0.4㎛의 N게이트 컨택트(214), 및 P 게이트 전극(209)과 비트선(216)을 접속하는 직경 0.4㎛의 P 게이트 컨택트(215)가 형성된다.
상기에서, N 드레인 컨택트(212), N 게이트 컨택트(214), P 드레인 컨택트(213) 및 P 게이트 컨택트(215) 제각기는 TiN/Ti 및 텅스텐으로 구성된 베리어 메탈로 매립된 컨택트 플러그로 형성된다. 층간 절연막(219)의 원하는 영역에는, 두개의 N 채널 트랜지스터의 공통 소스 기능을 하는 N형 확산층(210)과 SAN 배선(220)을 접속하는 두개의 N 채널 트랜지스터에 공통으로 사용되는 직경 0.4㎛의N 소스 컨택트(212)와, 두개의 P채널 트랜지스터에 공통으로 사용되고 두개의 P 채널 트랜지스터의 공통 소스 기능을 하는 P형 확산층(211)과 SAP 배선(221)을 접속하는 직경 0.4㎛의 P 소스 컨택트(218)가 형성된다. N 소스 컨택트(217) 및 P 소스 컨택트(218) 각각은 TiN/Ti 및 텅스텐으로 구성된 베리어 메탈로 매립된 컨택트 플러그로 형성된다.
반도체 소자의 집적화는 설계 규칙(scaling rule)에 따라 소자의 크기를 축소시킴으로써 실행되어 왔다. 소자들의 크기를 축소시킬 때 문제를 야기시키는 기생 저항의 영향을 설명하기 위해, 트랜지스터와 트랜지스터의 전류 경로에 있는 저항을 구성하는 구성 요소가 도 4에 도시되어 있다. 설계 규칙에 따르면, 전압이 소자 크기의 축소에 비례하여 저하되는 일정 전계에서, 트랜지스터의 채널 저항(Rch)은 일정하게 유지된다. 반면, 소자 크기가 축소될 때 컨택트 또는 배선과 같은 기생 구성 요소의 저항은 증가한다. 예를 들어, 배선 저항(Rws, Rwd), 배선과 확산층을 접속하는 플러그 저항(Rps, Rpd) 및 확산층 저항(Rds, Rdd)은 스케일의 축소에 반비례하여 증가한다. 컨택트 면적에 반비례하여 증가하는 플러그와 확산층 사이의 컨택트 저항(Rcs, Rcd)은 컨택트의 직경의 제곱에 반비례하여 증가한다.
소자가 더 큰 직경(예를 들어, 1㎛보다 큰)을 갖는 경우, 전술의 기생 저항은 채널 저항에 비해 충분히 작은 값을 갖기 때문에, 트랜지스터의 전류 구동 능력에는 거의 영향을 미치지 않는다. 그러나, 소자가 0.5㎛ 이하로 축소되는 경우, 기생 저항, 특히 컨택트 저항값은 채널 저항에 반하여 너무 커서 무시할 수 없는값으로 증가된다.
예로서, 도 5는 N형 확산층과 알루미늄 전극을 접속하는 TiN/Ti 베리어 메탈과 텅스텐으로 매립된 컨택트 저항과 컨택트 직경 사이의 관계를 예로서 도시한다. 컨택트 직경이 0.4㎛일 때, 컨택트 저항은 수십Ω 정도까지 증가되고 또한, 변동 범위를 나타내는 표준 편차가 증가한다. 컨택트 직경의 감소에 따른 컨택트 저항 증가 및 변동은 도 6에 도시된 바와 같은 드레인 전류의 감소 및 표준 편차의 증가를 야기시키는데, 즉, 트랜지스터의 전류 구동 능력에도 영향을 준다. 또한, 전류 구동 능력의 감소된 양은 컨택트 저항의 증가로 예상값보다 더 크다. 예를 들어, 전류(Id)는 기생 저항(주로 컨택트 저항 Rcs 또는 Rcd)에 의해 야기된 I·R 전압 강하(drop)에 기인하여 N 채널 트랜지스터를 통하여 흐를 때, 트랜지스터의 소스 및 드레인 전압은 외부로부터 공급된 전압에 따라 변한다. N 채널 트랜지스터의 경우, 외부 소스 단자, 드레인 단자, 게이트 단자 및 기판 단자로 공급된 전압을 각각 Vs, Vd, Vg 및 Vb(Vd>Vs)라 할 때, N 트랜지스터내의 소스 전위와 드레인 전위는 Vs + Id·Rcs 및 Vd - Id·Rcd가 된다.
일반적으로, 통상의 정상 상태에서 트랜지스터의 동작 범위 내에 있는 전류는 게이트 단자 및 기판 단자를 통하여 흐르지 않는다. 그러므로, Vg 및 Vb는 트랜지스터 내에서 동일한 값이다. 그러나, 트랜지스터 특성에 있어서 중요한 의미를 갖는 게이트 전위와 기판 전위가 표준 전위차로 작용하는 소스 전위에 대한 전위이기 때문에, 실제 게이트 전위 및 기판 전위는 다음의 수학식과 같이 나타낸다.
이는 게이트 전위와 기판 전위가 감소함을 의미한다. 그러므로 트랜지스터를 통하여 흐르는 드레인 전류는 기생 컨택트 저항에서뿐 아니라, 표준 소스 전위에서의 변화에 따라 감소될 수 있다.
즉, 해결해야 하는 제1 과제는 트랜지스터의 전류 구동 능력의 크기가 0.5㎛ 이하인 경우로, 소스측의 기생 소스 컨택트 저항 및 그 변동의 증가는 트랜지스터의 전류 구동 능력의 저하 및, 트랜지스터 특성의 변동의 증가를 야기시킬 수 있다.
해결해야할 제2 과제는 컨택트 저항의 변동에 따른 트랜지스터의 특성의 언밸런스가 플립-플롭 회로의 성능을 감퇴시킬 수 있고, 집적 회로의 신뢰도를 감소시킬 수 있다는데 있다.
본 발명은 최소 크기의 트랜지스터의 성능 향상 및 그의 성능의 균일성을 향상시킨 다수의 절연 게이트 전계 효과 트랜지스터를 갖는 고밀도의 집적 회로를 포함하는 반도체 장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위해, 본 발명에 따른 반도체 장치는, 전계 효과 트랜지스터를 포함하는 반도체 장치에 있어서, 전계 효과 트랜지스터는, 소스 컨택트 저항이 드레인 컨택트 저항보다도 작은 절연 게이트 전계 효과 트랜지스터로서, 상기 절연 게이트 전계 효가 트랜지스터의 소스 컨택트 플러그는 텅스텐 층으로 이루어지고, 드레인 컨택트 플러그는 폴리실리콘층으로 이루어져 있다.
또한, 상기 소스 컨택트 플러그의 주위에는 티탄 또는 질화 티탄으로 이루어진 베리어 메탈을 갖는다.
상기 절연 게이트 전계 효과 트랜지스터는 플립플롭 쌍으로 이루어진 트랜지스터로서 이용된다.
본 발명의 반도체 장치에 따르면, 트랜지스터의 소스 컨택트 저항은 트랜지스터의 드레인 컨택트 저항보다 더 낮다. 그러므로, 트랜지스터 전류 구동 능력의 증가 및 트랜지스터 특성의 균일화를 달성하는 한편, 고집적화 또한 달성할 수 있다. 그 결과, 플립-플롭 증폭기 회로를 사용하여 집적 회로의 동작을 안정화시킨다.
상기 및 다른 목적, 특성, 및 본 발명의 장점은 본 발명의 바람직한 실시예를 설명하는 첨부된 도면을 토대로 한 이하의 설명에서 명백해질 것이다.
도 1은 (본 발명에 적용 가능한) 종래 기술의 반도체 장치의 도시된 DRAM 센스 증폭기의 회로도.
도 2는 종래 기술의 반도체 장치의 증폭기 회로의 구성을 도시하는 평면도.
도 3은 종래 기술의 반도체 장치의 트랜지스터 영역의 구성을 도시하는 단면도.
도 4는 (본 발명에 적용 가능한)트랜지스터의 현재 경로에 존재하고 있는 종 트랜지스터와 레지스터를 구성하는 구성 요소를 도시하는 도면.
도 5는 (본 발명에 적용 가능한) 직경과 표준 편차에 대하여 저항 변화를 도시하는 도면.
도 6은 (본 발명에 적용 가능한) 직경과 표준 편차에 대하여 트랜지스터의 전류 변화를 도시하는 도면.
도 7은 본 발명의 반도체 장치의 1의 증폭기 회로의 구성을 도시하는 평면도.
도 8은 도 7의 선(A-A)을 따라 취한 단면도.
도 9는 본 발명의 실시예 2를 도시하는 평면도.
도 10은 도 9의 선(A-A)을 따라 취한 단면도.
도 11은 본 발명의 실시예 3을 도시하는 평면도.
도 12는 도 11의 선(A-A)을 따라 취한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
303: 실리콘 기판
304: 게이트 전극
305: 드레인 콘덴서
316: 드레인 배선
317: 소스 컨택트
318: 소스 배선
331: 드레인 확산층
332: 소스 확산층
본 발명의 바람직한 실시예를 도면을 참조하여 이하에서 기술할 것이다.
(실시예1)
도 7은 본 발명의 실시예 1에 따른 반도체 장치를 구성하는 증폭기 회로를 도시하는 평면도이다. 도 8은 도 7의 선 A-A를 따라 취해진 단면도이다. 여기서, 본 발명의 실시예 1을 0.25㎛ 설계 규칙에 의거 256M 비트 DRAM에 적용한다.
도 7 및 도 8을 참조하면, 메모리 셀의 비트선(116)의 피치는 0.6㎛이다. 센스 증폭기 영역의 비트선(116) 피치는 1.2㎛이다. N채널 트랜지스터 영역(101)의 P형 실리콘 기판(103)의 표면상에 P웰(104)이 형성되고, P 채널 트랜지스터 영역(102)에는 N웰(105)이 형성된다. 두개의 영역(104 및 105)은 통상의 선택적 산화 방법으로 형성된 필드 산화막에 의해 분리된다.
게이트 산화막(107)은 필드 산화막(106) 영역을 제외한 트랜지스터를 구성하는 영역에 형성된다. 게이트 산화막(107)과 필드 산화막(106)의 표면상의 원하는 영역에, 각각이 0.7㎛폭을 갖고 N형 폴리실리콘층으로 형성되어 제각기 N채널 트랜지스터와 P채널 트랜지스터의 게이트 전극으로서 기능을 하는 N 게이트 전극(108) 및 P 게이트 전극(109)이 형성된다.
필드 산화막(106) 및 N 게이트 전극이 형성되는 영역 이외의 P웰(104)의 표면상에, N형 확산층(110)이 형성되고, 필드 산화막(106)과 P 게이트 전극(109)이 형성되는 영역 이외의 N웰(105)의 표면상에는 P형 확산층(111)이 형성된다.
층간 절연막(119)의 원하는 영역에, N채널 트랜지스터의 드레인 기능을 하는 N형 확산층(110)과 비트선(116)을 접속하는 직경 0.4㎛의 N 드레인 컨택트(112)와, N 게이트 전극(108)과 비트선(116)을 접속하는 직경 0.4㎛의 N 게이트 컨택트(114)와, P형 확산층(111)과 비트선(116)을 접속하는 직경 0.4㎛의 P 드레인 컨택트(113), 및 P 게이트 전극과 비트선(116)을 접속하는 직경이 0.4㎛의 P 게이트 전극(115)이 형성된다. 여기서, N 드레인 컨택트(112), N 게이트 컨택트(114), P 드레인 컨택트(113) 및 P 게이트 컨택트(115)는 TiN/Ti 및 텅스텐으로 구성된 베리어 메탈로 매립된 컨택트 플러그로 형성된다.
층간 절연막(119)의 원하는 영역에, 두개의 N 채널 트랜지스터의 공통 소스로서 기능을 하는 N형 확산층(110)과 SAN 배선(120)을 접속하는 두개의 N 채널 트랜지스터에 공통으로 사용되는 직경 0.6㎛의 N 소스 컨택트(117)와, 두개의 P 채널 트랜지스터의 공통 소스 기능을 하는 P형 확산층(111)과 SAP 배선(121)을 접속하는 두개의 P 채널 트랜지스터에 공통으로 사용되는 직경 0.6㎛의 P 소스 컨택트(118)가 형성된다. N 소스 컨택트(117) 및 P 소스 컨택트(118)의 각각은 TiN/Ti 및 텅스텐으로 구성된 베리어 메탈로 매립된 컨택트 플러그로 형성된다.
본 발명의 실시예 1에서, 종래 기술과 명백히 다른 점은 N 소스 컨택트(117)의 컨택트 직경과 P 소스 컨택트(118)의 컨택트 직경이 0.4㎛에서 0.6㎛까지 0.2㎛씩 증가된다는 것이다. 즉, 도 5에 도시된 바와 같이, N 소스 컨택트 저항은 약 60Ω에서 약 6Ω까지 감소되어, P 소스 컨택트 또한 상당량 감소된다.
N 소스 컨택트(117)와 P 소스 컨택트(118)의 컨택트 직경을 0.2㎛씩 증가시키기 위해, N 소스 컨택트(117)에 접속된 N형 확산층(110)의 폭을 0.2㎛씩 증가시키는 것이 필요하다. N 소스 컨택트 영역(117)에 접속된 N형 확산층(110)이 두개의 N 채널 트랜지스터에 공통으로 사용되기 때문에, 만약 증폭기 회로 패턴을 형성하는 패턴 폭이 변화하지 않는다면, 증폭기 회로의 소자를 형성하는 영역은 0.2㎛씩 증가되고, 소자를 분리시키기 위한 필드 산화막(106)의 폭은 0.2㎛씩 감소된다. 유사하게, P 채널 트랜지스터 영역(102)에서 소자들을 분리시키기 위한 필드 산화막(106)의 폭은 0.2㎛씩 감소한다.
도 2에 도시된 종래 기술에서, 소자를 분리시키기 위한 필드 산화막(106)의 폭은 1.0㎛이다. 반면, 실시예 1에서는 필드 산화막(106)의 폭이 0.8㎛로 감소되었다. 생산 공정을 변경시키지 않고도 소자들을 분리시키기 위한 0.8㎛폭의 막을 생산할 수 있기 때문에, 마스크 패턴을 변화시키는 것만으로도 이를 쉽게 달성할 수 있다.
N 드레인 컨택트(112)와 P 드레인 컨택트(113)의 컨택트 직경을 0.4㎛에서 0.6㎛로 증가시키기 위해, 드레인측 상의 컨택트 저항을 감소시킬뿐 아니라, 소자들을 분리시키기 위한 필드 산화막(106)의 폭을 0.4㎛로 감소시켜야만 한다. P 채널 트랜지스터 영역(102)에서, 0.4㎛의 소자 분리폭을 갖는 통상의 선택적 산화 방법으로 형성된 필드 산화막(106)을 사용한 소자 분리 방법으로 상기 목적을 달성하는 것은 어렵다. 그러므로, 새로운 소자 분리 방법의 도입과 같은 생산 프로세스의 큰 변화가 요구되나, 마스크 패턴의 변경만으로는 불가능하다.
(실시예 2)
다음, 실시예 2를 도면을 참조하여 기술할 것이다.
도 9는 본 발명의 실시예 2에 따른 반도체 장치를 구성하는 증폭기 회로를 도시하는 평면도이다. 도 10은 도 9의 선(A-A)을 따라 취한 단면도이다. 또한 본 발명의 실시예 2는 0.25㎛ 설계 규칙에 의거 256M-비트 DRAM에 적용될 수 있다.
도 9 및 도 10을 참조하면, 메모리 셀의 비트선(116)의 피치는 0.6㎛이다. 센스 증폭기 영역의 비트선(116)의 피치는 1.2㎛이다. P형 실리콘 기판(103)의 표면상에, N 채널 트랜지스터 영역(101)의 P웰(104)이 형성되고, P채널 트랜지스터 영역(102)에는 N웰(105)이 형성된다. 필드 산화막(106)에 의해 분리된 두개의 영역(104 및 105)은 통상의 선택적 산화 방법으로 형성된다.
필드 산화막(106)의 영역 이외에 트랜지스터를 구성하는 영역에 게이트 산화막(107)이 형성된다. 게이트 산화막(107) 및 필드 산화막(106)의 표면상의 원하는 영역에, 각각의 폭이 0.7㎛이고 N형 폴리실리콘층으로 형성되어 각각 N 채널 트랜지스터 및 P 채널 트랜지스터의 게이트 전극 기능을 하는 N 게이트 전극(108) 및 P 게이트 전극(109)이 형성된다.
N 게이트 전극(108)과 P 게이트 전극(109)의 상부에 실리콘 산화막으로 구성된 제1 보충 절연막(123)이 형성된다. 필드 산화막(106)과 N 게이트 전극(108)이 형성된 영역 이외의 P웰(104)의 표면상에, N형 확산층(110)이 형성되고, 필드 산화막(106)과 P 게이트 산화막(109)이 형성된 영역 이외의 N웰(105)의 표면상에, P형 확산층(111)이 형성된다.
적어도 N 드레인 컨택트(112)가 형성된 N형 확산층(110), P 드레인 컨택트(113)가 형성된 P형 확산층(111), N 게이트 전극(108) 및 P 게이트 전극(109)의 측면들을 덮는 실리콘 산화막으로 구성된 제2 보호 절연막(124)이 형성된다. N 소스 컨택트가 형성되는 N형 확산층(110)의 표면 및 P 소스 컨택트가 형성되는 P형 확산층(111)상의 표면상에 필드 산화막(106) 및, N 게이트 전극(108)의 측면 및 P 게이트 전극(109)의 측면에 형성된 제2 보호 절연막에 의해 고정된 영역에 TiSi2로된 실리사이드층(122)이 형성된다.
층간 절연막(119), 제1 보호 절연막(123) 및 제2 보호 절연막(124)의 원하는 영역에서, N 채널 트랜지스터의 드레인 기능을 하는 N형 확산층(110)과 비트선(116)을 접속하는 직경이 0.4㎛인 N 드레인 컨택트(112)와, N 게이트전극(108)과 비트선(116)을 접속하는 직경 0.4㎛의 N 게이트 컨택트(114)와, P 채널 트랜지스터의 드레인 기능을 하는 P형 확산층(111)과 비트선(116)을 접속하는 직경 0.4㎛의 P 드레인 컨택트(113), 및 P 게이트 전극(109) 및 비트선(116)을 접속하는 직경 0.4㎛의 P 게이트 컨택트(115)가 형성된다. 상기에서, N 드레인 컨택트(112), N 게이트 컨택트(114), P 드레인 컨택트(113) 및 P 게이트 컨택트(115)가 TiN/Ti 및 텅스텐으로 구성된 베리어 메탈로 매립된 컨택트 플러그로 구성된다. 층간 절연막(119)의 원하는 영역에서, 두개의 N 채널 트랜지스터의 공통 소스 기능을 하는 N형 확산층(110)의 표면상에 형성된 실리사이드층(122)과 SAN 배선(120)을 접속하는 두개의 N 채널 트랜지스터에 공통으로 사용되는 직경 0.4㎛의 N 소스 컨택트(117)가 형성되고, 두개의 P채널 트랜지스터의 공통 소스 기능을 하는 P형 확산층(111)의 표면상에 형성된 실리사이드층(122)과 SAP 배선(121)을 접속하는 두개의 P 채널 트랜지스터에 공통으로 사용되는 직경 0.4㎛의 P 소스 컨택트(118)가 형성된다. 각 소스 컨택트(117)와 P 소스 컨택트(118)는 TiN/Ti 및 텅스텐으로 구성된 베리어 메탈로 매립된 컨택트 플러그로 구성된다.
본 발명의 제2 실시예에 있어서, 종래 기술과의 차이점은 실리사이드층(122)이 소스 컨택트가 형성되는 영역에만 형성된다는데 있다. 실리사이드층(122)은 확산층과 컨택트 플러그 사이의 컨택트 저항을 감소시키는데 그 목적이 있다. 실리사이드층(122)은 컨택트 직경이 0.4㎛만큼 작을 때 조차 확산층의 전체면상에 형성되기 때문에, 컨택트 면적이 실제로 증가되고, 컨택트 저항은 감소된다.
드레인 컨택트를 형성하는 확산층상에 실리사이드층을 형성하는 것이 가능하다. 이 경우, 확산층과 웰 사이에 접합 누설 전류의 증가를 방지하기 위해, 실리사이드층을 형성한 확산층의 영역을 실리사이드층을 형성하지 않는 경우에 비해 더 깊이 만들 필요가 있다.
고전압이 드레인에 인가되기 때문에, 드레인 접합이 깊어질 때 트랜지스터의 쇼트 채널 효과에 기인한 임계 전압에서 현저한 전압 강하가 관찰된다.
상기 저하를 억제하기 위해, 게이트 전극의 폭을 증가시켜야만 하며, 이는 트랜지스터의 전류 구동 능력의 감퇴라는 다른 문제를 야기시킨다.
비록 본 발명에 따른 실리사이드층(122) 형성이 종래의 기술과 비교하여 더 많은 생산 프로세스를 요구하더라도, 소스 컨택트의 직경을 증가시킬 필요는 없다. 그러므로, 이는 고밀도 집적에 사용되는 소자를 축소시키기 위한 유리한 방법이다.
(실시예 3)
다음, 본 발명의 실시예 3을 도면을 참조하여 기술할 것이다.
도 11은 본 발명의 실시예 3에 따른 반도체 장치를 구성하는 증폭기 회로를 도시하는 평면도이다. 도 12는 도 11의 선(A-A)을 따라 취한 단면도이다. 여기서, 실시예 3을 0.25㎛ 설계 규칙에 의거 256m 비트 DRAM에 적용하여, 메모리 셀의 캐패시터가 비트선의 상부에 형성된다.
도 11 및 도 12를 참조하면, 메모리 셀의 비트선(116)의 피치는 0.6㎛이다. 센스 증폭기 영역에서 비트선(116)의 피치는 1.2㎛이다. N 채널 트랜지스터 영역(101)에서 P형 실리콘 기판(103)의 표면상에 P웰(104)이 형성되고, P 채널 트랜지스터 영역(102)에는 N웰이 형성된다. 두개의 영역(104 및 105)은 통상의 선택적 산화 방법으로 형성된 필드 산화막(106)에 의해 분리된다.
필드 산화막(106)이 형성된 영역 이외의 트랜지스터가 형성된 영역에 게이트 산화막(107)이 형성되고, 게이트 산화막(107) 및 필드 산화막(106)의 표면상의 원하는 영역 상에, N 채널 트랜지스터 및 P 채널 트랜지스터의 게이트 전극 기능을 하는 직경이 0.7㎛이고 N형 폴리실리콘층으로 형성된 N 게이트 전극(108) 및 P 게이트 전극(109)이 형성된다.
필드 산화막(106)과 N 게이트 전극(108)이 형성된 영역을 제외한 P웰(104)의 표면상에, N형 확산층(110)이 형성된다. 필드 산화막(106)과 P 게이트 전극(109)이 형성된 이외의 영역에 N웰의 표면상에, P형 확산층(211)이 형성된다. 층간 절연막(119)의 원하는 영역에, N 채널 트랜지스터의 드레인 기능을 하는 N형 확산층(110)과 비트선(116)을 접속하는 직경 0.4㎛의 N 드레인 컨택트(112)와, N 게이트 전극(108)과 비트선(116)을 접속하는 직경 0.4㎛의 N 게이트 전극(114)과, P 게이트 전극(109)과 비트선(116)을 접속하는 직경 0.4㎛의 P 게이트 전극(115)이 형성된다. 여기서, N 드레인 컨택트(112), N 게이트 컨택트(114), 및 P 게이트 컨택트(115)는 N형 폴리실리콘을 매립하는 컨택트 플러그로 구성된다. 비트선(116)은 텅스텐 실리콘층으로 구성된다.
층간 절연막(119)의 원하는 영역에, 드레인으로서 기능을 하는 P형 확산층(111)과 컨택트 배선(126)을 접속하는 직경 0.4㎛의 P 드레인 컨택트(113)와, 비트선(116)과 접속 배선(126)을 접속하는 직경 0.4㎛의 배선 접속 컨택트(128)와, 두개의 N 채널 트랜지스터의 공통 소스로서 기능을 하는 N형 확산층(110)과 SAN 배선(120)을 접속하는 두개의 N 채널 트랜지스터에 공통으로 사용되는 직경 0.6㎛의 N 소스 컨택트(112), 및 두개의 P 채널 트랜지스터의 공통 소스로서 동작하는 P형 확산층(111)과 SAP 배선(121)을 접속하는 두개의 P 채널 트랜지스터에 공통으로 사용되는 직경 0.6㎛의 P 소스 컨택트(118)가 형성된다. 여기서, P 드레인 컨택트(113), 배선 접속 컨택트(125), N 소스 컨택트(117) 및 P 소스 컨택트(118)는 TiN/Ti와 텅스텐 플러그로 구성된 베리어 메탈층(127)으로 매립된다.
본 발명의 실시예 3에서, 실시예 1과의 차이점은 텅스텐 실리사이드층 및 N형 확산층(110)으로 구성된 비트선(116)을 접속하는 N 드레인 컨택트에 N형 폴리실리콘을 매립하는데 폴리실리콘 플러그가 사용된다는 것이다.
N형 폴리실리콘 및 N 확산층이 기본적으로 동질의 물질로 이루어지기 때문에 그 컨택트 저항이 낮은 반면, 텅스텐 실리사이드로된 비트선과 N형 폴리실리콘 간의 컨택트 저항 및 폴리실리콘 플러그 자체의 컨택트 저항은 높다. 그러므로, 상기 실시예에서 N 소스 컨택트 저항보다 N 드레인 컨택트 저항이 높다는 결점을 갖는다 하더라도, 상기 실시예가 내열성의 비트선을 사용함에 의해 비트선 상에 캐패시터가 형성된 메모리 셀 구조에 따라 저장 용량이 증가한다는 간접적 장점을 갖는다. 비록 상기 메모리 셀의 구조를 도입함으로써 드레인 컨택트 저항이 증가한다 하더라도, 소스 컨택트 저항은 증가하지 않는다.
실시예에서, DRAM 센스 증폭기의 증폭기 회로를 기술하여 왔다. 상기 실시예는 상술한 것들에 제한된 것이 아니고, 논리 장치의 SRAM 메모리 셀 또는 플립-플롭을 구비한 트랜지스터와 같은 임의의 트랜지스터를 사용할 수 있다.
상술한 바와 같이, 본 발명의 반도체 장치에 따르면, 집적화를 방해하지 않고 소스 컨택트 저항이 감소될 수 있기 때문에, 트랜지스터 전류 구동 능력에서의 개선 및 트랜지스터 특성에서의 균일화가 달성될 수 있다. 그 이유는 트랜지스터의 소스단자와 트랜지스터의 드레인 단자 사이에 전기적 전류가 흐를 때, 기생 소스 컨택트 저항에 의해 야기된 R·I 전압 강하에 의한 트랜지스터내의 소스 전위 변화가 작아진다는 데 있다.
또한, 트랜지스터 전류 구동 능력의 증가 및 트랜지스터 특성의 균일화가 달성될 수 있기 때문에, 플립-플롭 증폭기 회로의 성능이 향상되고, 집적 회로에서의 안정성 및 신뢰도가 개선된다. 그 이유는 소스 컨택트 저항에서의 감소에 따라 플립-플롭을 구성하는 트랜지스터 쌍 사이의 특성차가 감소된다는데 있다.
또한, 본 발명의 실시예 1에 따르면, 반도체 장치의 생산 프로세스를 임의로 변경 또는 부가함이 없이, 및 드레인 컨택트의 크기를 변경시키지 않고도 소스 컨택트 직경이 증가된다. 그러므로 대규모 고밀도 집적을 방해하지 않고도 소스 컨택트 저항이 줄어들 수 있다. 그 이유는 소자 분리와 같은 다른 구성 요소의 제한 범위를 벗어나지 않고 집적 회로의 패턴 면적을 증가시키지 않고 소스 컨택트의 크기를 증가시킴으로써 구성 요소 패턴들을 래이아웃할 수 있기 때문이다.
또한, 실시예 2에 따르면, 구성 요소 패턴의 크기를 증가시키는 등의 임의의 변경 없이도 소스 컨택트 저항은 줄어들 수 있다. 그 이유는 소스 컨택트가 형성되는 확산층의 영역에만 실리사이드층을 형성함으로써, 소스 컨택트 직경을 증가시키지 않고도 실제 컨택트 면적이 증가될 수 있고, 또한 트랜지스터의 쇼트 채널 효과 또한 억제될 수 있음으로써, 게이트 길이를 증가시킬 필요가 없기 때문이다.
본 발명의 실시예 3에 따르면, 비트선 상에 캐패시터를 형성하는 DRAM에 있어서 소스 컨택트 저항은 증가하지 않는다. 그 이유는 비트선 및 컨택트 플러그용으로 사용되는 내열성의 물질이 드레인 컨택트용으로는 사용되고, 소스 컨택트용으로 사용되지 않기 때문이다.
그러나, 본 발명의 특성 및 장점들을 전술의 설명에서 기술되었다 하더라도, 이는 단지 예시적인 설명이며, 첨부된 청구 범위의 기술 사상 범위 내에서 부분적인 장치의 수정이 가능하다.

Claims (3)

  1. 전계 효과 트랜지스터를 포함하는 반도체 장치에 있어서,
    전계 효과 트랜지스터는, 소스 컨택트 저항이 드레인 컨택트 저항보다도 작은 절연 게이트 전계 효과 트랜지스터로서, 상기 절연 게이트 전계 효과 트랜지스터의 소스 컨택트 플러그는 텅스텐 층으로 이루어지고, 드레인 컨택트 플러그는 폴리실리콘 층으로 이루어진 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 소스 컨택트 플러그의 주위에는 티탄 또는 질화 티탄으로 이루어진 베리어 메탈을 갖는 것을 특징으로 하는 반도체 장치.
  3. 제1항 또는 제2항에 있어서, 상기 절연 게이트 전계 효과 트랜지스터는 플립플롭 쌍으로 이루어진 트랜지스터로서 이용되는 것을 특징으로 하는 반도체 장치.
KR1019980011009A 1997-03-31 1998-03-30 반도체장치 KR100293079B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9080270A JP3047850B2 (ja) 1997-03-31 1997-03-31 半導体装置
JP97-080270 1997-03-31

Publications (2)

Publication Number Publication Date
KR19980080856A KR19980080856A (ko) 1998-11-25
KR100293079B1 true KR100293079B1 (ko) 2001-07-12

Family

ID=13713609

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980011009A KR100293079B1 (ko) 1997-03-31 1998-03-30 반도체장치

Country Status (4)

Country Link
US (1) US6653690B1 (ko)
JP (1) JP3047850B2 (ko)
KR (1) KR100293079B1 (ko)
CN (1) CN1130772C (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200886A (ja) 1999-01-07 2000-07-18 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3160586B2 (ja) 1999-04-27 2001-04-25 松下電子工業株式会社 Ｃｍｏｓインバータ及びそれを用いたスタンダードセル
US7271489B2 (en) 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
JP4997710B2 (ja) * 2005-03-25 2012-08-08 富士通セミコンダクター株式会社 Ｌｓｉのセルのライブラリデータ生成方法
DE102007020258B4 (de) * 2007-04-30 2018-06-28 Globalfoundries Inc. Technik zur Verbesserung des Transistorleitungsverhaltens durch eine transistorspezifische Kontaktgestaltung
EP3514831B1 (en) * 2009-12-26 2021-10-13 Canon Kabushiki Kaisha Solid-state image pickup apparatus and image pickup system
JP5960961B2 (ja) * 2010-11-16 2016-08-02 キヤノン株式会社 固体撮像素子及び撮像システム
CN102437052B (zh) * 2011-11-18 2013-07-24 上海华虹Nec电子有限公司 形成硅化物的方法
JP6133611B2 (ja) * 2013-02-06 2017-05-24 エスアイアイ・セミコンダクタ株式会社 半導体装置
CN105023898B (zh) * 2014-04-21 2017-12-08 台达电子工业股份有限公司 半导体装置封装体
US20200194459A1 (en) * 2018-12-18 2020-06-18 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same
CN113540213B (zh) * 2020-04-17 2023-07-14 长鑫存储技术有限公司 有源区、有源区阵列及其形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60180169A (ja) 1984-02-27 1985-09-13 Nec Corp 絶縁ゲ−ト型電界効果半導体装置
KR940002772B1 (ko) 1984-08-31 1994-04-02 가부시기가이샤 히다찌세이사꾸쇼 반도체 집적회로 장치 및 그 제조방법
JPS6197963A (ja) 1984-10-19 1986-05-16 Hitachi Ltd 半導体集積回路装置
JPS62169472A (ja) * 1986-01-22 1987-07-25 Hitachi Ltd 半導体集積回路装置
US5146300A (en) * 1989-11-27 1992-09-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device having improved stacked capacitor and manufacturing method therefor
EP0478799B1 (en) * 1990-04-24 1996-12-04 Ramtron International Corporation Semiconductor device having ferroelectric material and method of producing the same
JPH04196440A (ja) 1990-11-28 1992-07-16 Seiko Epson Corp 半導体装置
JPH053294A (ja) 1991-06-26 1993-01-08 Nec Corp 半導体集積回路
JPH06275724A (ja) * 1993-01-22 1994-09-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH07131003A (ja) 1993-11-04 1995-05-19 Ricoh Co Ltd 半導体装置
US5376566A (en) 1993-11-12 1994-12-27 Micron Semiconductor, Inc. N-channel field effect transistor having an oblique arsenic implant for lowered series resistance
JP3603229B2 (ja) 1994-02-09 2004-12-22 富士通株式会社 半導体記憶装置
US5895766A (en) * 1995-09-20 1999-04-20 Micron Technology, Inc. Method of forming a field effect transistor

Also Published As

Publication number Publication date
CN1130772C (zh) 2003-12-10
CN1195195A (zh) 1998-10-07
JP3047850B2 (ja) 2000-06-05
US6653690B1 (en) 2003-11-25
JPH10275910A (ja) 1998-10-13
KR19980080856A (ko) 1998-11-25

Similar Documents

Publication Publication Date Title
US8193047B2 (en) Semiconductor device having sufficient process margin and method of forming same
US5732014A (en) Merged transistor structure for gain memory cell
KR100724029B1 (ko) 반도체 장치 및 트랜지스터
US6175138B1 (en) Semiconductor memory device and method of manufacturing the same
US20170092649A1 (en) Semiconductor device and method for manufacturing the same
US7692253B2 (en) Memory cell array with low resistance common source and high current drivability
JPH08125145A (ja) 半導体装置、半導体記憶装置および半導体記憶装置の製造方法
KR100293079B1 (ko) 반도체장치
KR20030014580A (ko) 반도체 기억 장치
US20120009743A1 (en) Dynamic random access memory having junction field effect transistor cell access device
US11532633B2 (en) Dual port memory cell with improved access resistance
US6801449B2 (en) Semiconductor memory device
EP0163384B1 (en) Power source lines arrangement in an integrated circuit
KR100399265B1 (ko) 저항성 강유전체 메모리 셀로 구성된 메모리 장치
KR20000017482A (ko) 구동성 강화 구동기 트랜지스터 구성체 및 증가된 전류 제공트랜지스터 구성체
JPH10163429A (ja) 半導体装置
KR100877023B1 (ko) 반도체 집적회로장치
KR20050044397A (ko) 메모리 장치
JP3777303B2 (ja) 複数の抵抗性強誘電体メモリセルから成るメモリセルアレイ
US4823179A (en) Semiconductor memory device with flip-flop memory cells which include polycrystalline load resistors
KR20040007143A (ko) 비대칭 실리사이드막을 갖는 ｓｒａｍ의 구조 및 그 제조방법
JPS61222254A (ja) 半導体記憶装置
JPH0279460A (ja) 半導体装置
JPH04316363A (ja) 半導体メモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee