CN1195195A - 含大量绝缘栅场效应晶体管的高集成电路半导体器件 - Google Patents

含大量绝缘栅场效应晶体管的高集成电路半导体器件 Download PDF

Info

Publication number
CN1195195A
CN1195195A CN98100947A CN98100947A CN1195195A CN 1195195 A CN1195195 A CN 1195195A CN 98100947 A CN98100947 A CN 98100947A CN 98100947 A CN98100947 A CN 98100947A CN 1195195 A CN1195195 A CN 1195195A
Authority
CN
China
Prior art keywords
contact
source
micron
field effect
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98100947A
Other languages
English (en)
Other versions
CN1130772C (zh
Inventor
笠井直记
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ps4 Russport Co ltd
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1195195A publication Critical patent/CN1195195A/zh
Application granted granted Critical
Publication of CN1130772C publication Critical patent/CN1130772C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Abstract

本发明的目的是提供一种包括高密度集成电路的半导体器件,其中具有大量尺寸小且提高了性能的绝缘栅场效应晶体管。通过使绝缘栅场效应晶体管的源接触直径大于漏接触直径,将源接触电阻设定在小于漏接触电阻的值,从而提高了晶体管的电流驱动能力,减小了驱动能力的偏差。

Description

含大量绝缘栅场效应晶体管 的高集成电路半导体器件
本发明涉及一种包括具有大量绝缘栅场效应晶体管的高密度集成电路的半导体器件，特别涉及一种目的在于晶体管的高密度集成，同时减小影响晶体管性能的接触电阻效应的半导体器件。
由于半导体元件的减小，集成密度提高，所以例如动态随机存取存储器(DRAM)的存储容量已比三年前增加了四倍。无需说，存储信息的存储单元的面积已经因元件尺寸的减小而减小。通过减小用于写入和读取存储在存储单元中的信息的外围电路的元件尺寸，已经提高了上述集成度。
DRAM的重要外围电路之一是读出放大器。图1展示一种典型读出放大器的电路图，这是一个曲折位线结构的共享读出放大器。读出放大器包括一对位线BLa和BLb，它们延伸到读出放大器两侧的存储单元阵列区251a和251b。各位线BLa和BLb通过用作开关的晶体管分别与输入/输出线I/Oa和I/Ob相连。
另外提供用于选择一个单元阵列存储区的转移栅TG、与位线均压电路相连的PDL和HVCD及放大电路254。放大电路254中，由彼此交叉的N沟道晶体管252a、252b和P沟道晶体管253a、253b构成的两个CMOS反相器的输入和输出与位线BLa和BLb连接。由N沟道晶体管构成的触发器与读出放大器驱动线SAN连接，而由P沟道晶体管构成的触发器与读出放大器驱动线SAP连接。
读出放大器需要有检测通过存储在存储单元中的电荷读取到一个位线的小电位差的功能。实现高性能读出放大器的关键在于位线对BLa和BLb的位线电容、与位线连接的元件的性能及布线和接触的电阻相等。其中，重要的是构成放大电路254的晶体管对的性能彼此均衡。
因此，要求构成一对位线和与位线连接的元件的构成图形的形状和布局相同。图2展示了典型放大电路254的布局图形。由于读出放大器的设置取决于存储单元阵列，展示四个放大器的图形以便于说明布局图形。示于图2的放大电路是共享读出放大器结构。放大电路254的图形宽度是存储单元图形宽度的两倍，即，放大电路254的位线间距是存储单元位线间距的两倍。
以下将详细说明放大电路的结构。关于每个图形的尺寸，以最小设计尺寸为0.25微米的第一代256DRAM的尺寸为例。一般情况下，外围电路区的设计尺寸设定为大于存储单元阵列区所用的最小设计尺寸的值。存储单元的位线间距为0.6微米。读出放大器区位线的间距为1.2微米，一个放大电路的宽度为2.4微米。
如图3所示，在P型硅衬底203表面上的N沟道晶体管区201上形成P阱204，并在P沟道晶体管区202形成N阱205。两个区204和205被普通选择氧化法形成的场氧化膜206隔开。
在除场氧化膜206区外的晶体管形成区中形成栅氧化膜207。在栅氧化膜207和场氧化膜206表面上所希望的区域形成N栅电极208和P栅电极209，用作N沟道和P沟道晶体管的栅电极，每个宽为0.7微米，由N型多晶硅层构成。
在除形成场氧化膜206和N栅电极208的区域之外的P阱204表面上，形成N型扩散层210，其用作N沟道晶体管的源漏。在除形成场氧化膜206和P栅电极209的区域之外的N阱205表面上，形成P型扩散层211，其用作P沟道晶体管的源漏。
在层间绝缘膜219所希望的区域中，形成直径为0.4微米的N漏接触212，与用作N沟道晶体管的漏的N型扩散层210和位线216连接；形成直径为0.4微米的N栅接触214，与用作N栅电极208和位线216连接；形成直径为0.4微米的P漏接触213，与P沟道晶体管的漏的P型扩散层211和位线216连接；形成直径为0.4微米的P栅接触215，与P栅电极209和位线216连接。
上述情况下，N漏接触212、N栅接触214、P漏接触213和P栅接触215皆由被阻挡金属掩埋的接触塞构成，阻挡金属由TiN/Ti和钨构成。在层间绝缘层219所希望的区域中，形成公用于两个N沟道晶体管的直径为0.4微米的N源接触212，该接触与用作两个N沟道晶体管的公共源的N型扩散层210和SAN布线220连接；形成公用于两个P沟道晶体管的直径为0.4微米的P源接触218，该接触与用作两个P沟道晶体管的公共源的P型扩散层211和SAP布线221连接。N源接触217和P源接触218皆由被阻挡金属掩埋的接触塞构成，阻挡金属由TiN/Ti和钨构成。
通过根据比例规则(scaling rule)减小元件的尺寸，提高了半导体器件的集成度。为了解释在减上元件尺寸时引起麻烦的寄生电阻效应，在图4中示出了晶体管的电流路径上构成晶体管和电阻的部件。根据比例规则，在电压降正比于元件尺寸减小的恒定电场中，晶体管的沟道电阻Rch保持不变。另一方面，在尺寸减小时例如接触或布线等的寄生部件的电阻增大。例如，与布线和扩散层有关的布线电阻(Rws，Rwd)、接触塞电阻(Rps，Rpd)及扩散层电阻(Rds，Rdd)随着按比例缩小反而增大。接触塞和扩散层间的接触电阻(Rcs，Rcd)与接触面积成反比地增大，它们按接触直径的负二次方增大。
在元件的直径较大时(例如大于1微米时)，由于上述寄生电阻的阻值与沟道电阻相比足够小，所以几乎对晶体管的电流驱动能力没有影响。然而元件尺寸减小到0.5微米以下时，寄生电阻，特别是与沟道电阻相比的接触电阻增大到不可忽略的值。
作为例子图5示出了由连接N型扩散层和铝电极的TiN/Ti阻挡金属和钨掩埋的接触直径与接触电阻间的关系。在接触直径达到0.4微米时，接触电阻增大到几十欧姆，除此之外，表示偏差程度的标准偏差增大。接触直径的减小导致的接触电阻增大和偏差使得漏电流减小，且其标准偏差增大，如图6所示，即，影响了晶体管的电流驱动能力。除此之外，电流驱动能力的降低量大于根据接触电阻预计的值。
在电流Id流过N沟道晶体管时，例如，由于寄生电阻造成的I·R降(主要是接触电阻Rcs，Rcd)，晶体管的源和漏上的电压由于外部提供的电压的缘故发生变化。在N沟道晶体管的情况下，其中提供给外部源极、漏极、栅极和衬底的电压分别记作Vs，Vd，Vg和Vb(Vd＞Vs)，N型晶体管的源电位和漏电位为
                 Vs+Id·Rcs和Vd-Id·Rcd
一般情况下，在正常稳态的晶体管工作范围内，电流不通过栅极和衬底。因此，晶体管的Vg和Vb相同。然而，由于对晶体管的特性有很大影响的栅极电位和衬底电位是相对用作标准电位的源极电位而言的电位，所以实际栅极电位和衬底电位由以下公式表示：
              Vgs＝Vg-(Vs+Id·Rcs)；及
              Vbs＝Vb-(Vs+Id·Rcs)
这意味着栅电位和衬底电位减小。因此，通过晶体管的漏电流会因标准源电位及寄生接触电阻的变化而减小。
即，要解决的第一个问题是，0.5微米以下尺寸晶体管的电流驱动能力问题，源侧寄生源接触电阻和其偏差的增大会引起晶体管电流驱动能力下降和晶体管特性偏差增大。
要解决的第二个问题是，由于接触电阻偏差的改变导致晶体管特性不均衡，使得触发电路的性能退化和集成电路的可靠性下降。
本发明的目的是提供一种包括具有大量绝缘栅场效应晶体管的高密度集成电路的半导体器件，提高了小尺寸晶体管的性能，且提高了性能均匀性。
为了实现上述目的，根据本发明的半导体器件是一种包括具有大量绝缘栅场效应晶体管的高密度集成电路的半导体器件，其中源接触电阻小于漏接触电阻。
上述绝缘栅场效应晶体管用于构成触发电路中的成对晶体管。
每个上述绝缘栅场效应晶体管的源直径大于漏接触的直径。
每个上述绝缘栅场效应晶体管具有只在其用作源的扩散层上形成的硅化物层，而硅化物层不形成在用作漏的扩散层上。
上述绝缘栅场效应晶体管中，连接源接触塞和扩散层的材料与连接漏接触塞和扩散层的材料不同。
根据本发明的半导体器件，晶体管的源接触电阻小于漏接触电阻。因此，可以提高晶体管的电流驱动能力和晶体管特性的均匀性，同时可以实现高密度集成电路。所以可以使利用触发放大电路的集成电路的工作稳定。
从下面根据附图的说明，可以清楚本发明的上述和其它目的、特点及优点，各附图展示了本发明的优选实施例的实施。
图1是作为现有技术半导体器件应用实例的DRAM读出放大器的电路图(可应于本发明)。
图2是展示现有技术的半导体器件的放大电路构成的平面图。
图3是展示现有技术的半导体器件的晶体管区的构成的剖面图。
图4是展示晶体管电流路径上存在的构成常规晶体管和电阻的部件的示图(可应用于本发明)。
图5是展示接触电阻相对于接触直径的变化和其标准偏差的变化的示图(可应用于本发明)。
图6是展示漏电流相对于接触直径的变化和其标准偏差的变化的示图(可应用于本发明)。
图7是展示本发明半导体器件的实施例1的放大电路的构成的平面图。
图8是沿图7中的线A-A取的剖面图。
图9是展示本发明实施例2的平面图。
图10是沿图9中的线A-A取的剖面图。
图11是展示本发明实施例3的平面图。
图12是沿图11中的线A-A取的剖面图。
下面参照附图详细说明本发明的优选实施例。(实施例1)
图7是展示构成本发明实施例1半导体器件的放大电路的平面图。图8是沿图7中的线A-A取的剖面图。这里，本发明实施例1应用于设计规则为0.25微米的256M位DRAM。
参见图7和图8，存储单元中位线116的间距为0.6微米。读出放大器中位线116的间距为1.2微米。在P型硅衬底103的表面上，在N沟道晶体管区101中，形成P阱104，在P沟道晶体管区102中，形成N阱105。两区104和105由普通选择氧化法形成的场氧化膜隔开。
在除场氧化膜106区域之外的构成晶体管的区域上形成栅氧化膜107。在栅氧化膜107和场氧化膜106表面的所要求区域上，形成N栅电极108和P栅电极109，它们的宽度为0.7微米，由N型多晶硅层形成，分别用作N沟道晶体管和P沟道晶体管的栅电极。
在除形成场氧化膜106和N栅电极108的区域之外的P阱104的表面上，形成N型扩散层110，在除形成场氧化膜106和P栅电极109的区域之外的N阱105的表面上，形成P型扩散层111。
在层间绝缘膜119的所要求区域中，形成直径为0.4微米的N漏接触112，与用作N沟道晶体管的漏的N型扩散层110和位线116连接；形成直径为0.4微米的N栅接触114，与N栅电极108和位线116连接；形成直径为0.4微米的P漏接触113，与P型扩散层111和位线116连接；形成直径为0.4微米的P栅接触115，与P栅电极109和位线116连接。这里，N漏接触112、N栅接触114、P漏接触113和P栅接触115皆由被阻挡金属掩埋的接触塞构成，阻挡金属由TiN/Ti和钨构成。
在层间绝缘膜119的所要求区域中，形成公用于两个N沟道晶体管的直径为0.6微米的N源接触117，该接触与用作两个N沟道晶体管的公共源的N型扩散层110和SAN布线120连接；形成公用于两个P沟道晶体管的直径为0.6微米的P源接触118，该接触与用作两个P沟道晶体管的公共源的P型扩散层111和SAP布线121连接。N源接触117和P源接触118皆由被阻挡金属掩埋的接触塞构成，阻挡金属由TiN/Ti和钨构成。
本发明实施例1与现有技术的区别在于，N源接触117和P源接触118的接触直径从0.4微米变到0.6微米，增大了0.2微米。即，N源接触电阻从约60欧姆减小到约6欧姆，如图5所示，P源接触也极大减小。
为了使N源和P源接触117和118的接触直径增大0.2微米，需要使与N源接触117连接的N型扩散层110的宽度增大0.2微米。由于与N源接触117连接的N型扩散层110公用于两个N沟道晶体管，所以，除非形成放大电路图形的图形宽度不改变，形成放大电路的元件的区要增大0.2微米，隔离元件的场氧化膜106要减小0.2微米。在P沟道晶体管区102，同样，隔离元件的场氧化膜106的宽度要减小0.2微米。
按图2所示的现有技术实例，隔离元件的场氧化膜106的宽度为1.0微米。另一方面，实施例1中，它减小到0.8微米。不必改变生产工艺便可以形成隔离元件的宽0.8微米的膜，通过改变掩模图形容易实现。
为了将N漏接触112和P漏接触113的接触直径从0.4微米增大到0.6微米，以便减小漏侧上的接触电阻，必须将隔离元件的场氧化膜106宽度减小到0.4微米。通过利用普通选择氧化法形成的宽0.4微米的元件隔离场氧化膜106的元件隔离方法，很难在P沟道晶体管区102上达到上述目的。因此，需要生产工艺改变相当大，例如引入新的元件隔离法，只是改变掩模图形无法实现。(实施例2)
下面将参照附图说明实施例2。
图9是构成根据本发明实施例2半导体器件的放大电路的平面图。图10是沿图9中的线A-A取的剖面图。本发明的实施例2也可以应用于设计规则为0.25微米的256M位DRAM。
参见图9和10，存储单元中位线116的间距为0.6微米。读出放大器中位线116的间距为1.2微米。在P型硅衬底103的表面上，在N沟道晶体管区101中，形成P阱104，在P沟道晶体管区中，形成N阱105。两区104和105由普通选择氧化法形成的场氧化膜106隔开。
在除场氧化膜106区之外的构成晶体管的区上形成栅氧化膜107。在栅氧化膜107和场氧化膜106表面的要求区域上，形成N栅电极108和P栅电极109，它们的宽度为0.7微米，由N型多晶硅层形成，分别用作N沟道晶体管和P沟道晶体管的栅电极。
在N栅电极108和P栅电极109的上部，形成由氧化硅膜构成的第一辅助绝缘膜123。在除形成场氧化膜106和N栅电极108的区域之外的P阱104的表面上，形成N型扩散层110，在除形成场氧化膜106和P栅电极109的区域之外的N阱105的表面上，形成P型扩散层111。
至少形成其上将形成N漏接触112的N型扩散层110、其上将形成P漏接触113的P型扩散层111和由氧化硅膜构成的第二辅助绝缘膜124，第二辅助绝缘膜124覆盖N栅电极108和P栅电极109的侧面。在其上将形成N源接触的N型扩散层110的表面上，和其上将形成P源接触的P型扩散层111的表面上，在由场氧化膜106确定的区域中，及形成于N栅电极108的侧面上和P栅电极109的的侧面上的第二辅助绝缘膜中，形成由TiSi2制成的硅化物层122。
在层间绝缘膜119、第一辅助绝缘膜123和第二辅助绝缘膜124的要求区域中，形成直径为0.4微米的N漏接触112，与用作N沟道晶体管的漏的N型扩散层110和位线116连接；形成直径为0.4微米的N栅接触114，与N栅电极108和位线116连接；形成直径为0.4微米的P漏接触113，与用作P沟道晶体管的漏的P型扩散层111和位线116连接；形成直径为0.4微米的P栅接触115，与P栅电极109和位线116连接。这里，N漏接触112、N栅接触114、P漏接触113和P栅接触115皆由被阻挡金属掩埋的接触塞构成，阻挡金属由TiN/Ti和钨构成。
在层间绝缘膜119的要求区域中，形成公用于两个N沟道晶体管的直径为0.4微米的N源接触117，该接触与用作两个N沟道晶体管的公共源的N型扩散层110和SAN布线120连接；形成公用于两个P沟道晶体管的直径为0.4微米的P源接触118，该接触与用作两个P沟道晶体管的公共源的P型扩散层111和SAP布线121连接。N源接触117和P源接触118皆由被阻挡金属掩埋的接触塞构成，阻挡金属由TiN/Ti和钨构成。
本发明实施例2与现有技术的区别在于，只在形成形成源接触的区域上形成有硅化物层122。硅化物层122的作用是减小扩散层和接触塞间接触电阻。由于硅化物层122甚至在接触直径小到0.4微米时也形成在扩散层的整个表面上，所以接触面积实际增大，接触电阻减小。
可以在形成漏接触的扩散层上形成硅化物层。这种情况下，为了防止扩散层和阱间结漏电流增大，需要使形成硅化物层的扩散层区的深度大不形成硅化层情况下的区域。
由于漏上加高电压，所以在漏结制作得较深时，由于晶体管的短沟道效应，阈值电压显著下降。
为了抑制这种下降，栅电极的宽度必须增大，这会导致另一问题，即晶体管的电流驱动能力退化。
尽管根据本发明形成硅化物层122比现有技术需要更多的生产步骤，但不必增大源接触有直径。因此，这是一种减小高密度集成电路中元件的有效方法。(实施例3)
下面参照附图说明本发明的实施例3。
图11是展示构成本发明实施3半导体器件的放大电路的平面图。图12是沿图11中的线A-A取的剖面图。这里，实施例3可以应用于设计规则为0.25微米的256M位DRAM，其中存储单元的电容形成于位线的上部。
参见图11和12，存储单元中位线116的间距为0.6微米。读出放大器中位线116的间距为1.2微米。在P型硅衬底103的表面上，在N沟道晶体管区101中，形成P阱104，在P沟道晶体管区中，形成N阱105。两区104和105由普通选择氧化法形成的场氧化膜隔开。
在除场氧化膜106区之外的构成晶体管的区上形成栅氧化膜107。在栅氧化膜107和场氧化膜106的要求区域上，形成N栅电极108和P栅电极109，它们的宽度为0.7微米，由N型多晶硅层形成，分别用作N沟道晶体管和P沟道晶体管的栅电极。
在除形成场氧化膜106和N栅电极108的区域之外的P阱104的表面上，形成N型扩散层110，在除形成场氧化膜106和P栅电极109的区域之外的N阱105的表面上，形成P型扩散层111。在层间绝缘膜119的要求区域中，形成直径为0.4微米的N漏接触112，与用作N沟道晶体管的漏的N型扩散层110和位线116连接；形成直径为0.4微米的N栅接触114，与N栅电极108和位线116连接；形成直径为0.4微米的P栅接触115，与P栅电极109和位线116连接。这里，N漏接触112、N栅接触114、和P栅接触115皆由掩埋N型多晶硅的接触塞构成，位线116由硅化钨层构成。
在层间绝缘膜119的要求区域中，形成直径为0.4微米的P漏接触113，与用作漏的P型扩散层111和接触布线126连接；形成直径为0.4微米的布线连接接触128，与位线和连接布线126连接；形成两N沟道晶体管公用的0.6微米的N源接触112，连接用作两N沟道晶体管的公共源的N型扩散层110和SAN布线120；形成公用于两个P沟道晶体管的直径为0.6微米的P源接触118，该接触与用作两个P沟道晶体管的公共源的P型扩散层111和SAP布线121连接。这里，P漏接触113、布线连接接触125、N源接触117和P源接触118皆被阻挡金属层127掩埋，阻挡金属由TiN/Ti和钨塞构成。
按本发明的第三个实施例，与实施例1的区别在于，使用了掩埋N漏接触的N型多晶硅的多晶硅塞，N漏接触连接由硅化钨层构成的位线116和N型扩散层110。
由于N型多晶硅和N扩散层实际上由同样材料构成，所以硅化钨构成的位线与N型多晶硅间的接触电阻及多晶硅塞自身的电阻较高，而接触电阻较低。因此，该实施例的间接优点在于，实际上利用耐热位线在位线上形成电容的存储单元结构使得存储容量增大，尽管还有N漏接触电阻高于N源接触电阻的缺点。虽然漏接触电阻增大，但由于引入了上述存储单元结构，源接触电阻不增大。
在该实施例中，描述了一利DRAM读出放大器的放大电路。该实施例不限于以上的描述，可以使用任何晶体管，例如SRAM存储单元晶体管或逻辑器件的触发器。
如上所述，根据本发明的半导体器件，由于可以减小源接触电阻，且不妨碍集成度，所以可以提高晶体管电流驱动能力及晶体管特性的均匀性。原因是，在电流通过晶体管的源极和漏极时，因寄生源接触电阻引起的R·I降导致的晶体管内源电位改变较小。
而且，由于因此可以提高晶体管电流驱动能力和晶体管特性均匀，所以触发器的放大电路的性能增强，提高了集成电路的稳定性和可靠性。这是由于源接触电阻减小，使得构成触发器的一对晶体管间的特性差异变小的缘故。
除此之外，根据本发明的实施例1，源接触直径增大，但不改变或附加半导体器件生产步骤，且不改变漏接触的尺寸。因此，源接触电阻可以减小，且不妨碍大规模高密度的集成度。这是由于可以增大源接触尺寸设计部件图形，且不会导致对例如元件隔了等其它部件的限制，也不增大集成电路的图形面积的缘故。
另外，根据实施例2，可以减小源接触电阻，而不做任何改变，例如增大部件图形尺寸等。其原因是，通过只在将形成源接触的扩散层区形成硅化物层，实际接触面积增加，但不增大源接触直径，另外，可抑制晶体管的短沟道效应，由此消除了增加栅长度的需求。
根据本发明实施例3，在位线上形成电容的RAM源接触电阻不增大。原因是，将位线和接触塞所用耐热材料用于漏接触，而不用于源接触。
然而，应该理解，尽管以上描述了本发明的特性和优点，但此公开只是说明性的，在不脱离附加权利要求书的范围的情况下可以改变各部件设置。

Claims (5)

1.包括具有大量绝缘栅场效应晶体管的高密度集成电路的半导体器件，其特征在于，每个所述绝缘栅场效应晶体管的源接触电阻小于每个所述绝缘栅场效应晶体管的漏接触电阻。
2.根据权利要求1的半导体器件，其特征在于，所述绝缘栅场效应晶体管用于构成触发电路的成对晶体管。
3.根据权利要求1的半导体器件，其特征在于，每个所述绝缘栅场效应晶体管的源接触的直径大于每个所述绝缘栅场效应晶体管的漏接触的直径。
4.根据权利要求1的半导体器件，其特征在于，每个绝缘栅场效应晶体管中，硅化物只形成于用作源的扩散层上。
5.根据权利要求2的半导体器件，其特征在于，每个绝缘栅场效应晶体管中，连接源接触塞和扩散层的材料不同于连接漏接触塞与扩散层的材料。
CN98100947A 1997-03-31 1998-03-23 含大量绝缘栅场效应晶体管的高集成电路半导体器件 Expired - Fee Related CN1130772C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP080270/1997 1997-03-31
JP9080270A JP3047850B2 (ja) 1997-03-31 1997-03-31 半導体装置
JP080270/97 1997-03-31

Publications (2)

Publication Number Publication Date
CN1195195A true CN1195195A (zh) 1998-10-07
CN1130772C CN1130772C (zh) 2003-12-10

Family

ID=13713609

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98100947A Expired - Fee Related CN1130772C (zh) 1997-03-31 1998-03-23 含大量绝缘栅场效应晶体管的高集成电路半导体器件

Country Status (4)

Country Link
US (1) US6653690B1 (zh)
JP (1) JP3047850B2 (zh)
KR (1) KR100293079B1 (zh)
CN (1) CN1130772C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468317A (zh) * 2010-11-16 2012-05-23 佳能株式会社 固态图像传感器、其制造方法和成像系统
CN103972206A (zh) * 2013-02-06 2014-08-06 精工电子有限公司 半导体装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200886A (ja) 1999-01-07 2000-07-18 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3160586B2 (ja) 1999-04-27 2001-04-25 松下電子工業株式会社 Ｃｍｏｓインバータ及びそれを用いたスタンダードセル
US7271489B2 (en) 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
JP4997710B2 (ja) * 2005-03-25 2012-08-08 富士通セミコンダクター株式会社 Ｌｓｉのセルのライブラリデータ生成方法
DE102007020258B4 (de) * 2007-04-30 2018-06-28 Globalfoundries Inc. Technik zur Verbesserung des Transistorleitungsverhaltens durch eine transistorspezifische Kontaktgestaltung
CN102668081B (zh) * 2009-12-26 2016-02-03 佳能株式会社 固态图像拾取装置和图像拾取系统
CN102437052B (zh) * 2011-11-18 2013-07-24 上海华虹Nec电子有限公司 形成硅化物的方法
CN105023898B (zh) * 2014-04-21 2017-12-08 台达电子工业股份有限公司 半导体装置封装体
US20200194459A1 (en) * 2018-12-18 2020-06-18 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same
CN113540213B (zh) * 2020-04-17 2023-07-14 长鑫存储技术有限公司 有源区、有源区阵列及其形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60180169A (ja) 1984-02-27 1985-09-13 Nec Corp 絶縁ゲ−ト型電界効果半導体装置
KR940002772B1 (ko) 1984-08-31 1994-04-02 가부시기가이샤 히다찌세이사꾸쇼 반도체 집적회로 장치 및 그 제조방법
JPS6197963A (ja) 1984-10-19 1986-05-16 Hitachi Ltd 半導体集積回路装置
JPS62169472A (ja) * 1986-01-22 1987-07-25 Hitachi Ltd 半導体集積回路装置
US5146300A (en) * 1989-11-27 1992-09-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device having improved stacked capacitor and manufacturing method therefor
EP0478799B1 (en) * 1990-04-24 1996-12-04 Ramtron International Corporation Semiconductor device having ferroelectric material and method of producing the same
JPH04196440A (ja) 1990-11-28 1992-07-16 Seiko Epson Corp 半導体装置
JPH053294A (ja) 1991-06-26 1993-01-08 Nec Corp 半導体集積回路
JPH06275724A (ja) * 1993-01-22 1994-09-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH07131003A (ja) 1993-11-04 1995-05-19 Ricoh Co Ltd 半導体装置
US5376566A (en) 1993-11-12 1994-12-27 Micron Semiconductor, Inc. N-channel field effect transistor having an oblique arsenic implant for lowered series resistance
JP3603229B2 (ja) 1994-02-09 2004-12-22 富士通株式会社 半導体記憶装置
US5895766A (en) * 1995-09-20 1999-04-20 Micron Technology, Inc. Method of forming a field effect transistor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468317A (zh) * 2010-11-16 2012-05-23 佳能株式会社 固态图像传感器、其制造方法和成像系统
US8952433B2 (en) 2010-11-16 2015-02-10 Canon Kabushiki Kaisha Solid-state image sensor, method of manufacturing the same, and imaging system
CN103972206A (zh) * 2013-02-06 2014-08-06 精工电子有限公司 半导体装置

Also Published As

Publication number Publication date
CN1130772C (zh) 2003-12-10
US6653690B1 (en) 2003-11-25
KR19980080856A (ko) 1998-11-25
KR100293079B1 (ko) 2001-07-12
JP3047850B2 (ja) 2000-06-05
JPH10275910A (ja) 1998-10-13

Similar Documents

Publication Publication Date Title
CN1130772C (zh) 含大量绝缘栅场效应晶体管的高集成电路半导体器件
CN1263154C (zh) 半导体存储器及其制造方法
CN1331233C (zh) 半导体器件、动态型半导体存储器件及半导体器件的制法
CN1154189C (zh) 静态半导体存储器
US20120193697A1 (en) Semiconductor memory device
CN1302554C (zh) 静态随机存取存储单元的布置及其器件
JP2002094029A (ja) 半導体装置及びトランジスタ
JP3150496B2 (ja) 半導体記憶装置
CN1722440A (zh) 具有分层结构的位线的半导体装置
US6583452B1 (en) Thyristor-based device having extended capacitive coupling
CN1949391A (zh) 具有金属绝缘体转换膜电阻器的半导体存储器件
CN1258223C (zh) 混载dram的半导体器件
CN1601750A (zh) 静态随机存取存储器
US6680501B2 (en) Semiconductor device
CN1263142C (zh) 动态记忆胞元
CN1307365A (zh) N沟道金属氧化物半导体驱动电路及其制造方法
US7332418B1 (en) High-density single transistor vertical memory gain cell
US5262670A (en) Vertically stacked bipolar dynamic random access memory
JP4427259B2 (ja) 半導体装置及びその製造方法
CN1288758C (zh) 具有形成于脊上的选择性晶体管的集成半导体存储器
TWI790008B (zh) 動態隨機存取記憶體結構
CN1677677A (zh) 半导体器件及制造该器件的方法
KR940000510B1 (ko) 반도체 메모리장치 및 그 제조방법
Takato et al. Embedded DRAM technology: Past, present and future
JPS6395657A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030328

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030328

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ELPIDA MEMORY INC.

Free format text: FORMER OWNER: NEC ELECTRONICS TAIWAN LTD.

Effective date: 20040402

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20040402

Address after: Tokyo, Japan

Patentee after: Nihitatsu Memory Co., Ltd.

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

ASS Succession or assignment of patent right

Owner name: PS4 LASCO CO., LTD.

Free format text: FORMER OWNER: NIHITATSU MEMORY CO., LTD.

Effective date: 20130902

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130902

Address after: Luxemburg Luxemburg

Patentee after: PS4 Russport Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Nihitatsu Memory Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031210

Termination date: 20150323

EXPY Termination of patent right or utility model