CN1949391A - 具有金属绝缘体转换膜电阻器的半导体存储器件 - Google Patents
具有金属绝缘体转换膜电阻器的半导体存储器件 Download PDFInfo
- Publication number
- CN1949391A CN1949391A CNA2006100926848A CN200610092684A CN1949391A CN 1949391 A CN1949391 A CN 1949391A CN A2006100926848 A CNA2006100926848 A CN A2006100926848A CN 200610092684 A CN200610092684 A CN 200610092684A CN 1949391 A CN1949391 A CN 1949391A
- Authority
- CN
- China
- Prior art keywords
- electrode
- storage unit
- semiconductor
- insulator
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Abstract
本发明公开了一种半导体存储设备,其具有低漏电流和高可靠性,例如长保持时间和短更新时间。所述装置包括开关装置和电容器。开关装置的源极连接到金属绝缘体转换膜电阻器的一端,而电容器的一个电极连接到金属绝缘体转换膜电阻器的另一端。这里,所述金属绝缘体转换膜电阻器根据施加到其两端的电压在绝缘体和导体之间转换。
Description
技术领域
本发明涉及一种半导体器件,更具体地,涉及一种存储数据的半导体存储器件,例如DRAM器件。
背景技术
当前,半导体存储器件的数据处理量和数据处理速度已经增加,而且半导体存储器件已达到较高容量和较高的集成度。然而,更高集成度半导体存储器件,例如DRAM器件,牵涉漏电流增加。漏电流增加可能恶化DRAM设备的可靠性,例如更新特性和保持特性。
例如,更新时间的增加和保持时间的减少很有可能大大地浪费DRAM器件的电源。同时,用于更新控制的纠错代码(ECC)电路占有的面积大,妨碍了DRAM器件集成度的增加。
图1是传统DRAM器件的电路图。
参照图1,DRAM器件可以包括晶体管T和电容器C。晶体管T包括栅极G、源极S和漏极D。电容器C包括两个电极E1和E2。晶体管T的漏极D连接到位线BL,并且源极连接到电容器C的一个电极E2。晶体管T的栅极G可以连接到字线WL。位线BL供电,并且字线WL控制晶体管T。
在电容器C内存储的电荷可以由于漏电流而逐渐消逝。例如,所述漏电流可以包括在电容器C的电极E1和E2之间产生的漏电流(第一),在晶体管T的源极S和漏极D之间的截止电流(第二),晶体管T的源极S和漏极D的结漏电流(第三),和晶体管T栅极的漏电流(第四)。
第一漏电流涉及电容器C,并且第二至第四漏电流涉及晶体管T。在DRAM器件中达到的高集成度与晶体管T尺寸的减小相关。晶体管T的尺寸的减小可以增加前述第二至第四漏电流。例如,晶体管T的尺寸的减小可以引起栅极G长度的减小、源极S和漏极D的结深度的减小、用于绝缘栅极G的栅极绝缘层(未图示)的厚度的减小。
更具体地,栅极长度的减小导致易于突然增加晶体管T的截止电流的短通道效应。源极S和漏极D的结深度的减小可以引起结漏电流。栅极绝缘层的减小大大地增加了Fowler-Nordheim(F-N)隧道效应,导致明显地增加了栅极G的漏电流。
因此,为了提供高集成度DRAM器件的可靠性,必须减小在晶体管部的漏电流。
发明内容
本发明提供了一种半导体存储器件,具有低漏电流和高可靠性,例如长的保持时间和短的更新时间。
根据本发明的一个方面,提供了一种半导体存储器件,具有包括栅极、源极和漏极的开关器件。字线电连接到所述开关器件的栅极,并且位线电连接到开关器件的漏极。金属绝缘体转换膜电阻器具有连接到开关器件的源极的一端,并且根据施加到其两端的电压在绝缘体和导体之间转换。此外,电容器包括一对电极来存储电荷,并且所述电极对中的任一电极连接到金属绝缘体转换膜电阻器的另一端。
开关元件可以是场效应晶体管(FET)或金属氧化硅FET(MOSFET)。在这种情形,金属绝缘体转换膜可以包括VOx、NiOx、CeOx或LTO(LaTiOx)。
根据本发明的另一个方面,提供了一种半导体存储器件,具有包括源区和漏区的半导体基底。栅电极通过插入栅极绝缘层形成于源区和漏区之间的半导体基底的部分上。存储节点电极形成于半导体基底的源区上。此外,金属绝缘转换膜插入在半导体基底的源区和存储节点电极之间,并且根据施加的电压在绝缘体和导体之间转换。
在这种情形,金属绝缘体转换膜接触半导体基底的源区,并且半导体存储器件还包括存储节点插塞,存储节点插塞将金属绝缘体转换膜连接到存储节点电极。
此外,金属绝缘体转换膜可以接触存储节点电极,并且还包括存储节点插塞,存储节点插塞将金属绝缘体转换膜连接到半导体基底的源区。
此外,金属绝缘体转换膜还接触存储节点电极和半导体基底的源区。
附图说明
通过参照附图详细描述典型实施例,本发明的上述和其它特征和优点将变得更加明显,其中:
图1是传统DRAM器件的电路图;
图2是示出根据本发明一实施例的半导体存储器件的电路图;
图3是示出根据本发明另一实施例的半导体存储器件的电路图;
图4是示出金属绝缘体转换膜电阻器的电压-电流特性的图;
图5是示出根据本发明一实施例的半导体存储器件的截面图;
图6是示出根据本发明另一实施例的半导体存储器件的截面图;
图7是根据本发明一实施例的半导体存储器件的等效电路图;以及
图8和9是示出通过模拟图3中所示的半导体存储器件获得的检测容限(sensing margin)的曲线图。
具体实施方式
现将参照附图更全面地描述本发明,其中显示了本发明的典型实施例。然而,本发明可以以许多不同的形式实施,并且不应解释为限于这里提出的实施例;而是提供这些实施例使得本公开彻底和完整,并且对本领域的技术人员全面表达本发明的构思。在附图中,为清楚起见夸大了层和区的厚度。
图2是表示根据本发明一实施例的半导体存储器件的电路图。
参照图2,半导体存储器件可以包括晶体管T、电容器C、和金属绝缘体转换(MIT)膜电阻器Rv。例如,半导体存储器件可以是可以在电容器C中存储电荷的DRAM器件。
更具体地,电容器C可以存储电荷,其为由介电膜(未图示)绝缘的第一电极E1和第二电极E2的对。电容器C的第二电极E2起存储节点电极的作用,并且第一电极E2起平板电极的作用。根据半导体存储器件的操作,第一电极E1可以被施加以预定电压或地电压。
晶体管T是开关器件的示例,可以是场效应晶体管(FET)或金属氧化硅(MOS)FET。更详细地,晶体管T可以包括栅极G、源极S和漏极D。晶体管T调整施加到栅极G的电压以控制在源极S和漏极D之间的开或关。源极S和漏极D不由指定区分,而是仅由功能区分。因此,在本发明中源极S和漏极D可以互换名称。
晶体管T的漏极D连接位线BL,并且栅极G可以连接到字线WL。位线B1起供电的作用,字线WL控制晶体管T。MIT膜电阻器RV可以插入在晶体管和电容器之间。更具体地,晶体管T的源极S连接到MIT膜电阻器Rv的一端,并且MIT膜电阻器Rv的另一端可以连接到电容器C的第二电极E2。
MIT膜电阻器Rv可以通过控制施加到其两端的电压在导体和绝缘体之间转换。如在图4中所示,当小于阈值电压Vth(V<Vth)的电压V施加到MIT膜电阻器Rv的两端a和b时,电流几乎不能流过MIT膜电阻器Rv。即MIT膜电阻器Rv可以起绝缘体的作用。然而,当大于阈值电压Vth(V)Vth)的电压V施加到MIT膜电阻器Rv的两端a和b时通过MIT膜电阻器Rv的电流突然增加。即MIT膜电阻器Rv也起导体的作用。
MIT膜电阻器Rv可以包括VOx、NiOx、CeOx或LTO(LaTiOx)。对于MIT电阻器Rv的进一步的描述可以参照由HyunTak Kim提交的韩国专利公开出版物No.2003-024156中的MOT绝缘体。
当半导体存储器件,例如DRAM器件处于运行状态,例如写入、擦除或读出时,晶体管T被打开,以允许MIT膜电阻器Rv从位线BL供电。从位线BL提供的电源一般可以大于阈值电压Vth。因此,当DRAM器件处于运行状态时,MIT膜电阻器Rv可以起导体的作用。
但是,如果DRAM器件处于待机状态,晶体管T被关闭。因此,理想上MIT膜电阻器Rv应当被浮起来,但是就晶体管T的漏电流而言,非常低的电压,例如比阈值电压Vth低的电压V被施加到MIT膜电阻器Rv的两端a和b。因此,当DRAM器件处于待机状态时,MIT膜电阻器Rv可以起绝缘体的作用。
因此,在理想条件下,MIT膜电阻器Rv的两端在待机状态是开路的。在这种情形,电容器C与晶体管T分开,以消除通过晶体管T的所有漏电流分量。仅留下通过电容器C的电极E1和E2的漏电流。因而,如果MIT膜电阻器Rv起理想的绝缘体的作用,那么所述半导体存储器件,例如DRAM器件的漏电流可以比传统器件明显减小。
然而,实际上,MIT膜电阻器Rv自身在待机状态牵涉漏电流。因此,MIT膜电阻器Rv不能够起理想绝缘体的作用,并且可以存在通过晶体管T的很小的漏电流分量。但是,与在图1中的传统器件相比,由于MIT膜电阻器Rv的电阻很大,使得通过晶体管T的漏电流分量极小。
因此,通过晶体管T的漏电流分量被大大减小。通过这样做,DRAM器件具有减小了的更新时间和增加了的保持时间。即可以明显改善DRAM器件的可靠性。此外,由于更新时间减小,可以减少用于控制更新的ECC电路的数量。考虑到ECC电路占50%或更多的单元区,ECC电路数量的减少导致半导体存储器件的集成度的增加。
根据本发明的半导体存储器件不限于图2的电路布置。例如,图2的电路布置是一单元布置,并且所述单元可以被布置为矩阵以构成半导体存储器件的矩阵电路布置。
图3图示根据本发明另一实施例的半导体存储器件,即布置了两个单元。在左侧的第一单元可以参照图2。
参照图3,第二单元包括晶体管T’,MIT膜电阻器Rv’,和电容器C’。晶体管T’可以具有漏极D’、源极S’、和栅极G’。字线WL可以被连接到栅极G’。位线条BLB可以连接到晶体管T’的漏极D’。
检测放大器(未图示)可以连接到位线BL和位线条BLB之间。检测放大器读出位线BL和位线条BLB之间的电压差。检测放大器可以具有本领域的技术人员所熟知的结构。
图5是表示根据本发明一实施例的半导体存储器件100的截面图。例如,半导体存储器件100可以包括DRAM器件。
参照图5,半导体基底105可以具有漏区110和源区115。漏区110和源区115可以通过在半导体基底105中掺杂而形成。栅电极125通过插入栅绝缘层120形成于源区115和漏区110之间的半导体基底105上。源区115、漏区110和栅极125可以形成MOSFET结构。MOSFET结构是本领域的技术人员熟知的,因而将省略其详细描述。
存储节点电极150可以通过插入MIT膜140布置在源区115上。例如,MIT膜140形成在源区115上,并且存储节点插塞145可以插入在MIT膜140和存储节点电极150之间。作为另一实例,存储节点电极150可以接触MIT膜140而不插入存储节点插塞145。
MIT膜140可以参照前述图4的描述。例如,MIT膜140可以包括VOx、NiOx、CeOx或LTO(LaTiOx)。
介电膜155形成于存储节点电极150上,并且平板电极160形成于介电膜155上。存储节点电极150、介电膜155和平板电极160可以形成电容结构。这里,存储节点电极150、介电膜155和平板电极160的结构仅是示意的。例如,介电膜155和平板电极160还可以沿存储节点电极150的外侧壁形成。
位线电极135可以布置在漏区110上。漏区110和位线电极135使用位线插塞130连接。
半导体存储器件100的操作可以参照图2的描述。在这种情形,MOSFET结构对应于晶体管(图2的T),并且电容器结构对应于电容器(图2的C)。
如上所述,当半导体存储器件,例如DRAM器件处于运行状态,MIT膜140起导体的作用。此外,当DRAM器件处于待机状态,MIT膜140起理想导体的作用或具有非常高的电阻。因此,在待机状态,通过MIT膜140显著地减少了存储在存储节点电极150内的电荷的漏电流。
图6是表示根据本发明另一实施例的半导体存储器件100’的截面图。半导体存储器件100’可以参照上述实施例的描述,将省略其中重复的描述。在两个实施例中,图中相同的编号代表相同的元件。
参照图6,MIT膜140’接触存储节点电极150下面,并且存储节点插塞145’可以插入在MIT膜140’和源区115之间。即MIT膜140’连接或断开存储节点电极150和存储节插塞145’。
仅这样,因为存储节点插塞145’连接到源区115,所以半导体存储器件100’可以类似于根据上述实施例的半导体存储器件(图3的100)运行。
此后,将详细描述根据本发明一实施例的半导体存储器件的检测容限。
图7是用于计算半导体存储器件的检测容限的等效电路图。
参照图7,开关S可以等效于晶体管(图2的T)、第一电容器C1可以对应于电容器(图2的C),并且第二电容器C2可以是图2的位线BL部的等效电容器。
在数据“1”状态,检测容限Vs可以被定义为下列方程1:
[方程1]
Vs=1/2 VDD/(k+1)-Vth/(k+1),
其中第二节点b的电势是VDD-Vth,第一电容器C1的电容是Cs,第二电容器C2的电容是CBL,并且k=CBL/Cs。
例如,如果最小检测容限Vs大致是150mV、k大致是2、VDD大致是1.5V,那么阈值电压Vth必须小于0.3V。作为另一实例,如果最小检测界限Vs大致是150mV、k大致是2.5、那么阈值电压Vth必须小于0.225V。
因此,MIT膜电阻器Rv或MIT膜(图5的140)的阈值电压Vth可以大于零并且小于或等于0.3V,并且还可以是大约0.2V左右。
图8和9是示出通过模拟在图3中所示的半导体存储器件而获得的检测容限的曲线图。图8示出了半导体存储器件处于数据“0”状态的检测容限,图9表示了处于数据“1”状态的检测容限。为了提高模拟的精确度,例如接触电阻的寄生电阻器(未图示)可以被加入到图3中所述的半导体存储器件中。
参照图8和9,在数据“0”和数据“1”状态都保证检测容限Vs。如上所述,通过减小MIT膜电阻器(图7的Rv)的阈值电压Vth,可以进一步增加检测容限Vs。
结果,根据本发明的半导体存储器件可以保证合适的检测容限并且降低漏电流。
虽然已经具体显示和描述了本发明参照典型实施例,但是本领域的普通技术人员应当理解在不偏离由权利要求所界定的精神和范围的情况下,可以以进行各种不同的形式和细节的变化。
Claims (12)
1.一种半导体存储器件,包括:
包括栅极、源极和漏极的开关装置;
电连接到所述开关装置栅极的字线;
电连接到所述开关装置漏极的位线;
金属绝缘体转换膜电阻器,具有连接到所述开关元件漏极的一端,并且根据施加到其两端的电压在绝缘体和导体之间转换;和
电容器,包括电极对来存储电荷,并且所述电极对的任一电极连接到所述金属绝缘体转换膜电阻器的另一端。
2.根据权利要求1所述的半导体存储器件,其中所述开关装置是场效应晶体管。
3.根据权利要求1所述的半导体存储器件,其中所述金属绝缘体转换膜电阻器当在在其两端施加高于阈值电压的电压时转换为导体,并且所述阈值电压大于零且小于或等于0.3V。
4.根据权利要求1的半导体存储器件,所述金属绝缘体转换膜电阻器包括VOx、NiOx、CeOx或LaTiOx。
5.一种半导体存储器件,包括:
半导体基底,包括源区和漏区;
栅电极,通过插入栅极绝缘层,形成于所述源区和漏区之间的半导体基底的部分上;
存储节点电极,在所述半导体基底的源区上;和
金属绝缘体转换膜,插入在所述半导体基底的源区和存储节点电极之间,并且根据所施加的电压在绝缘体和导体之间转换。
6.根据权利要求5的半导体存储器件,还包括存储节点插塞,存储节点插塞将所述金属绝缘体转换膜连接到所述存储节点电极,其中所述金属绝缘体转换膜接触所述半导体基底的源区。
7.根据权利要求5的半导体存储器件,还包括存储节点插塞,存储节点栓将所述金属绝缘体转换膜连接到所述半导体基底的源区,其中所述金属绝缘体转换膜接触存储节点电极。
8.根据权利要求5的半导体存储器件,其中所述金属绝缘体转换膜接触所述存储节点电极和所述半导体基底的源区。
9.根据权利要求5的半导体存储器件,还包括在存储节点电极上的介电膜,和在所述介电膜上的平板电极。
10.根据权利要求5的半导体存储器件,还包括连接到所述半导体基底的漏区的位线电极。
11.根据权利要求5的半导体存储器件,其中当在其两端施加高于阈值电压的电压时,所述金属绝缘体转换膜电阻器转换为导体,并且所述阈值电压大于零且小于或等于0.3V。
12.根据权利要求5至11的半导体存储器件,其中所述金属绝缘体转换膜包括VOx、NiOx、CeOx或LaTiOx。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050096515A KR100668347B1 (ko) | 2005-10-13 | 2005-10-13 | 금속-절연체 천이막 저항체를 포함하는 반도체 메모리 소자 |
KR96515/05 | 2005-10-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1949391A true CN1949391A (zh) | 2007-04-18 |
CN1949391B CN1949391B (zh) | 2010-08-25 |
Family
ID=37867887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006100926848A Active CN1949391B (zh) | 2005-10-13 | 2006-06-13 | 具有金属绝缘体转换膜电阻器的半导体存储器件 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7439566B2 (zh) |
JP (1) | JP2007110083A (zh) |
KR (1) | KR100668347B1 (zh) |
CN (1) | CN1949391B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101409104B (zh) * | 2008-07-24 | 2011-05-04 | 复旦大学 | 一种不挥发动态存储器 |
CN102054532A (zh) * | 2009-10-30 | 2011-05-11 | 宏碁股份有限公司 | 一种使sonos电晶体兼具开关以及记忆体的方法 |
CN102208207A (zh) * | 2010-03-30 | 2011-10-05 | 旺宏电子股份有限公司 | 根据取样和保持的源极端感测的汲入电流系统 |
CN102693985A (zh) * | 2011-03-25 | 2012-09-26 | 北京兆易创新科技有限公司 | 一种可编程存储器及其制造方法 |
CN102738390A (zh) * | 2011-04-12 | 2012-10-17 | 北京大学 | 阻变存储器单元及其制造方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100864833B1 (ko) | 2006-11-23 | 2008-10-23 | 한국전자통신연구원 | 금속-절연체 전이(mit) 소자 기반의 발진 회로 및 그발진 회로 구동방법 |
KR100842296B1 (ko) * | 2007-03-12 | 2008-06-30 | 한국전자통신연구원 | 금속-절연체 전이(mit) 소자 기반의 발진 회로 및 그발진 회로의 발진 주파수 조절방법 |
KR20090013657A (ko) * | 2007-08-02 | 2009-02-05 | 한국전자통신연구원 | Ge기반 금속-절연체 전이(MIT) 박막, 그 MIT박막을 포함하는 MIT 소자 및 그 MIT 소자 제조방법 |
KR101213471B1 (ko) * | 2008-02-25 | 2012-12-18 | 한국전자통신연구원 | 금속-절연체 전이(mit) 소자의 자체발열 방지회로 및 그방지회로용 집적소자의 제조방법 |
KR102008840B1 (ko) | 2013-08-30 | 2019-08-08 | 삼성전자 주식회사 | 캐패시터를 포함하는 반도체 소자 및 그 제조 방법 |
US9552852B2 (en) | 2014-11-06 | 2017-01-24 | Globalfoundries Inc. | Doped metal-insulator-transition latch circuitry |
US9419016B2 (en) | 2014-11-10 | 2016-08-16 | International Business Machines Corporation | Junctionless tunnel FET with metal-insulator transition material |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3883887A (en) * | 1973-02-09 | 1975-05-13 | Astronics Corp | Metal oxide switching elements |
JP3181406B2 (ja) * | 1992-02-18 | 2001-07-03 | 松下電器産業株式会社 | 半導体記憶装置 |
US6426536B1 (en) * | 2001-04-16 | 2002-07-30 | International Business Machines Corporation | Double layer perovskite oxide electrodes |
JP2003051184A (ja) * | 2001-08-06 | 2003-02-21 | Nec Corp | メモリ装置 |
KR100433623B1 (ko) | 2001-09-17 | 2004-05-31 | 한국전자통신연구원 | 급격한 금속-절연체 상전이를 이용한 전계 효과 트랜지스터 |
US7492635B2 (en) * | 2005-01-06 | 2009-02-17 | Samsung Electronics Co., Ltd. | NOR-type hybrid multi-bit non-volatile memory device and method of operating the same |
-
2005
- 2005-10-13 KR KR1020050096515A patent/KR100668347B1/ko active IP Right Grant
-
2006
- 2006-06-13 CN CN2006100926848A patent/CN1949391B/zh active Active
- 2006-07-13 US US11/485,340 patent/US7439566B2/en active Active
- 2006-08-02 JP JP2006211297A patent/JP2007110083A/ja active Pending
-
2008
- 2008-08-22 US US12/230,087 patent/US20080316807A1/en not_active Abandoned
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101409104B (zh) * | 2008-07-24 | 2011-05-04 | 复旦大学 | 一种不挥发动态存储器 |
CN102054532A (zh) * | 2009-10-30 | 2011-05-11 | 宏碁股份有限公司 | 一种使sonos电晶体兼具开关以及记忆体的方法 |
CN102054532B (zh) * | 2009-10-30 | 2014-07-09 | 宏碁股份有限公司 | 一种使sonos电晶体兼具开关以及记忆体的方法 |
CN102208207A (zh) * | 2010-03-30 | 2011-10-05 | 旺宏电子股份有限公司 | 根据取样和保持的源极端感测的汲入电流系统 |
CN102208207B (zh) * | 2010-03-30 | 2013-11-06 | 旺宏电子股份有限公司 | 根据取样和保持的源极端感测的汲入电流系统 |
CN102693985A (zh) * | 2011-03-25 | 2012-09-26 | 北京兆易创新科技有限公司 | 一种可编程存储器及其制造方法 |
CN102693985B (zh) * | 2011-03-25 | 2016-03-02 | 北京兆易创新科技股份有限公司 | 一种可编程存储器及其制造方法 |
CN102738390A (zh) * | 2011-04-12 | 2012-10-17 | 北京大学 | 阻变存储器单元及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20070085122A1 (en) | 2007-04-19 |
JP2007110083A (ja) | 2007-04-26 |
CN1949391B (zh) | 2010-08-25 |
KR100668347B1 (ko) | 2007-01-12 |
US20080316807A1 (en) | 2008-12-25 |
US7439566B2 (en) | 2008-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1949391A (zh) | 具有金属绝缘体转换膜电阻器的半导体存储器件 | |
US7983070B2 (en) | DRAM tunneling access transistor | |
JP4947378B2 (ja) | 集積されたdram−nvram多値メモリ | |
US7439576B2 (en) | Ultra-thin body vertical tunneling transistor | |
US20070052012A1 (en) | Vertical tunneling nano-wire transistor | |
US8780614B2 (en) | Semiconductor memory device | |
US20060278927A1 (en) | Body biasing structure of soi | |
JP2002094029A (ja) | 半導体装置及びトランジスタ | |
US4972371A (en) | Semiconductor memory device | |
KR100814391B1 (ko) | 핀 트랜지스터를 포함하는 디램 장치의 구동 방법 및 디램장치 | |
TWI449174B (zh) | 接面場效電晶體裝置結構及其製造方法 | |
CN1728389A (zh) | 高读取电流的电子数据存储器件 | |
KR20200062362A (ko) | 임계값 조절 가능한 수직형 트랜지스터들을 사용한 콘텐츠 어드레스가능 메모리 및 그 형성 방법들 | |
CN102376711A (zh) | 半导体存储器器件及其制造方法 | |
CN1159764C (zh) | N沟道金属氧化物半导体驱动电路及其制造方法 | |
CN1263142C (zh) | 动态记忆胞元 | |
KR960000723B1 (ko) | Eeprom | |
CN1320660C (zh) | 数字输出跟随器、数字储存组件以及静态随机存取内存 | |
JP2795408B2 (ja) | メモリ装置 | |
TWI816327B (zh) | 具有記憶元件的半導體裝置 | |
CN1171313C (zh) | 由阻性铁电存储单元组成的存储装置 | |
CN1586007A (zh) | 存储器件 | |
WO2023195047A1 (ja) | 半導体メモリ装置 | |
TWI806354B (zh) | 半導體元件記憶裝置 | |
US20230309287A1 (en) | Semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |