JP4947378B2 - 集積されたｄｒａｍ−ｎｖｒａｍ多値メモリ - Google Patents

集積されたｄｒａｍ−ｎｖｒａｍ多値メモリ Download PDF

Info

Publication number
JP4947378B2
JP4947378B2 JP2007529952A JP2007529952A JP4947378B2 JP 4947378 B2 JP4947378 B2 JP 4947378B2 JP 2007529952 A JP2007529952 A JP 2007529952A JP 2007529952 A JP2007529952 A JP 2007529952A JP 4947378 B2 JP4947378 B2 JP 4947378B2
Authority
JP
Japan
Prior art keywords
random access
dram
nvram
memory
access memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007529952A
Other languages
English (en)
Other versions
JP2008511947A (ja
Inventor
バタチャリヤ、アーラップ
フォーブズ、レナード
Original Assignee
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2008511947A publication Critical patent/JP2008511947A/ja
Application granted granted Critical
Publication of JP4947378B2 publication Critical patent/JP4947378B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0018—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell whereby the nonvolatile element is an EEPROM element, e.g. a floating gate or metal-nitride-oxide-silicon [MNOS] transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、一般にはメモリデバイスに関し、特にＤＲＡＭとＮＶＲＡＭのアーキテクチャに関する。
通常、メモリデバイスは、コンピュータやその他の電子機器において内部半導体集積回路として設けられる。メモリには、ランダムアクセスメモリ（ＲＡＭ）、リードオンリーメモリ（ＲＯＭ）、フラッシュメモリ、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、シンクロナスダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）等、多くの異なるタイプがある。
従来のＤＲＡＭセルは、スイッチングトランジスタとこのトランジスタの記憶ノード（ｓｔｏｒａｇｅ ｎｏｄｅ）に接続された記憶用集積キャパシタとで構成される。電荷記憶特性は、浮遊状態にある記憶ノードの空乏容量と並列にスタック型キャパシタ又はトレンチ型キャパシタの形態で適切な記憶用の容量を設けることによって、高められる。ＤＲＡＭセルは揮発性なので、電源を切るとデータが失われる。
ＤＲＡＭでは、メモリセルを行と列の形式で配置した１以上のアレイが用いられる。メモリセルの各行は、それに対応する行線によって駆動される。この行線は、行アドレスによって指定される。アレイの各列に対しては１対のディジット線が相補的に設けられる。各列に対して、前記ディジット線にセンスアンプが接続され、前記センスアンプはそれぞれの列アドレスに応じて起動される。前記センスアンプは、ディジット線間の微小な電圧差を検知し、その電圧差を増幅する。
空乏層を通って一定の電荷がリークするので、元のデータの状態を保つためにキャパシタは頻繁に再充電される必要がある。これは、本技術分野において、リフレッシュと呼ばれており、センスアンプを起動した後、１対のディジット線のうちの一方に、行にあるメモリセルを周期的に接続することによって実現することができる。そして、センスアンプが、メモリセルのキャパシタの電圧レベルを、データビットが記憶された状態に対応する電圧レベルに再充電する。リフレッシュサイクルの間にデータを失うことがないような許容時間は、メモリキャパシタにおける電荷の散逸率のような種々の要因に依存する。
コンピュータが小型化し、その性能が向上してくると、コンピュータに関連する要素部品も、それに対応して小型化し、性能を向上させなければならない。これを実現するため、ＤＲＡＭセルのキャパシタ及びトランジスタのサイズを小さくすることが可能である。これによって、所要電力を低減すると同時に、処理速度及びメモリ密度を向上させる効果がある。
しかしながら、従来のＤＲＡＭセルを検知するには、１セル当たりの容量の最低値が必要であり、キャパシタのサイズを小さくする際の問題となっている。キャパシタが小さくなると、容量が低減する。これは、ＤＲＡＭのサイズを変更する際の難題となってきた。
上述した理由、及び当業者であれば本明細書に記載された内容を理解することによって明らかとなるであろう以下に述べる理由により、本技術分野において、サイズがさらに変更可能なＤＲＡＭセルの要求が存在する。
ＤＲＡＭセルの上述した問題及びその他の問題は、本発明によって解決され、また、以下の明細書を読み、検討することで理解されよう。
本発明は、集積されたＤＲＡＭ−ＮＶＲＡＭメモリセルに関する。前記セルは、ダイナミックランダムアクセスメモリの機能と前記ダイナミックランダムアクセスメモリの機能に接続された不揮発性ランダムアクセスメモリの機能とを有する。ダイナミックランダムアクセスメモリの機能によるデータ記憶の特性は、ＤＲＡＭにおいて不揮発性状態でのデータ保持を可能とする不揮発性ランダムアクセスメモリデバイスによって、高められる。この不揮発性ランダムアクセスメモリは、多値ビットでデータを記憶することができる。
本発明のさらに別の実施形態は、上記内容から派生した方法及び装置を含む。
以下、添付図面を参照して本発明を詳細に説明する。添付図面は、本明細書の一部を構成するものであり、本発明を実施できるような具体的な形態を例示的に示している。添付図面において、同類の参照符号は複数の図中において実質的に同等な構成要素を示す。実施形態の各々は、当業者が発明を実施できるように十分に説明されている。なお、本発明の範囲を逸脱することなく、構造的、論理的、電気的な改変を加えて発明を実施してもよい。従って、以下の説明は、限定的に解釈すべきではなく、本発明の範囲は、添付の特許請求の範囲及びその均等の範囲によってのみ決定される。以下の記載において用いられる用語ウェハ又は基板は、いかなる半導体構造体基材をも含む。両用語とも、シリコン・オン・サファイア（ＳＯＳ）技術、シリコン・オン・インシュレータ（ＳＯＩ）技術、薄膜トランジスタ（ＴＦＴ）技術、アンドープ及びドープされた半導体、半導体構造体基材によって支持されたシリコンエピタキシャル層、当業者に周知のその他の半導体構造体とを含むものと理解されるべきである。さらに、以下の記載において、ウェハ又は基板に言及する場合、それより前の工程によって、半導体構造体基材に領域／接合部が形成されていてもよい。また、用語ウェハ又は基板は、そのような領域／接合部を有する下部層を含む。
図１は、本発明に係るＤＲＡＭ−ＮＶＲＡＭ多値メモリセルの一実施形態を示す断面図である。前記セルは、バルクのシリコン基板１００におけるトレンチに作製される。前記トレンチ間には、柱状部が形成される。一実施形態において、基板は、ｐ型シリコンから構成される。他の実施形態において、基板はｎ型材料で構成される。
明確にするため、図１では、メモリセルのアレイを構成するＤＲＡＭ−ＮＶＲＡＭメモリセル１７０、１７１の２個のみが示される。通常のメモリアレイが数百万個のセルを有することは当技術分野では周知である。
各ＤＲＡＭ−ＮＶＲＡＭセル１７０、１７１は、ＤＲＡＭトランジスタ及びＮＶＲＡＭトランジスタで構成される。各ＤＲＡＭトランジスタは、ドレイン領域１０４、１０５及びソース領域１０１、１０３で構成される。一実施形態において、これらの領域１０１、１０３〜１０５は、基板１００のトレンチ及び柱状部におけるｎ＋ドーピング領域である。
トレンチの側壁に沿って、縦型ゲート１３０、１３１が形成され、それらゲートはそれぞれ、各トランジスタの活性領域１０１と１０４との間、１０３と１０５との間に、位置しており、それぞれ浮遊ボディ（ｆｌｏａｔｉｎｇ ｂｏｄｉｅｓ）１８０、１８１を有する。縦型ゲート１３０、１３１は、誘電体によって柱状部から分離される。縦型ゲート１３０、１３１は、メモリアレイのワード線に接続される。
各ＮＶＲＡＭトランジスタは、ドレイン領域１０４、１０５で構成される。ドレイン領域１０４、１０５は、柱状部の上部に形成され、それぞれのＤＲＡＭトランジスタによって共有される。トレンチの底部には、ソース領域１０２が形成される。ソース領域１０２は、２つのＮＶＲＡＭトランジスタの間で共有される。
ゲート型トランジスタ用のソース／ドレイン領域１０１、１０４若しくは１０３、１０５の各対、又は共有される制御ゲート１２０によってゲート制御されるＮＶトランジスタ用のソース／ドレイン領域１０２、１０４若しくは１０２、１０５の各対の間には、縦型のチャネル領域が存在する。例えば、動作中は、ドレイン１０４、１０１との間、又はドレイン１０５、１０３との間の浮遊ボディのチャネル領域に、チャネルが形成される。
各ＮＶＲＡＭトランジスタは、１以上の電荷を捕獲し、記憶する浮遊プレート１１５、１１６で構成される。浮遊プレート１１５、１１６は、トンネル誘電体１１０、１１１によって、チャネル領域から分離されている。さらに、浮遊プレート１１５、１１６は、捕獲された電荷の制御ゲートへのリークを防止するための電荷ブロック層（すなわち、ゲート間誘電体）１１７、１１８によって、共有された制御ゲート１２０から分離される。トンネル誘電体／浮遊プレート／電荷ブロック層のそれぞれは、各ＮＶＲＡＭトランジスタに対して絶縁積層体を構成し、一実施形態において、それぞれの厚みは約１５ｎｍである。それらの構成材料は、本発明にとっては、重要ではないが、通常は、ゲート／プレート材料としてはドーピングされたポリシリコンが、誘電体材料としてはシリコン酸化物、窒化物、オキシナイトライド等が挙げられる。
データ／ビット線１６０が、柱状部の上部における各ドレイン領域１０４と１０５を接続する。さらに、ソース領域１０１〜１０３が、メモリアレイのソース線に接続される。図２を参照して以下で示すように、セル１７０、１７１のソース線１０１〜１０３を、負電位にある基板（ｐ型シリコン）によって接地電位に接続して、ソース線及びそれに関係する接合部を、常に逆バイアスの状態にしておいてもよい。
本発明に係るトランジスタの動作中は、各ソース領域１０１〜１０３の周囲には、それぞれ空乏領域１４０〜１４２が形成される。空乏領域１４０と１４１との接触、又は空乏領域１４１と１４２との接触によって、空乏領域の上にある活性のｐ型柱状体が隔離されて、各柱状部においてｐ型浮遊ボディが形成される。
図２は、図１の実施形態の電気的に等価な回路図である。この図は、図１における２つのＤＲＡＭ−ＮＶＲＡＭセル１７０、１７１を示す。
各セル１７０、１７１は、共通の制御ゲート／ワード線１２０を共有するＮＶＲＡＭトランジスタ２０１、２０２で構成される。この共通の制御ゲート／ワード線１２０によって、メモリアレイの１つの行におけるセル同士が接続される。また、各セル１７０、１７１は、電界効果トランジスタ（ＦＥＴ）２０５、２０６を有する。各ＦＥＴ２０５、２０６のゲート１３０、１３１は、ＤＲＡＭワード線２３２、２３３にそれぞれ接続される。ＤＲＡＭワード線２３２、２３３は、アレイにおける共通のセル行のＦＥＴ同士を接続する。共通のセル列の各トランジスタのドレインは、メモリアレイのビット線１７０によって接続される。
図３は、本発明に係るＤＲＡＭ−ＮＶＲＡＭ多値セルの他の実施形態の断面図を示す。この実施形態では、シリコン・オン・インシュレータ（ＳＯＩ）構造が用いられている。ＳＯＩは、シリコン酸化物やガラスのような絶縁体上にシリコン薄膜を配置したものである。上述のトランジスタが、ＳＯＩの前記薄膜上に作製される。ＳＯＩによってトランジスタの容量が低減され、トランジスタが高速で動作するようになる。また、図３の実施形態は、図２の電気等価回路図を共有する。
図１の実施形態と同様に、各セルは、ＤＲＡＭトランジスタとＮＶＲＡＭトランジスタとで構成される。ＤＲＡＭトランジスタは、上部にドレイン領域３０４、３０５を有する柱状部で構成される。柱状部の底部にはソース領域３０２、３０３が形成される。ＤＲＡＭの縦型ゲート３３０、３３１は、チャネル領域を覆うように形成され、それぞれのワード線に接続される。
各ＮＶＲＡＭトランジスタでは、ＤＲＡＭトランジスタと同じドレイン領域３０４、３０５及びソース領域３０２、３０３が用いられる。各絶縁積層体は、トンネル誘電体３１０、３１１、浮遊プレート３１５、３１６及び電荷ブロック酸化物３１７、３１８で構成される。トレンチの中央部には共通の制御ゲート３２０が形成され、アレイのＮＶＲＡＭのワード線に接続される。
上記の構造は、基板３００の上に形成される絶縁層３０１上に形成される。一実施形態において、絶縁層３０１は、酸化物であり、基板及び浮遊ボディは、ｐ型シリコンである。
動作において、本発明に係るＤＲＡＭ−ＮＶＲＡＭセルは、ＮＶＲＡＭ多値記憶機能に加えて、多機能性を有している。ＮＶＲＡＭの制御ゲートが接地された場合、そのセルは、ＤＲＡＭのように機能する。本発明に係るＤＲＡＭトランジスタがキャパシタレスＤＲＡＭセルであっても、従来技術のＤＲＡＭセルと比較して記憶保持状態が改善されること以外は、ＤＲＡＭセルと同様に動作する。
ＤＲＡＭデバイスが高コンダクタンスの状態（すなわち論理０が書き込まれた状態）の場合、浮遊ボディの過剰なホールの一部が捕獲層を通って、捕獲される。従って、デバイスのコンダクタンスは、さらに増大し、従来技術のＤＲＡＭセルと比較して、ＤＲＡＭデバイスにおけるホールが増加した状態、いわゆる「増やされた論理０の状態（ｆａｔ ０）」が形成される。
一方、電子が浮遊ボディで生成されて、低いコンダクタンスの状態（論理１が書き込まれた状態）を形成する場合、過剰な電子の一部が捕獲層に捕獲されて、その結果、さらに低いコンダクタンスとなる。こうして、「増やされた論理１の状態（ｆａｔ １）」が形成される。「増やされた論理１の状態」で記憶するトランジスタの閾値電圧は増加し、従って、従来技術のデバイスよりもリーク電流が少なくなる。このように、本発明に係るＤＲＡＭトランジスタの捕獲層の効果によって、ＤＲＡＭ状態の論理分離及びそれに関連した信号マージン及び／又は状態保持特性が改善される。
ＮＶＲＡＭ動作に対しては、ビット線とＮＶＲＡＭのワード線の両方をＶddに上げると同時に、ＮＶＲＡＭ制御ゲートを負電位にパルス印加する。これによって、アクセスデバイスは、飽和状態となる。浮遊ボディと制御ゲートとの間に生成された横方向の強い電場によって、ボディ内に生成された過剰なホールがトンネル酸化物を通って捕獲される。このホールの捕獲によって、その近傍のボディの電位が正電位に上昇し、その状態は、電子を捕獲することによって上述の捕獲状態を放電するまで、保持される。これが不揮発性における「０」状態である。その状態は、アクセスデバイスのワード線電位を上げて、ビット線を流れる電流を検知することによって、容易に検知することができる（すなわち読み出し値 ０）。
不揮発性における「１」状態を書き込むため、ドレイン−ボディダイオード（ｄｒａｉｎ−ｂｏｄｙ ｄｉｏｄｅ）又はソース−ボディダイオード（ｓｏｕｒｃｅ−ｂｏｄｙ ｄｉｏｄｅ）を順バイアス状態にすると同時に、制御ゲートを正電位にパルス印加する。これによって、浮遊ボディに過剰な電子が注入される。捕獲層は、過剰な電子を捕獲し、負電位の状態を維持する。その結果、アクセスデバイスのＶｔが上昇し、論理１の読み出し処理の間は、デバイスは導通しない。捕獲層の電子が、消去処理においてホールを注入することによって、中和されるまで、デバイスは、不揮発性における論理１の状態を維持する。
多値ＮＶＲＡＭ動作に対しては、上述の論理０及び論理１の状態は、アクセスデバイスのワード線（論理「０」のＶt-WL、論理「１」のＶt-WLにそれぞれ対応）又は制御ゲートデバイス（論理「０」のＶt-GC、論理「１」のＶt-GCにそれぞれ対応）によって、アドレスによるデータ参照又は読み出しが行われる。捕獲層の電荷蓄積が同程度の場合、制御ゲートのＶtは、アクセスデバイスのＶtと異なる。従って、２値のデータ参照を行うことが可能であり、同じように書き込まれても、実質的に２値のビット記憶が実現される。
多値不揮発性記憶におけるレベルの追加は、従来技術である書き込み電圧（正又は負）を増加させて、適切な制御ゲート書き込みを行うことで、捕獲層に記憶させる電荷密度を直接増大することによって実現することが可能である。これによって、多値である複数の高レベルＶt状態（すなわち、多値論理状態Ｖt-GC）が生成される。アドレスによるデータ参照は、ＤＲＡＭワード線とＮＶＲＡＭ制御ゲートを用いて行われ、適切なセンス方式によって、記憶状態の全てのレベルが分離される。
また、本発明に係るＤＲＡＭ−ＮＶＲＡＭセルは、フィールド・プログラマブル・ゲートアレイ（ＦＰＧＡ）、消去再書込スイッチ（ａｌｔｅｒａｂｌｅ ｓｗｉｔｃｈ）やＢＩＯＳ記憶用途に用いるＰＲＯＭに変更することができる。セルのＰＲＯＭへの変更は、ＮＶＲＡＭ制御ゲートによる書き込みをすることで、捕獲層に適切な電子密度又は適切なホール密度を記憶させることによって行うことが可能である。
本発明に係る浮遊プレートＮＶＲＡＭトランジスタにおいて、制御ゲートを通じて書き込みを行うためには、誘電積層体を横切る電場を非常に低くする必要がある。これによって、繰り返し耐性が向上し（例えば、＞１０×１０10サイクル）、また形状及び電圧の両方におけるスケーラビリティ（ｓｃａｌａｂｉｌｉｔｙ）も向上する。ゲート絶縁積層体（すなわち、トンネル絶縁体、捕獲層、電荷ブロック層）を適切に選択し、また適切なサイズにすると、書き込み電場の平均値を、浮遊ゲートデバイスに対する従来の電場平均値１２×１０6 Ｖ／ｃｍに比較して、３×１０6 〜 ６×１０6Ｖ／ｃｍの間に低減することができる。
以下の表は、４．５ｎｍのトンネル絶縁体、６ｎｍのシリコン−シリコンリッチ窒化物捕獲誘電体、及び６．５ｎｍのＳｉＯ2電荷ブロック層で構成され、９Ｖ以下の書き込み電圧を必要とするゲート絶縁積層体に対する動作電圧の一実施形態を示す。この表は、あくまで例示を目的とするだけであり、本発明に係る他の実施形態において、読み出し、書き込み動作モードを実現するため、異なる動作電圧を用いてもよい。
Figure 0004947378
この表において、ＶBLはビット線電圧、ＶWLはＤＲＡＭワード線電圧、ＶSLはＤＲＡＭソース線電圧又はソース領域電圧、ＶGCはＮＶＲＡＭ制御ゲート／ワード線電圧、Ｖsubは負の基板バイアスを示す。上の表の「Ａｘ」及び「Ｂｘ」は、単一のビットにおける２つの状態（すなわち、ビットＡ又はビットＢ）を表す。ＮＶＲＡＭにおいて「Ａ１」及び「Ｂ１」を読み出す場合、ビット線電位は変化しない。
上述した「Ａｘ」と「Ｂｘ」との間の論理区別は、多値記憶に対して使用することができる。書き込み電圧Ｖx-CGをＶy-CGに変更することで、多値記憶に対する異なる論理レベルの区別「Ａｘ」と「Ｂｘ」を作ることができる。略同様の手法を、ＰＲＯＭの「１」及び「０」の書き込みに対して用いることができる。
図４は、本発明に係るＤＲＡＭ−ＮＶＲＡＭメモリセルを組み込むことが可能なメモリデバイス４００の機能ブロック図である。メモリデバイス４００は、プロセッサ４１０に接続される。プロセッサ４１０としては、マイクロプロセッサやその他の種類の制御回路を用いることができる。メモリデバイス４００とプロセッサ４１０は、電子システム４２０の一部を構成する。メモリデバイス４００は、本発明の理解を容易にするためメモリの特徴に絞って簡略化されている。
メモリデバイスは、上述の多値ＤＲＡＭ−ＮＶＲＡＭセルで構成することが可能なメモリセルのアレイ４３０を含む。メモリアレイ４３０は、行と列のバンクに配置される。メモリセルの各行のゲートは、ワード線で接続され、一方、メモリセルのドレイン及びソース接続部は、ビット線に接続される。
アドレス入力端子Ａ０−Ａｘ４４２上を送られるアドレス信号をラッチするために、アドレスバッファ回路４４０が設けられる。アドレス信号は、行デコーダ４４４及び列デコーダ４４６で受信、デコードされ、メモリアレイ４３０にアクセスする。アドレス入力端子の数が、メモリアレイ４３０の密度及び構成に依存することは、本明細書の記載によって、当業者は理解できるであろう。すなわち、メモリセル数とバンク及びブロック数が増加すると、入力アドレス数は増加する。
メモリデバイス４００は、センス／バッファ回路４５０を用いてメモリアレイ列の電圧変化又は電流変化を検知することで、メモリアレイ４３０のデータを読み出す。一実施形態では、センス／バッファ回路は、メモリアレイ４３０からデータ行を読み出し、ラッチするように接続される。データ入出力バッファ回路４６０によって、複数のデータ端子４６２とコントローラ４１０との間で双方向データ通信が可能となる。書き込み回路４５５は、メモリアレイへデータを書き込むために設けられる。
制御回路４７０において、プロセッサ４１０から制御端子４７２に送られる信号がデコードされる。これら信号は、データ読み出し処理、データ書込み処理、消去処理を含む、メモリアレイ４３０への処理の制御に用いられる。制御回路４７０としては、ステートマシンやシーケンサやその他のコントローラを用いることができる。
図４に示されたメモリデバイスは、メモリの特徴を理解容易にするため、簡略化されている。メモリの内部回路及び機能のより詳細な内容は、当業者にとって周知である。
以上まとめると、本発明に係る集積されたＤＲＡＭ−ＮＶＲＡＭメモリの実施形態において、一つのメモリセルでは、不揮発性のメモリ記憶と共に、データ記憶用のスタック型又はトレンチ型のキャパシタを必要としないＤＲＡＭ記憶装置の機能が提供される。トランジスタを追加せずに記憶密度を増加させるため、ＮＶＲＡＭトランジスタは、多値記憶が可能である。
ＤＲＡＭ−ＮＶＲＡＭセルは、ＤＲＡＭと不揮発性メモリを機能的に統合しており、それら両方の制約を克服する。例えば、ＤＲＡＭ機能は、ＮＶＲＡＭトランジスタの捕獲層を用いて、リフレッシュサイクルを必要としないように電荷記憶特性を高めることができる。同様に、ＮＶＲＡＭ機能は、従来の浮遊ゲートデバイスよりもスケーラビリティの高い電荷記憶用浮遊プレートを用いる。
本明細書中において、いくつかの具体的な実施形態を説明してきたが、同様の目的を達成することが意図されたいかなる配置構成も、上述した具体的な実施形態と代替可能であることは当業者にとって明らかであろう。また、本発明の種々の改変は、当業者にとって明らかである。従って、本願は本発明のいかなる改変、変形をもカバーするものである。また、本発明は、以下の請求項及びそれらの均等物によってのみ限定される。
図１は、本発明に係るＤＲＡＭ−ＮＶＲＡＭの多値メモリセルの一実施形態を示す断面図である。 図２は、図１の実施形態の電気的に等価な回路図である。 図３は、本発明に係るＤＲＡＭ−ＮＶＲＡＭの多値メモリセルの他の実施形態を示す断面図である。 図４は、本発明に係る非平面型で、ステップ形成されたＮＲＯＭアレイを組み込んだ電子システムを示すブロック図である。
符号の説明
１００、３００…基板
１０１〜１０３、３０２、３０３…ソース領域
１０４、１０５、３０４、３０５…ドレイン領域
１１０、１１１、３１０、３１１…トンネル誘電体
１１５、１１６、３１５、３１６…浮遊プレート
１１７、１１８…電荷ブロック層 １２０、３２０…制御ゲート
１３０、１３１、３３０、３３１…縦型ゲート
１４０〜１４２…空乏領域 １６０…データ／ビット線
１７０、１７１…ＤＲＡＭ−ＮＶＲＡＭメモリセル
１８０、１８１…浮遊ボディ
２０１、２０２…ＮＶＲＡＭトランジスタ
２０５、２０６…電界効果トランジスタ
２３２、２３３…ＤＲＡＭワード線 ３０１…絶縁層
３１７、３１８…電荷ブロック酸化物 ４００…メモリデバイス
４１０…プロセッサ ４２０…電子システム
４３０…メモリアレイ ４４０…アドレスバッファ回路
４４２…アドレス入力端子 ４４４…行デコーダ
４４６…列デコーダ ４５０…センス／バッファ回路
４５５…書込み回路 ４６０…データ入出力バッファ回路
４６２…データ端子 ４７０…制御回路
４７２…制御端子

Claims (5)

  1. 浮遊ボディを備えると共に、基板の柱状部の一側面に縦型に形成されてデータを記憶するキャパシタレスのダイナミックランダムアクセスメモリデバイスと、
    前記キャパシタレスのダイナミックランダムアクセスメモリデバイスの前記浮遊ボディを共有するように、前記柱状部の一側面とは反対の側面において縦型に形成される浮遊プレート型の不揮発性ランダムアクセスメモリデバイスと、
    を備え、
    前記柱状部は、複数のトレンチの間に形成され、
    前記柱状部は、前記柱状部の上側に形成されたドレイン領域と、各トレンチの下側に形成されたソース領域とを有する
    ことを特徴とする集積されたＤＲＡＭ−ＮＶＲＡＭのメモリセル。
  2. 請求項１記載のメモリセルにおいて、前記不揮発性ランダムアクセスメモリデバイスは、浮遊プレート電荷記憶領域を備えることを特徴とするメモリセル。
  3. 請求項１又は２記載のメモリセルにおいて、前記不揮発性ランダムアクセスメモリデバイスは、複数のデータビットを記憶できる多値デバイスであることを特徴とするメモリセル。
  4. 請求項１〜３のいずれか１項に記載のメモリセルにおいて、前記ソース領域は、動作中に空乏領域を形成して、前記空乏領域同士の接触に応じて前記浮遊ボディを形成することを特徴とするメモリセル。
  5. メモリ制御信号を生成するプロセッサと、
    前記プロセッサに接続され、前記メモリ制御信号に応じて動作するＤＲＡＭ−ＮＶＲＡＭ集積メモリアレイと、
    を備える電子システムであって、
    前記メモリアレイは、複数のメモリセルを備え、
    各セルは、
    浮遊ボディを備えると共に、基板の柱状部の一側面に縦型に形成されてデータを記憶するキャパシタレスのダイナミックランダムアクセスメモリデバイスと、
    前記キャパシタレスのダイナミックランダムアクセスメモリデバイスの前記浮遊ボディを共有するように、前記柱状部の一側面とは反対の側面において縦型に形成される浮遊プレート型の不揮発性ランダムアクセスメモリデバイスと、
    を備え、
    前記柱状部は、複数のトレンチの間に形成され、
    前記柱状部は、前記柱状部の上側に形成されたドレイン領域と、各トレンチの下側に形成されたソース領域とを有する
    ことを特徴とする電子システム。
JP2007529952A 2004-08-27 2005-08-16 集積されたｄｒａｍ−ｎｖｒａｍ多値メモリ Expired - Fee Related JP4947378B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/928,250 US7158410B2 (en) 2004-08-27 2004-08-27 Integrated DRAM-NVRAM multi-level memory
US10/928,250 2004-08-27
PCT/US2005/029150 WO2006026159A1 (en) 2004-08-27 2005-08-16 Integrated dram-nvram multi-level memory

Publications (2)

Publication Number Publication Date
JP2008511947A JP2008511947A (ja) 2008-04-17
JP4947378B2 true JP4947378B2 (ja) 2012-06-06

Family

ID=35219390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007529952A Expired - Fee Related JP4947378B2 (ja) 2004-08-27 2005-08-16 集積されたｄｒａｍ−ｎｖｒａｍ多値メモリ

Country Status (6)

Country Link
US (8) US7158410B2 (ja)
EP (1) EP1782427B1 (ja)
JP (1) JP4947378B2 (ja)
KR (1) KR100864351B1 (ja)
SG (1) SG142304A1 (ja)
WO (1) WO2006026159A1 (ja)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190616B2 (en) * 2004-07-19 2007-03-13 Micron Technology, Inc. In-service reconfigurable DRAM and flash memory device
US7158410B2 (en) * 2004-08-27 2007-01-02 Micron Technology, Inc. Integrated DRAM-NVRAM multi-level memory
KR100674952B1 (ko) * 2005-02-05 2007-01-26 삼성전자주식회사 3차원 플래쉬 메모리 소자 및 그 제조방법
EP1739738A3 (fr) * 2005-06-30 2009-04-01 STMicroelectronics (Crolles 2) SAS Cellule mémoire à un transistor MOS à corps isolé à effet mémoire renforcé
KR100697291B1 (ko) * 2005-09-15 2007-03-20 삼성전자주식회사 비휘발성 반도체 메모리 장치 및 그 제조방법
US7783956B2 (en) * 2006-07-12 2010-08-24 Cronera Systems Incorporated Data recorder
US7906804B2 (en) * 2006-07-19 2011-03-15 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and manufacturing method thereof
KR100810614B1 (ko) 2006-08-23 2008-03-06 삼성전자주식회사 디램 셀 모드 및 비휘발성 메모리 셀 모드를 갖는 반도체메모리 소자 및 그 동작방법
JP4364227B2 (ja) 2006-09-29 2009-11-11 株式会社東芝 半導体記憶装置
US8547756B2 (en) 2010-10-04 2013-10-01 Zeno Semiconductor, Inc. Semiconductor memory device having an electrically floating body transistor
US8159868B2 (en) * 2008-08-22 2012-04-17 Zeno Semiconductor, Inc. Semiconductor memory having both volatile and non-volatile functionality including resistance change material and method of operating
US7919800B2 (en) 2007-02-26 2011-04-05 Micron Technology, Inc. Capacitor-less memory cells and cell arrays
KR100878347B1 (ko) * 2007-05-28 2009-01-15 한양대학교 산학협력단 소노스 메모리 소자 및 그 제조 방법
US20090016118A1 (en) * 2007-07-12 2009-01-15 Silicon Storage Technology, Inc. Non-volatile dram with floating gate and method of operation
US7898850B2 (en) * 2007-10-12 2011-03-01 Micron Technology, Inc. Memory cells, electronic systems, methods of forming memory cells, and methods of programming memory cells
US7759715B2 (en) * 2007-10-15 2010-07-20 Micron Technology, Inc. Memory cell comprising dynamic random access memory (DRAM) nanoparticles and nonvolatile memory (NVM) nanoparticle
US7847338B2 (en) * 2007-10-24 2010-12-07 Yuniarto Widjaja Semiconductor memory having both volatile and non-volatile functionality and method of operating
KR100908819B1 (ko) * 2007-11-02 2009-07-21 주식회사 하이닉스반도체 수직채널트랜지스터를 구비한 반도체소자 및 그 제조 방법
US7719869B2 (en) * 2007-11-19 2010-05-18 Qimonda Ag Memory cell array comprising floating body memory cells
US8130547B2 (en) 2007-11-29 2012-03-06 Zeno Semiconductor, Inc. Method of maintaining the state of semiconductor memory having electrically floating body transistor
US8576628B2 (en) 2008-01-18 2013-11-05 Sharp Kabushiki Kaisha Nonvolatile random access memory
JP5555408B2 (ja) * 2008-01-18 2014-07-23 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法及び半導体装置
KR20090082784A (ko) * 2008-01-28 2009-07-31 삼성전자주식회사 Ｎｖｒａｍ 셀을 채용한 플래쉬 메모리 장치
US8258542B2 (en) * 2008-02-27 2012-09-04 Samsung Electronics Co., Ltd. Semiconductor devices and semiconductor apparatuses including the same
US7898857B2 (en) * 2008-03-20 2011-03-01 Micron Technology, Inc. Memory structure having volatile and non-volatile memory portions
US8014200B2 (en) 2008-04-08 2011-09-06 Zeno Semiconductor, Inc. Semiconductor memory having volatile and multi-bit, non-volatile functionality and methods of operating
US7911021B2 (en) * 2008-06-02 2011-03-22 Maxpower Semiconductor Inc. Edge termination for semiconductor devices
KR101415509B1 (ko) * 2008-07-24 2014-07-04 삼성전자주식회사 메모리 소자, 그 제조 방법 및 동작 방법
US8050092B2 (en) * 2009-05-29 2011-11-01 Seagate Technology Llc NAND flash memory with integrated bit line capacitance
KR20110085179A (ko) * 2010-01-19 2011-07-27 주식회사 하이닉스반도체 반도체 메모리 소자 및 그 제조방법
US8773925B2 (en) 2010-02-23 2014-07-08 Rambus Inc. Multilevel DRAM
US10340276B2 (en) 2010-03-02 2019-07-02 Zeno Semiconductor, Inc. Method of maintaining the state of semiconductor memory having electrically floating body transistor
KR20110106682A (ko) * 2010-03-23 2011-09-29 삼성전자주식회사 수직형 융합 반도체 장치
CN102456745B (zh) * 2010-10-22 2013-09-04 北京大学 一种快闪存储器及其制备方法和操作方法
FR2968132B1 (fr) 2010-11-26 2012-12-28 Commissariat Energie Atomique Dispositif mémoire multi-niveaux
US9559216B2 (en) 2011-06-06 2017-01-31 Micron Technology, Inc. Semiconductor memory device and method for biasing same
PL2797951T3 (pl) 2011-12-28 2018-07-31 Immunoqure Ag Sposób izolacji ludzkich przeciwciał
US9195853B2 (en) 2012-01-15 2015-11-24 International Business Machines Corporation Automated document redaction
JP2013161803A (ja) 2012-02-01 2013-08-19 Toshiba Corp 半導体記憶装置
US9208880B2 (en) 2013-01-14 2015-12-08 Zeno Semiconductor, Inc. Content addressable memory device having electrically floating body transistor
CN103247626A (zh) * 2013-05-02 2013-08-14 复旦大学 一种半浮栅器件及其制造方法
US9773888B2 (en) 2014-02-26 2017-09-26 Micron Technology, Inc. Vertical access devices, semiconductor device structures, and related methods
US10168922B1 (en) 2016-04-26 2019-01-01 International Business Machines Corporation Volatile and non-volatile memory in a TSV module
US11251371B2 (en) 2017-03-24 2022-02-15 Gwangju Institute Of Science And Technology Nonvolatile memory device having multi-level resistance and capacitance characteristics, and manufacturing method thereof
US10262736B2 (en) 2017-07-05 2019-04-16 Micron Technology, Inc. Multifunctional memory cells
US10276576B2 (en) 2017-07-05 2019-04-30 Micron Technology, Inc. Gated diode memory cells
US10153348B1 (en) 2017-07-05 2018-12-11 Micron Technology, Inc. Memory configurations
US10153039B1 (en) 2017-07-05 2018-12-11 Micron Technology, Inc. Memory cells programmed via multi-mechanism charge transports
US10374101B2 (en) 2017-07-05 2019-08-06 Micron Technology, Inc. Memory arrays
US20190013387A1 (en) 2017-07-05 2019-01-10 Micron Technology, Inc. Memory cell structures
US10411026B2 (en) 2017-07-05 2019-09-10 Micron Technology, Inc. Integrated computing structures formed on silicon
US10153381B1 (en) 2017-07-05 2018-12-11 Micron Technology, Inc. Memory cells having an access gate and a control gate and dielectric stacks above and below the access gate
US10297493B2 (en) 2017-07-05 2019-05-21 Micron Technology, Inc. Trench isolation interfaces
US10176870B1 (en) 2017-07-05 2019-01-08 Micron Technology, Inc. Multifunctional memory cells
US10553708B2 (en) * 2017-08-29 2020-02-04 International Business Machines Corporation Twin gate tunnel field-effect transistor (FET)
US10615225B2 (en) * 2018-08-22 2020-04-07 International Business Machines Corporation Multilayer back end of line (BEOL)-stackable cross-point memory array with complementary pass transistor selectors
WO2020139710A1 (en) * 2018-12-26 2020-07-02 Micron Technology, Inc. Vertical 2-transistor memory cell
US11847324B2 (en) 2020-12-31 2023-12-19 Pure Storage, Inc. Optimizing resiliency groups for data regions of a storage system
US12067282B2 (en) 2020-12-31 2024-08-20 Pure Storage, Inc. Write path selection
US12093545B2 (en) 2020-12-31 2024-09-17 Pure Storage, Inc. Storage system with selectable write modes
US11614880B2 (en) 2020-12-31 2023-03-28 Pure Storage, Inc. Storage system with selectable write paths
WO2023133305A1 (en) * 2022-01-10 2023-07-13 Zeno Semiconductor, Inc. A memory device comprising an electrically floating body transistor

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4448400A (en) * 1981-07-13 1984-05-15 Eliyahou Harari Highly scalable dynamic RAM cell with self-signal amplification
US4417325A (en) * 1981-07-13 1983-11-22 Eliyahou Harari Highly scaleable dynamic ram cell with self-signal amplification
US4449205A (en) * 1982-02-19 1984-05-15 International Business Machines Corp. Dynamic RAM with non-volatile back-up storage and method of operation thereof
JPS61256673A (ja) * 1985-05-08 1986-11-14 Fujitsu Ltd 半導体装置
JPS62266793A (ja) * 1986-05-13 1987-11-19 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US4870470A (en) * 1987-10-16 1989-09-26 International Business Machines Corporation Non-volatile memory cell having Si rich silicon nitride charge trapping layer
US5140552A (en) * 1988-02-09 1992-08-18 Sharp Kabushiki Kaisha Semiconductor memory device having a volatile memory device and a non-volatile memory device
US5057448A (en) * 1988-02-26 1991-10-15 Hitachi, Ltd. Method of making a semiconductor device having DRAM cells and floating gate memory cells
JPH0748553B2 (ja) * 1989-03-14 1995-05-24 シャープ株式会社 半導体装置
US5181188A (en) * 1989-07-07 1993-01-19 Sharp Kabushiki Kaisha Semiconductor memory device
JP3046376B2 (ja) * 1991-03-29 2000-05-29 株式会社東芝 不揮発性半導体メモリ装置
US5196722A (en) * 1992-03-12 1993-03-23 International Business Machines Corporation Shadow ram cell having a shallow trench eeprom
US5399516A (en) * 1992-03-12 1995-03-21 International Business Machines Corporation Method of making shadow RAM cell having a shallow trench EEPROM
JPH0778484A (ja) * 1993-07-13 1995-03-20 Nkk Corp 記憶素子、不揮発性メモリ、不揮発性記憶装置及びそれを用いた情報記憶方法
US5510630A (en) * 1993-10-18 1996-04-23 Westinghouse Electric Corporation Non-volatile random access memory cell constructed of silicon carbide
US5460988A (en) * 1994-04-25 1995-10-24 United Microelectronics Corporation Process for high density flash EPROM cell
US5446299A (en) * 1994-04-29 1995-08-29 International Business Machines Corporation Semiconductor random access memory cell on silicon-on-insulator with dual control gates
JPH07321332A (ja) * 1994-05-21 1995-12-08 Sony Corp Ｍｉｓ型半導体装置及びその製造方法
US5598367A (en) * 1995-06-07 1997-01-28 International Business Machines Corporation Trench EPROM
US5723375A (en) * 1996-04-26 1998-03-03 Micron Technology, Inc. Method of making EEPROM transistor for a DRAM
TW468273B (en) * 1997-04-10 2001-12-11 Hitachi Ltd Semiconductor integrated circuit device and method for manufacturing the same
US5880991A (en) * 1997-04-14 1999-03-09 International Business Machines Corporation Structure for low cost mixed memory integration, new NVRAM structure, and process for forming the mixed memory and NVRAM structure
US6424011B1 (en) * 1997-04-14 2002-07-23 International Business Machines Corporation Mixed memory integration with NVRAM, dram and sram cell structures on same substrate
JP3492168B2 (ja) * 1997-10-21 2004-02-03 シャープ株式会社 不揮発性半導体記憶装置
US6232643B1 (en) * 1997-11-13 2001-05-15 Micron Technology, Inc. Memory using insulator traps
DE19817326A1 (de) * 1998-04-18 1999-10-21 Continental Teves Ag & Co Ohg Verfahren zum Verkürzen des Bremsgeweges
US6185712B1 (en) * 1998-07-02 2001-02-06 International Business Machines Corporation Chip performance optimization with self programmed built in self test
CN100359601C (zh) * 1999-02-01 2008-01-02 株式会社日立制作所 半导体集成电路和非易失性存储器元件
US6297989B1 (en) * 1999-02-26 2001-10-02 Micron Technology, Inc. Applications for non-volatile memory cells
US6452856B1 (en) * 1999-02-26 2002-09-17 Micron Technology, Inc. DRAM technology compatible processor/memory chips
US6141248A (en) * 1999-07-29 2000-10-31 Micron Technology, Inc. DRAM and SRAM memory cells with repressed memory
US6266272B1 (en) * 1999-07-30 2001-07-24 International Business Machines Corporation Partially non-volatile dynamic random access memory formed by a plurality of single transistor cells used as DRAM cells and EPROM cells
US6639835B2 (en) * 2000-02-29 2003-10-28 Micron Technology, Inc. Static NVRAM with ultra thin tunnel oxides
DE10041749A1 (de) * 2000-08-27 2002-03-14 Infineon Technologies Ag Vertikale nichtflüchtige Halbleiter-Speicherzelle sowie Verfahren zu deren Herstellung
JP4064607B2 (ja) * 2000-09-08 2008-03-19 株式会社東芝 半導体メモリ装置
US6282118B1 (en) * 2000-10-06 2001-08-28 Macronix International Co. Ltd. Nonvolatile semiconductor memory device
US6801994B2 (en) * 2000-12-20 2004-10-05 Microsoft Corporation Software management systems and methods for automotive computing devices
JP4049297B2 (ja) * 2001-06-11 2008-02-20 株式会社ルネサステクノロジ 半導体記憶装置
US6531731B2 (en) * 2001-06-15 2003-03-11 Motorola, Inc. Integration of two memory types on the same integrated circuit
JP2003031693A (ja) * 2001-07-19 2003-01-31 Toshiba Corp 半導体メモリ装置
US6541815B1 (en) * 2001-10-11 2003-04-01 International Business Machines Corporation High-density dual-cell flash memory structure
US6743681B2 (en) 2001-11-09 2004-06-01 Micron Technology, Inc. Methods of Fabricating Gate and Storage Dielectric Stacks having Silicon-Rich-Nitride
US6784480B2 (en) * 2002-02-12 2004-08-31 Micron Technology, Inc. Asymmetric band-gap engineered nonvolatile memory device
US6661042B2 (en) * 2002-03-11 2003-12-09 Monolithic System Technology, Inc. One-transistor floating-body DRAM cell in bulk CMOS process with electrically isolated charge storage region
US6798008B2 (en) * 2002-03-19 2004-09-28 02Ic, Inc. Non-volatile dynamic random access memory
US6785167B2 (en) * 2002-06-18 2004-08-31 Micron Technology, Inc. ROM embedded DRAM with programming
US6970370B2 (en) * 2002-06-21 2005-11-29 Micron Technology, Inc. Ferroelectric write once read only memory for archival storage
US6788605B2 (en) 2002-07-15 2004-09-07 Hewlett-Packard Development Company, L.P. Shared volatile and non-volatile memory
US7224024B2 (en) * 2002-08-29 2007-05-29 Micron Technology, Inc. Single transistor vertical memory gain cell
US6917078B2 (en) * 2002-08-30 2005-07-12 Micron Technology Inc. One transistor SOI non-volatile random access memory cell
US6845034B2 (en) * 2003-03-11 2005-01-18 Micron Technology, Inc. Electronic systems, constructions for detecting properties of objects, and assemblies for identifying persons
US7075141B2 (en) * 2003-03-28 2006-07-11 Nantero, Inc. Four terminal non-volatile transistor device
JP3933608B2 (ja) * 2003-06-30 2007-06-20 株式会社東芝 半導体記憶装置及び半導体集積回路
US6979857B2 (en) * 2003-07-01 2005-12-27 Micron Technology, Inc. Apparatus and method for split gate NROM memory
US7148538B2 (en) * 2003-12-17 2006-12-12 Micron Technology, Inc. Vertical NAND flash memory array
US7241654B2 (en) * 2003-12-17 2007-07-10 Micron Technology, Inc. Vertical NROM NAND flash memory array
US6878991B1 (en) * 2004-01-30 2005-04-12 Micron Technology, Inc. Vertical device 4F2 EEPROM memory
US6952366B2 (en) * 2004-02-10 2005-10-04 Micron Technology, Inc. NROM flash memory cell with integrated DRAM
US7075146B2 (en) * 2004-02-24 2006-07-11 Micron Technology, Inc. 4F2 EEPROM NROM memory arrays with vertical devices
KR100626377B1 (ko) * 2004-06-07 2006-09-20 삼성전자주식회사 동작 모드에 따라 프로그램 전압의 증가분을 가변할 수있는 불 휘발성 메모리 장치
US7190616B2 (en) * 2004-07-19 2007-03-13 Micron Technology, Inc. In-service reconfigurable DRAM and flash memory device
US7158410B2 (en) * 2004-08-27 2007-01-02 Micron Technology, Inc. Integrated DRAM-NVRAM multi-level memory
US20060131633A1 (en) * 2004-12-21 2006-06-22 Micron Technology, Inc. Integrated two device non-volatile memory
US7166888B2 (en) * 2005-01-27 2007-01-23 Micron Technology, Inc. Scalable high density non-volatile memory cells in a contactless memory array
US7280397B2 (en) * 2005-07-11 2007-10-09 Sandisk 3D Llc Three-dimensional non-volatile SRAM incorporating thin-film device layer

Also Published As

Publication number Publication date
US20060044870A1 (en) 2006-03-02
US7403416B2 (en) 2008-07-22
WO2006026159A8 (en) 2006-06-22
KR20070042585A (ko) 2007-04-23
EP1782427A1 (en) 2007-05-09
US20060146594A1 (en) 2006-07-06
US20060145246A1 (en) 2006-07-06
US20060146605A1 (en) 2006-07-06
US20060146606A1 (en) 2006-07-06
US20060152963A1 (en) 2006-07-13
US20060152962A1 (en) 2006-07-13
US7158410B2 (en) 2007-01-02
US7403419B2 (en) 2008-07-22
US7417893B2 (en) 2008-08-26
EP1782427B1 (en) 2012-09-19
KR100864351B1 (ko) 2008-10-17
SG142304A1 (en) 2008-05-28
US20060176726A1 (en) 2006-08-10
US7459740B2 (en) 2008-12-02
JP2008511947A (ja) 2008-04-17
US7349252B2 (en) 2008-03-25
US7379336B2 (en) 2008-05-27
WO2006026159A1 (en) 2006-03-09
US7457159B2 (en) 2008-11-25

Similar Documents

Publication Publication Date Title
JP4947378B2 (ja) 集積されたｄｒａｍ−ｎｖｒａｍ多値メモリ
US7609551B2 (en) Semiconductor memory device
US7476586B2 (en) NOR flash memory cell with high storage density
KR100698977B1 (ko) 수직 ｎｒｏｍ
KR100852849B1 (ko) 비대칭성 전하 트래핑을 갖는 다중-상태 nand 메모리 셀, 전자 시스템, 다중-상태 nand 메모리 셀을 프로그래밍, 소거 또는 판독하기 위한 방법, 및 다중 상태 nand 메모리 셀의 스트링 어레이를 판독하기 위한 방법
US7365388B2 (en) Embedded trap direct tunnel non-volatile memory
US7436018B2 (en) Discrete trap non-volatile multi-functional memory device
JP4678760B2 (ja) メモリセルのアレイ、メモリアレイ、メモリデバイス及び多重状態セルを有するメモリアレイを形成する方法
US8089108B2 (en) Double-gated transistor memory
US20070091661A1 (en) Nanocrystal write once read only memory for archival storage

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110428

TRDD Decision of grant or rejection written
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120118

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees