KR100852849B1 - 비대칭성 전하 트래핑을 갖는 다중-상태 nand 메모리 셀, 전자 시스템, 다중-상태 nand 메모리 셀을 프로그래밍, 소거 또는 판독하기 위한 방법, 및 다중 상태 nand 메모리 셀의 스트링 어레이를 판독하기 위한 방법 - Google Patents
비대칭성 전하 트래핑을 갖는 다중-상태 nand 메모리 셀, 전자 시스템, 다중-상태 nand 메모리 셀을 프로그래밍, 소거 또는 판독하기 위한 방법, 및 다중 상태 nand 메모리 셀의 스트링 어레이를 판독하기 위한 방법 Download PDFInfo
- Publication number
- KR100852849B1 KR100852849B1 KR1020067017023A KR20067017023A KR100852849B1 KR 100852849 B1 KR100852849 B1 KR 100852849B1 KR 1020067017023 A KR1020067017023 A KR 1020067017023A KR 20067017023 A KR20067017023 A KR 20067017023A KR 100852849 B1 KR100852849 B1 KR 100852849B1
- Authority
- KR
- South Korea
- Prior art keywords
- sections
- control gate
- trapping layer
- nand memory
- memory cell
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 103
- 238000000034 method Methods 0.000 title claims description 42
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000002347 injection Methods 0.000 claims abstract description 12
- 239000007924 injection Substances 0.000 claims abstract description 12
- 150000004767 nitrides Chemical class 0.000 claims abstract description 4
- 239000004020 conductor Substances 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 239000002707 nanocrystalline material Substances 0.000 claims description 2
- 238000007667 floating Methods 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003472 neutralizing effect Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7887—Programmable transistors with more than two possible different levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7923—Programmable transistors with more than two possible different levels of programmation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
Description
Claims (32)
- 다중 상태 NAND 메모리 셀에 있어서,제1 도전 물질을 포함하는 기판,상기 기판 내에 제2 도전 물질을 포함하는 제1 및 제2 활성 영역,상기 제1 활성 영역과 상기 제2 활성 영역 위 및 이들 영역 사이에 형성된 제어 게이트, 및상기 제어 게이트와 상기 기판 사이에 형성된 불연속성 트래핑 층으로서, 상기 불연속성 트래핑 층은 제1 유전체층에 의해 상기 제어 게이트와 분리되며, 제2 유전체층에 의해 상기 기판과 분리되도록 형성되며, 상기 불연속성 트래핑 층은 상기 제어 게이트로부터의 연장부에 의해 한쌍의 섹션으로 분할되어, 각각의 섹션은 다른 섹션과 독립된 전하를 보유할 수 있으며, 상기 섹션들은 상기 제1 및 제2 활성 영역의 비대칭성 바이어스에 응답하여 상기 제1 활성 영역에 인접하게 제1 데이터 비트의 전하 트래핑을 비대칭성으로 행할 수 있으며, 상기 제2 활성 영역에 인접하게 제2 데이터 비트의 전하 트래핑을 비대칭성으로 행할 수 있는 불연속성 트래핑 층을 포함하는 다중-상태 NAND 메모리 셀.
- 제1항에 있어서,상기 제1 도전 물질은 p-형 도전 물질을 포함하는 다중-상태 NAND 메모리 셀.
- 제1항에 있어서,상기 제2 도전 물질은 n-형 도전 물질을 포함하는 다중-상태 NAND 메모리 셀.
- 제1항에 있어서,상기 제1 활성 영역은 드레인 영역이고, 제2 활성 영역은 소스 영역인 다중-상태 NAND 메모리 셀.
- 제1항에 있어서,상기 제1 유전체층은 알루미늄 산화물 물질을 포함하는 다중-상태 NAND 메모리 셀.
- 제1항에 있어서,제2 유전체층은 알루미늄 산화물 물질을 포함하는 다중-상태 NAND 메모리 셀.
- 제1항에 있어서,상기 불연속성 트래핑층은 질화물 물질을 포함하는 다중-상태 NAND 메모리 셀.
- 제1항에 있어서,상기 불연속성 트래핑층은 실리콘 나노결정 물질인 다중-상태 NAND 메모리 셀.
- 제1항에 있어서,상기 불연속성 트래핑층은 게이트 유도된 드레인 누설 정공 주입에 의해 소거를 행할 수 있는 다중-상태 NAND 메모리 셀.
- 제1항에 있어서,상기 불연속성 트래핑층은 게이트 유도된 드레인 누설 정공 주입에 의해 프로그래밍을 행할 수 있는 다중-상태 NAND 메모리 셀.
- 제1항에 있어서,상기 불연속성 트래핑층은 전자 주입에 의해 소거를 행할 수 있는 다중-상태 NAND 메모리 셀.
- 제1항에 있어서,상기 불연속성 트래핑층은 전자 주입에 의해 프로그래밍을 행할 수 있는 다중-상태 NAND 메모리 셀.
- 다중-상태 NAND 메모리 셀에 있어서,제1 도전 물질을 포함하는 기판,상기 기판 내에 제2 도전 물질을 포함하는 제1 및 제2 활성 영역,상기 제1 활성 영역과 상기 제2 활성 영역 위 및 이들 영역 사이에 형성된 제어 게이트, 및상기 제어 게이트와 상기 기판 사이에 형성된 불연속성 트래핑 층으로서, 상기 불연속성 트래핑 층은 상기 제어 게이트로부터의 연장부에 의해 한쌍의 섹션으로 분할되어, 각각의 섹션은 다른 섹션과 독립된 전하를 보유할 수 있으며, 상기 섹션들은 상기 제1 및 제2 활성 영역의 비대칭성 바이어스에 응답하여 상기 제1 활성 영역에 인접하게 제1 데이터 비트의 전하 트래핑을 비대칭성으로 행할 수 있고, 상기 제2 활성 영역에 인접하게 제2 데이터 비트의 전하 트래핑을 비대칭성으로 행할 수 있는 트래핑층을 포함하는 다중-상태 NAND 메모리 셀.
- 제13항에 있어서,상기 기판과 상기 제어 게이트로부터 상기 불연속성 트래핑층을 분리시키는 복수의 유전체층을 더 포함하는 다중-상태 NAND 메모리 셀.
- 다중-상태 NAND 메모리 셀에 있어서,제1 도전 물질을 포함하는 기판,상기 기판 내에 제2 도전 물질을 포함하는 제1 및 제2 활성 영역,상기 제1 활성 영역과 상기 제2 활성 영역 위 및 이들 영역 사이에 형성된 제어 게이트, 및상기 제어 게이트와 상기 기판 사이에 형성된 불연속성 트래핑층으로서, 상기 불연속성 트래핑층은 제1 유전체층에 의해 상기 제어 게이트와 분리되며, 제2 유전체층에 의해 상기 기판과 분리되도록 형성되며, 상기 불연속성 트래핑층은 상기 제어 게이트로부터의 적어도 하나의 연장부에 의해 복수의 섹션으로 분할되어, 각각의 섹션은 다른 섹션과 독립된 전하를 보유할 수 있는 불연속성 트래핑층을 포함하는 다중-상태 NAND 메모리 셀.
- 메모리 어레이에 있어서,열로 배열된 복수의 다중-상태 NAND 메모리 셀로서, 상기 복수의 다중-상태 NAND 메모리 셀 각각은 드레인 영역, 소스 영역, 및 불연속성 트래핑층을 포함하며, 상기 불연속성 트래핑층은 제어 게이트로부터의 연장부에 의해 한쌍의 섹션으로 분할되어, 각각의 섹션은 다른 섹션과 독립된 전하를 보유할 수 있으며, 상기 섹션들은 상기 드레인 영역 및 소스 영역의 비대칭성 바이어스에 응답하여 상기 드레인 영역에 인접하게 제1 데이터 비트의 전하 트래핑을 비대칭성으로 행할 수 있고, 상기 소스 영역에 인접하게 제2 데이터 비트의 전하 트래핑을 비대칭성으로 행할 수 있는 복수의 다중-상태 NAND 메모리 셀, 및상기 열의 한 단에 있는 제1 선택 게이트 및 상기 열의 나머지 단에 있는 제2 선택 게이트를 포함하는 복수의 선택 게이트로서, 상기 복수의 다중-상태 NAND 메모리 셀 중 제1 다중-상태 NAND 메모리 셀의 프로그래밍 동작 중에, 상기 제1 선택 게이트 전체에 드레인 전압이 인가되고, 상기 제2 선택 게이트 전체에 소스 전압이 인가되고, 상기 드레인 전압 및 상기 소스 전압은 상기 제1 데이터 비트 또는 제2 데이터 비트가 프로그래밍되는 것에 응답하여 상이한 레벨을 갖는 복수의 선택 게이트를 포함하는 메모리 어레이.
- 제16항에 있어서,상기 소스 전압은 0V와 동일하고, 상기 드레인 전압은 상기 제1 데이터 비트가 프로그램 중일 때는 3 내지 6V의 범위에 있고, 상기 드레인 전압은 0V와 동일하고, 상기 소스 전압은 상기 제2 데이터 비트가 프로그램 중일 때는 3 내지 6V의 범위에 있는 메모리 어레이.
- 제16항에 있어서,-10V 내지 -20V 범위에 있는 전압이 상기 제1 다중-상태 NAND 메모리 셀의 제어 게이트에 인가되는 메모리 어레이.
- 제어 게이트, 제1 및 제2 활성 영역, 및 불연속성 트래핑층을 가지며, 상기 불연속성 트래핑층은 제어 게이트로부터의 연장부에 의해 한쌍의 섹션으로 분할되어, 각각의 섹션은 다른 섹션과 독립된 전하를 보유할 수 있으며, 상기 섹션들은 상기 제1 및 제2 활성 영역 각각 근방에서 비대칭성으로 트래핑을 행할 수 있는, 다중-상태 NAND 메모리 셀을 프로그래밍하기 위한 방법으로서,상기 제어 게이트에 네거티브 게이트 전압을 인가하는 단계,상기 제2 활성 영역을 접지시키는 단계, 및상기 제1 활성 영역에 포지티브 전압을 인가하여 게이트 유도된 드레인 누설 주입에 의한 비대칭성으로 분포된 정공을 상기 제1 활성 영역에 인접한 상기 불연속성 트래핑층 내로 주입시키는 단계를 포함하는 다중-상태 NAND 메모리 셀을 프로그래밍하기 위한 방법.
- 제19항에 있어서,상기 제1 활성 영역을 접지시키는 단계, 및상기 제2 활성 영역에 포지티브 전압을 인가하여 게이트 유도된 드레인 누설 주입에 의한 비대칭성으로 분포된 정공을 상기 제2 활성 영역에 인접한 상기 불연속성 트래핑층 내로 주입시키는 단계를 더 포함하는 다중-상태 NAND 메모리 셀을 프로그래밍하기 위한 방법.
- 제19항에 있어서,상기 불연속성 트래핑층은 상기 제어 게이트의 연장부에 의해 분할되어진 불연속성 트래핑층인 다중-상태 NAND 메모리 셀을 프로그래밍하기 위한 방법.
- 제어 게이트, 제1 및 제2 활성 영역, 및 불연속성 트래핑층을 가지며, 상기 불연속성 트래핑층은 제어 게이트로부터의 연장부에 의해 한쌍의 섹션으로 분할되어, 각각의 섹션은 다른 섹션과 독립된 전하를 보유할 수 있으며, 상기 섹션들은 상기 제1 및 제2 활성 영역 각각 근방에서 제1 및 제2 데이터 비트를 비대칭성으로 트래핑시킬 수 있는, 다중-상태 NAND 메모리 셀을 소거하기 위한 방법으로서,상기 제어 게이트에 포지티브 게이트 전압을 인가하는 단계, 및상기 제1 및 제2 활성 영역을 접지시켜 상기 불연속성 트래핑층으로의 게이트 유도된 드레인 누설 정공 주입에 의한 상기 제1 및 제2 데이터 비트를 소거시키는 단계를 포함하는 다중-상태 NAND 메모리 셀을 소거하기 위한 방법.
- 제어 게이트, 제1 및 제2 활성 영역, 및 불연속성 트래핑층을 가지며, 상기 불연속성 트래핑층은 제어 게이트로부터의 연장부에 의해 한쌍의 섹션으로 분할되어, 각각의 섹션은 다른 섹션과 독립된 전하를 보유할 수 있으며, 상기 섹션들은 상기 제1 및 제2 활성 영역 각각 근방에서 제1 및 제2 데이터 비트를 비대칭성으로 트래핑시킬 수 있는, 다중-상태 NAND 메모리 셀을 소거하기 위한 방법으로서,상기 제어 게이트에 포지티브 게이트 전압을 인가하는 단계, 및상기 제1 및 제2 활성 영역을 접지시켜 상기 불연속성 트래핑층으로의 전자 주입에 의한 상기 제1 및 제2 데이터 비트를 소거시키는 단계를 포함하는 다중-상태 NAND 메모리 셀을 소거하기 위한 방법.
- 제어 게이트, 제1 및 제2 활성 영역, 및 불연속성 트래핑층을 가지며, 상기 불연속성 트래핑층은 제어 게이트로부터의 연장부에 의해 한쌍의 섹션으로 분할되어, 각각의 섹션은 다른 섹션과 독립된 전하를 보유할 수 있으며, 상기 섹션들은 상기 제1 및 제2 활성 영역 각각 근방에서 제1 및 제2 데이터 비트를 비대칭성으로 트래핑시킬 수 있는, 다중-상태 NAND 메모리 셀을 판독하기 위한 방법으로서,상기 제어 게이트에 포지티브 판독 전압을 인가하는 단계,상기 제2 활성 영역에 포지티브 드레인 전압을 인가하는 단계, 및상기 제1 활성 영역을 접지시켜 상기 제1 데이터 비트를 판독하는 단계를 포함하는 다중-상태 NAND 메모리 셀을 판독하기 위한 방법.
- 제24항에 있어서,상기 포지티브 드레인 전압을 상기 제1 활성 영역에 인가하는 단계, 및상기 제2 활성 영역을 접지시켜 상기 제2 데이터 비트를 판독하는 단계를 더 포함하는 다중-상태 NAND 메모리 셀을 판독하기 위한 방법.
- 제24항에 있어서,상기 포지티브 판독 전압은 3 내지 6V 범위에 있고, 상기 포지티브 드레인 전압은 4 내지 6V 범위에 있는 다중-상태 NAND 메모리 셀을 판독하기 위한 방법.
- 전자 시스템으로서,상기 전자 시스템의 동작을 제어하는 프로세서, 및복수의 메모리 셀을 갖는 NAND 플래시 메모리 장치를 포함하고,상기 메모리 셀 각각은제1 도전 물질을 포함하는 기판,상기 기판 내에 제2 도전 물질을 포함하는 제1 및 제2 활성 영역,상기 제1 활성 영역과 상기 제2 활성 영역 위 및 이들 영역 사이에 형성된 제어 게이트, 및상기 제어 게이트와 상기 기판 사이에 형성된 불연속성 트래핑층으로서, 상기 불연속성 트래핑층은 상기 제어 게이트로부터의 연장부에 의해 한쌍의 섹션으로 분할되어, 각각의 섹션은 다른 섹션과 독립된 전하를 보유할 수 있으며, 상기 섹션들은 상기 제1 및 제2 활성 영역의 비대칭성 바이어스에 응답하여 상기 제1 활성 영역에 인접하게 제1 데이터 비트의 전하 트래핑을 비대칭성으로 행할 수 있고, 상기 제2 활성 영역에 인접하게 제2 데이터 비트의 전하 트래핑을 비대칭성으로 행할 수 있는 불연속성 트래핑층을 포함하는 전자 시스템.
- 제어 게이트, 제1 및 제2 소스/드레인 영역, 및 불연속성 트래핑층을 가지며, 상기 불연속성 트래핑층은 제어 게이트로부터의 연장부에 의해 한쌍의 섹션으로 분할되어, 각각의 섹션은 다른 섹션과 독립된 전하를 보유할 수 있으며, 상기 섹션들은 상기 제1 및 제2 소스/드레인 영역 각각 근방에서 제1 및 제2 데이터 비트를 비대칭성으로 트래핑시킬 수 있는, 다중-상태 NAND 메모리 셀을 소거하기 위한 방법으로서,상기 제어 게이트에 소정의 전압을 인가하는 단계,상기 제1 및 제2 소스/드레인 영역에 비대칭성 전압을 인가하여 상기 제1 및 제2 데이터 비트를 소거시키는 단계를 포함하는 다중-상태 NAND 메모리 셀을 소거하기 위한 방법.
- 제어 게이트, 제1 및 제2 소스/드레인 영역, 및 불연속성 트래핑층을 가지며, 상기 불연속성 트래핑층은 제어 게이트로부터의 연장부에 의해 한쌍의 섹션으로 분할되어, 각각의 섹션은 다른 섹션과 독립된 전하를 보유할 수 있으며, 상기 섹션들은 상기 제1 및 제2 소스/드레인 영역 각각 근방에서 제1 및 제2 데이터 비트를 비대칭성으로 트래핑시킬 수 있는, 다중-상태 NAND 메모리 셀을 프로그래밍하기 위한 방법으로서,상기 제어 게이트에 소정의 전압을 인가하는 단계, 및상기 제1 및 제2 소스/드레인 영역에 비대칭성 전압을 인가하여 상기 제1 및 제2 데이터 비트를 프로그래밍하는 단계를 포함하는 다중-상태 NAND 메모리 셀을 프로그래밍하기 위한 방법.
- 다중-상태 NAND 메모리 셀의 스트링 어레이를 판독하기 위한 방법으로서,상기 메모리 셀 각각은 제어 게이트, 제1 및 제2 소스/드레인 영역, 및 불연속성 트래핑층을 포함하며 - 상기 불연속성 트래핑층은 제어 게이트로부터의 연장부에 의해 한쌍의 섹션으로 분할되어, 각각의 섹션은 다른 섹션과 독립된 전하를 보유할 수 있으며, 상기 섹션들은 상기 제1 및 제2 소스/드레인 영역 각각 근방에서 제1 및 제2 데이터 비트를 비대칭성으로 트래핑시킬 수 있음 -,상기 제어 게이트에 판독 전압을 인가하는 단계,상기 제1 소스/드레인 영역을 접지시켜 상기 제1 데이터 비트를 판독하는 동안 상기 제2 소스/드레인 영역에 제1 드레인 전압을 인가하는 단계, 및상기 제2 소스/드레인 영역을 접지시켜 상기 제2 데이터 비트를 판독하는 동안 상기 제1 소스/드레인 영역에 제2 드레인 전압을 인가하는 단계를 포함하는 다중-상태 NAND 메모리 셀의 스트링 어레이를 판독하기 위한 방법.
- 제30항에 있어서,상기 제1 드레인 전압과 상기 제2 드레인 전압은 사실상 동일한 다중-상태 NAND 메모리 셀의 스트링 어레이를 판독하기 위한 방법.
- 제어 게이트, 제1 및 제2 소스/드레인 영역, 및 불연속성 트래핑층을 가지며, 상기 불연속성 트래핑층은 제어 게이트로부터의 연장부에 의해 한쌍의 섹션으로 분할되어, 각각의 섹션은 다른 섹션과 독립된 전하를 보유할 수 있으며, 상기 섹션들은 상기 제1 및 제2 소스/드레인 영역 각각 근방에서 제1 및 제2 데이터 비트를 비대칭성으로 트래핑시킬 수 있는, 다중-상태 NAND 메모리 셀을 소거하기 위한 방법으로서,상기 제어 게이트에 소정의 전압을 인가하는 단계, 및상기 제1 및 제2 소스/드레인 영역으로부터 게이트 유도된 드레인 누설 정공 주입을 행하여 상기 제1 및 제2 데이터 비트 모두를 사실상 동시에 소거시키는 단계를 포함하는 다중-상태 NAND 메모리 셀을 소거하는 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/785,785 | 2004-02-24 | ||
US10/785,785 US7072217B2 (en) | 2004-02-24 | 2004-02-24 | Multi-state memory cell with asymmetric charge trapping |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060118596A KR20060118596A (ko) | 2006-11-23 |
KR100852849B1 true KR100852849B1 (ko) | 2008-08-18 |
Family
ID=34861685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020067017023A KR100852849B1 (ko) | 2004-02-24 | 2005-02-15 | 비대칭성 전하 트래핑을 갖는 다중-상태 nand 메모리 셀, 전자 시스템, 다중-상태 nand 메모리 셀을 프로그래밍, 소거 또는 판독하기 위한 방법, 및 다중 상태 nand 메모리 셀의 스트링 어레이를 판독하기 위한 방법 |
Country Status (7)
Country | Link |
---|---|
US (4) | US7072217B2 (ko) |
EP (2) | EP1719185A1 (ko) |
JP (2) | JP4866835B2 (ko) |
KR (1) | KR100852849B1 (ko) |
CN (1) | CN1922737B (ko) |
TW (1) | TWI267990B (ko) |
WO (1) | WO2005083797A1 (ko) |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6804502B2 (en) | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
EP3570374B1 (en) | 2004-06-23 | 2022-04-20 | pSemi Corporation | Integrated rf front end |
US7307888B2 (en) * | 2004-09-09 | 2007-12-11 | Macronix International Co., Ltd. | Method and apparatus for operating nonvolatile memory in a parallel arrangement |
US7170785B2 (en) * | 2004-09-09 | 2007-01-30 | Macronix International Co., Ltd. | Method and apparatus for operating a string of charge trapping memory cells |
US7247907B2 (en) * | 2005-05-20 | 2007-07-24 | Silicon Storage Technology, Inc. | Bidirectional split gate NAND flash memory structure and array, method of programming, erasing and reading thereof, and method of manufacturing |
US7485526B2 (en) * | 2005-06-17 | 2009-02-03 | Micron Technology, Inc. | Floating-gate structure with dielectric component |
US8742502B2 (en) | 2005-07-11 | 2014-06-03 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
US20080076371A1 (en) | 2005-07-11 | 2008-03-27 | Alexander Dribinsky | Circuit and method for controlling charge injection in radio frequency switches |
US9653601B2 (en) | 2005-07-11 | 2017-05-16 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
US7890891B2 (en) * | 2005-07-11 | 2011-02-15 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
US7489546B2 (en) * | 2005-12-20 | 2009-02-10 | Micron Technology, Inc. | NAND architecture memory devices and operation |
US7450422B2 (en) * | 2006-05-11 | 2008-11-11 | Micron Technology, Inc. | NAND architecture memory devices and operation |
US7525841B2 (en) * | 2006-06-14 | 2009-04-28 | Micron Technology, Inc. | Programming method for NAND flash |
US7551467B2 (en) * | 2006-08-04 | 2009-06-23 | Micron Technology, Inc. | Memory device architectures and operation |
JP2008166528A (ja) * | 2006-12-28 | 2008-07-17 | Spansion Llc | 半導体装置およびその製造方法 |
US7898863B2 (en) * | 2007-08-01 | 2011-03-01 | Micron Technology, Inc. | Method, apparatus, and system for improved read operation in memory |
US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
EP3346611B1 (en) | 2008-02-28 | 2021-09-22 | pSemi Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
US8643079B2 (en) * | 2008-05-05 | 2014-02-04 | Micron Technology, Inc. | Nanocrystal formation using atomic layer deposition and resulting apparatus |
US7692972B1 (en) | 2008-07-22 | 2010-04-06 | Actel Corporation | Split gate memory cell for programmable circuit device |
KR101569894B1 (ko) * | 2008-11-12 | 2015-11-17 | 삼성전자주식회사 | 불 휘발성 메모리 장치의 프로그램 방법 |
JP5275052B2 (ja) * | 2009-01-08 | 2013-08-28 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US8723260B1 (en) | 2009-03-12 | 2014-05-13 | Rf Micro Devices, Inc. | Semiconductor radio frequency switch with body contact |
US9318336B2 (en) | 2011-10-27 | 2016-04-19 | Globalfoundries U.S. 2 Llc | Non-volatile memory structure employing high-k gate dielectric and metal gate |
US8829967B2 (en) | 2012-06-27 | 2014-09-09 | Triquint Semiconductor, Inc. | Body-contacted partially depleted silicon on insulator transistor |
US8729952B2 (en) | 2012-08-16 | 2014-05-20 | Triquint Semiconductor, Inc. | Switching device with non-negative biasing |
US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
US8847672B2 (en) | 2013-01-15 | 2014-09-30 | Triquint Semiconductor, Inc. | Switching device with resistive divider |
US9214932B2 (en) | 2013-02-11 | 2015-12-15 | Triquint Semiconductor, Inc. | Body-biased switching device |
US8923782B1 (en) | 2013-02-20 | 2014-12-30 | Triquint Semiconductor, Inc. | Switching device with diode-biased field-effect transistor (FET) |
US8977217B1 (en) | 2013-02-20 | 2015-03-10 | Triquint Semiconductor, Inc. | Switching device with negative bias circuit |
US9203396B1 (en) | 2013-02-22 | 2015-12-01 | Triquint Semiconductor, Inc. | Radio frequency switch device with source-follower |
US20150236798A1 (en) | 2013-03-14 | 2015-08-20 | Peregrine Semiconductor Corporation | Methods for Increasing RF Throughput Via Usage of Tunable Filters |
US9406695B2 (en) | 2013-11-20 | 2016-08-02 | Peregrine Semiconductor Corporation | Circuit and method for improving ESD tolerance and switching speed |
US9379698B2 (en) | 2014-02-04 | 2016-06-28 | Triquint Semiconductor, Inc. | Field effect transistor switching circuit |
US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
WO2016154144A1 (en) * | 2015-03-21 | 2016-09-29 | NEO Semiconductor, Inc. | Sonos byte-erasable eeprom |
US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
US11211399B2 (en) | 2019-08-15 | 2021-12-28 | Micron Technology, Inc. | Electronic apparatus with an oxide-only tunneling structure by a select gate tier, and related methods |
US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
WO2021246825A1 (ko) * | 2020-06-05 | 2021-12-09 | 한양대학교 산학협력단 | 강유전체 물질 기반의 3차원 플래시 메모리 및 그 동작 방법 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4330930A (en) | 1980-02-12 | 1982-05-25 | General Instrument Corp. | Electrically alterable read only memory semiconductor device made by low pressure chemical vapor deposition process |
US6288943B1 (en) * | 2000-07-12 | 2001-09-11 | Taiwan Semiconductor Manufacturing Corporation | Method for programming and reading 2-bit p-channel ETOX-cells with non-connecting HSG islands as floating gate |
WO2003030264A1 (en) * | 2001-09-28 | 2003-04-10 | Advanced Micro Devices, Inc. | Non volatile memory cell structure using multilevel trapping dielectric |
WO2003038907A1 (en) * | 2001-10-31 | 2003-05-08 | Sandisk Corporation | Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements |
EP1324380A2 (en) * | 2001-12-20 | 2003-07-02 | Saifun Semiconductors Ltd | Non-volatile memory device and method of fabrication |
US20030193062A1 (en) * | 2002-04-16 | 2003-10-16 | Fuh-Cheng Jong | Nonvolatile memory cell for prevention from second bit effect |
Family Cites Families (115)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US622768A (en) * | 1899-04-11 | hellwig | ||
US649877A (en) * | 1899-11-22 | 1900-05-15 | William G Shedd | Measure for liquid gold. |
US4184207A (en) | 1978-01-27 | 1980-01-15 | Texas Instruments Incorporated | High density floating gate electrically programmable ROM |
US4420504A (en) | 1980-12-22 | 1983-12-13 | Raytheon Company | Programmable read only memory |
JPS61150369A (ja) | 1984-12-25 | 1986-07-09 | Toshiba Corp | 読み出し専用半導体記憶装置およびその製造方法 |
US4881114A (en) | 1986-05-16 | 1989-11-14 | Actel Corporation | Selectively formable vertical diode circuit element |
JPH07120720B2 (ja) * | 1987-12-17 | 1995-12-20 | 三菱電機株式会社 | 不揮発性半導体記憶装置 |
US5241496A (en) | 1991-08-19 | 1993-08-31 | Micron Technology, Inc. | Array of read-only memory cells, eacch of which has a one-time, voltage-programmable antifuse element constructed within a trench shared by a pair of cells |
US5357462A (en) * | 1991-09-24 | 1994-10-18 | Kabushiki Kaisha Toshiba | Electrically erasable and programmable non-volatile semiconductor memory with automatic write-verify controller |
US5467305A (en) | 1992-03-12 | 1995-11-14 | International Business Machines Corporation | Three-dimensional direct-write EEPROM arrays and fabrication methods |
US5379253A (en) | 1992-06-01 | 1995-01-03 | National Semiconductor Corporation | High density EEPROM cell array with novel programming scheme and method of manufacture |
US5330930A (en) | 1992-12-31 | 1994-07-19 | Chartered Semiconductor Manufacturing Pte Ltd. | Formation of vertical polysilicon resistor having a nitride sidewall for small static RAM cell |
US5378647A (en) | 1993-10-25 | 1995-01-03 | United Microelectronics Corporation | Method of making a bottom gate mask ROM device |
US5397725A (en) | 1993-10-28 | 1995-03-14 | National Semiconductor Corporation | Method of controlling oxide thinning in an EPROM or flash memory array |
US5429967A (en) | 1994-04-08 | 1995-07-04 | United Microelectronics Corporation | Process for producing a very high density mask ROM |
US5576236A (en) | 1995-06-28 | 1996-11-19 | United Microelectronics Corporation | Process for coding and code marking read-only memory |
US5768192A (en) | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
JP3191693B2 (ja) | 1996-08-29 | 2001-07-23 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
US6028342A (en) | 1996-11-22 | 2000-02-22 | United Microelectronics Corp. | ROM diode and a method of making the same |
US6097059A (en) * | 1996-12-27 | 2000-08-01 | Sanyo Electric Co., Ltd. | Transistor, transistor array, method for manufacturing transistor array, and nonvolatile semiconductor memory |
US5792697A (en) | 1997-01-07 | 1998-08-11 | United Microelectronics Corporation | Method for fabricating a multi-stage ROM |
TW319904B (en) | 1997-01-20 | 1997-11-11 | United Microelectronics Corp | Three dimensional read only memory and manufacturing method thereof |
US5801401A (en) | 1997-01-29 | 1998-09-01 | Micron Technology, Inc. | Flash memory with microcrystalline silicon carbide film floating gate |
TW347581B (en) | 1997-02-05 | 1998-12-11 | United Microelectronics Corp | Process for fabricating read-only memory cells |
US6190966B1 (en) | 1997-03-25 | 2001-02-20 | Vantis Corporation | Process for fabricating semiconductor memory device with high data retention including silicon nitride etch stop layer formed at high temperature with low hydrogen ion concentration |
US5966603A (en) | 1997-06-11 | 1999-10-12 | Saifun Semiconductors Ltd. | NROM fabrication method with a periphery portion |
US6297096B1 (en) | 1997-06-11 | 2001-10-02 | Saifun Semiconductors Ltd. | NROM fabrication method |
IL125604A (en) | 1997-07-30 | 2004-03-28 | Saifun Semiconductors Ltd | Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge |
US6768165B1 (en) | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
TW406378B (en) | 1998-02-03 | 2000-09-21 | Taiwan Semiconductor Mfg | The structure of read-only memory (ROM) and its manufacture method |
US6030871A (en) | 1998-05-05 | 2000-02-29 | Saifun Semiconductors Ltd. | Process for producing two bit ROM cell utilizing angled implant |
US6348711B1 (en) | 1998-05-20 | 2002-02-19 | Saifun Semiconductors Ltd. | NROM cell with self-aligned programming and erasure areas |
US6215148B1 (en) | 1998-05-20 | 2001-04-10 | Saifun Semiconductors Ltd. | NROM cell with improved programming, erasing and cycling |
US6133102A (en) | 1998-06-19 | 2000-10-17 | Wu; Shye-Lin | Method of fabricating double poly-gate high density multi-state flat mask ROM cells |
KR100331545B1 (ko) * | 1998-07-22 | 2002-04-06 | 윤종용 | 다단계 화학 기상 증착 방법에 의한 다층 질화티타늄막 형성방법및 이를 이용한 반도체 소자의 제조방법 |
TW380318B (en) | 1998-07-29 | 2000-01-21 | United Semiconductor Corp | Manufacturing method for flash erasable programmable ROM |
US6251731B1 (en) | 1998-08-10 | 2001-06-26 | Acer Semiconductor Manufacturing, Inc. | Method for fabricating high-density and high-speed nand-type mask roms |
US6184089B1 (en) | 1999-01-27 | 2001-02-06 | United Microelectronics Corp. | Method of fabricating one-time programmable read only memory |
US6134156A (en) | 1999-02-04 | 2000-10-17 | Saifun Semiconductors Ltd. | Method for initiating a retrieval procedure in virtual ground arrays |
US6256231B1 (en) | 1999-02-04 | 2001-07-03 | Tower Semiconductor Ltd. | EEPROM array using 2-bit non-volatile memory cells and method of implementing same |
US6108240A (en) | 1999-02-04 | 2000-08-22 | Tower Semiconductor Ltd. | Implementation of EEPROM using intermediate gate voltage to avoid disturb conditions |
US6157570A (en) | 1999-02-04 | 2000-12-05 | Tower Semiconductor Ltd. | Program/erase endurance of EEPROM memory cells |
US6181597B1 (en) | 1999-02-04 | 2001-01-30 | Tower Semiconductor Ltd. | EEPROM array using 2-bit non-volatile memory cells with serial read operations |
US6147904A (en) | 1999-02-04 | 2000-11-14 | Tower Semiconductor Ltd. | Redundancy method and structure for 2-bit non-volatile memory cells |
US6081456A (en) | 1999-02-04 | 2000-06-27 | Tower Semiconductor Ltd. | Bit line control circuit for a memory array using 2-bit non-volatile memory cells |
US6487050B1 (en) | 1999-02-22 | 2002-11-26 | Seagate Technology Llc | Disc drive with wear-resistant ramp coating of carbon nitride or metal nitride |
US6044022A (en) | 1999-02-26 | 2000-03-28 | Tower Semiconductor Ltd. | Programmable configuration for EEPROMS including 2-bit non-volatile memory cell arrays |
US6174758B1 (en) | 1999-03-03 | 2001-01-16 | Tower Semiconductor Ltd. | Semiconductor chip having fieldless array with salicide gates and methods for making same |
US6208557B1 (en) | 1999-05-21 | 2001-03-27 | National Semiconductor Corporation | EPROM and flash memory cells with source-side injection and a gate dielectric that traps hot electrons during programming |
JP2000334976A (ja) * | 1999-05-31 | 2000-12-05 | Canon Inc | インクジェット記録装置、インク供給装置、およびインク供給方法 |
US6218695B1 (en) | 1999-06-28 | 2001-04-17 | Tower Semiconductor Ltd. | Area efficient column select circuitry for 2-bit non-volatile memory cells |
US6255166B1 (en) | 1999-08-05 | 2001-07-03 | Aalo Lsi Design & Device Technology, Inc. | Nonvolatile memory cell, method of programming the same and nonvolatile memory array |
US6204529B1 (en) | 1999-08-27 | 2001-03-20 | Hsing Lan Lung | 8 bit per cell non-volatile semiconductor memory structure utilizing trench technology and dielectric floating gate |
US6303436B1 (en) | 1999-09-21 | 2001-10-16 | Mosel Vitelic, Inc. | Method for fabricating a type of trench mask ROM cell |
FR2799570B1 (fr) * | 1999-10-08 | 2001-11-16 | Itt Mfg Enterprises Inc | Commutateur electrique perfectionne a effet tactile a plusieurs voies et a organe de declenchement unique |
US6240020B1 (en) | 1999-10-25 | 2001-05-29 | Advanced Micro Devices | Method of bitline shielding in conjunction with a precharging scheme for nand-based flash memory devices |
US6175523B1 (en) | 1999-10-25 | 2001-01-16 | Advanced Micro Devices, Inc | Precharging mechanism and method for NAND-based flash memory devices |
US6429063B1 (en) | 1999-10-26 | 2002-08-06 | Saifun Semiconductors Ltd. | NROM cell with generally decoupled primary and secondary injection |
JP4923318B2 (ja) * | 1999-12-17 | 2012-04-25 | ソニー株式会社 | 不揮発性半導体記憶装置およびその動作方法 |
US6291854B1 (en) | 1999-12-30 | 2001-09-18 | United Microelectronics Corp. | Electrically erasable and programmable read only memory device and manufacturing therefor |
US6222768B1 (en) | 2000-01-28 | 2001-04-24 | Advanced Micro Devices, Inc. | Auto adjusting window placement scheme for an NROM virtual ground array |
US6201737B1 (en) | 2000-01-28 | 2001-03-13 | Advanced Micro Devices, Inc. | Apparatus and method to characterize the threshold distribution in an NROM virtual ground array |
US6272043B1 (en) | 2000-01-28 | 2001-08-07 | Advanced Micro Devices, Inc. | Apparatus and method of direct current sensing from source side in a virtual ground array |
TW439276B (en) | 2000-02-14 | 2001-06-07 | United Microelectronics Corp | Fabricating method of read only memory |
US6215702B1 (en) | 2000-02-16 | 2001-04-10 | Advanced Micro Devices, Inc. | Method of maintaining constant erasing speeds for non-volatile memory cells |
US6243300B1 (en) | 2000-02-16 | 2001-06-05 | Advanced Micro Devices, Inc. | Substrate hole injection for neutralizing spillover charge generated during programming of a non-volatile memory cell |
US6266281B1 (en) | 2000-02-16 | 2001-07-24 | Advanced Micro Devices, Inc. | Method of erasing non-volatile memory cells |
US6275414B1 (en) | 2000-05-16 | 2001-08-14 | Advanced Micro Devices, Inc. | Uniform bitline strapping of a non-volatile memory cell |
US6269023B1 (en) | 2000-05-19 | 2001-07-31 | Advanced Micro Devices, Inc. | Method of programming a non-volatile memory cell using a current limiter |
US6282118B1 (en) | 2000-10-06 | 2001-08-28 | Macronix International Co. Ltd. | Nonvolatile semiconductor memory device |
JP4151229B2 (ja) * | 2000-10-26 | 2008-09-17 | ソニー株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
US6602805B2 (en) | 2000-12-14 | 2003-08-05 | Macronix International Co., Ltd. | Method for forming gate dielectric layer in NROM |
US6487114B2 (en) * | 2001-02-28 | 2002-11-26 | Macronix International Co., Ltd. | Method of reading two-bit memories of NROM cell |
US6461949B1 (en) | 2001-03-29 | 2002-10-08 | Macronix International Co. Ltd. | Method for fabricating a nitride read-only-memory (NROM) |
TW480677B (en) | 2001-04-04 | 2002-03-21 | Macronix Int Co Ltd | Method of fabricating a nitride read only memory cell |
TW480678B (en) | 2001-04-13 | 2002-03-21 | Macronix Int Co Ltd | Method for producing nitride read only memory (NROM) |
JP4776801B2 (ja) * | 2001-04-24 | 2011-09-21 | 株式会社半導体エネルギー研究所 | メモリ回路 |
US6576511B2 (en) | 2001-05-02 | 2003-06-10 | Macronix International Co., Ltd. | Method for forming nitride read only memory |
TW494541B (en) | 2001-05-28 | 2002-07-11 | Macronix Int Co Ltd | Method for producing silicon nitride read-only-memory |
US20020182829A1 (en) | 2001-05-31 | 2002-12-05 | Chia-Hsing Chen | Method for forming nitride read only memory with indium pocket region |
US6531887B2 (en) | 2001-06-01 | 2003-03-11 | Macronix International Co., Ltd. | One cell programmable switch using non-volatile cell |
US6580135B2 (en) | 2001-06-18 | 2003-06-17 | Macronix International Co., Ltd. | Silicon nitride read only memory structure and method of programming and erasure |
TW495974B (en) | 2001-06-21 | 2002-07-21 | Macronix Int Co Ltd | Manufacturing method for nitride read only memory |
US6432778B1 (en) | 2001-08-07 | 2002-08-13 | Macronix International Co. Ltd. | Method of forming a system on chip (SOC) with nitride read only memory (NROM) |
US6720614B2 (en) * | 2001-08-07 | 2004-04-13 | Macronix International Co., Ltd. | Operation method for programming and erasing a data in a P-channel sonos memory cell |
JP2003163292A (ja) * | 2001-08-13 | 2003-06-06 | Halo Lsi Inc | ツインnand素子構造、そのアレイ動作およびその製造方法 |
US6617204B2 (en) | 2001-08-13 | 2003-09-09 | Macronix International Co., Ltd. | Method of forming the protective film to prevent nitride read only memory cell charging |
JP4734799B2 (ja) * | 2001-08-24 | 2011-07-27 | ソニー株式会社 | 不揮発性半導体メモリ装置の製造方法 |
TW495977B (en) | 2001-09-28 | 2002-07-21 | Macronix Int Co Ltd | Erasing method for p-channel silicon nitride read only memory |
TW507369B (en) | 2001-10-29 | 2002-10-21 | Macronix Int Co Ltd | Silicon nitride read only memory structure for preventing antenna effect |
US6897522B2 (en) | 2001-10-31 | 2005-05-24 | Sandisk Corporation | Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements |
US6514831B1 (en) | 2001-11-14 | 2003-02-04 | Macronix International Co., Ltd. | Nitride read only memory cell |
US6417053B1 (en) | 2001-11-20 | 2002-07-09 | Macronix International Co., Ltd. | Fabrication method for a silicon nitride read-only memory |
US6486028B1 (en) | 2001-11-20 | 2002-11-26 | Macronix International Co., Ltd. | Method of fabricating a nitride read-only-memory cell vertical structure |
US6885585B2 (en) | 2001-12-20 | 2005-04-26 | Saifun Semiconductors Ltd. | NROM NOR array |
KR100437466B1 (ko) | 2001-12-27 | 2004-06-23 | 삼성전자주식회사 | 비휘발성 메모리소자 및 그 제조방법 |
US6421275B1 (en) | 2002-01-22 | 2002-07-16 | Macronix International Co. Ltd. | Method for adjusting a reference current of a flash nitride read only memory (NROM) and device thereof |
TW521429B (en) | 2002-03-11 | 2003-02-21 | Macronix Int Co Ltd | Structure of nitride ROM with protective diode and method for operating the same |
US6498377B1 (en) | 2002-03-21 | 2002-12-24 | Macronix International, Co., Ltd. | SONOS component having high dielectric property |
JP2003282744A (ja) | 2002-03-22 | 2003-10-03 | Seiko Epson Corp | 不揮発性記憶装置 |
TW529168B (en) | 2002-04-02 | 2003-04-21 | Macronix Int Co Ltd | Initialization method of P-type silicon nitride read only memory |
JP3983105B2 (ja) * | 2002-05-29 | 2007-09-26 | Necエレクトロニクス株式会社 | 不揮発性半導体記憶装置の製造方法 |
TW554489B (en) | 2002-06-20 | 2003-09-21 | Macronix Int Co Ltd | Method for fabricating mask ROM device |
US20040000689A1 (en) * | 2002-06-28 | 2004-01-01 | Erh-Kun Lai | Dual-bit MONOS/SONOS memory structure with non-continuous floating gate |
US6607957B1 (en) | 2002-07-31 | 2003-08-19 | Macronix International Co., Ltd. | Method for fabricating nitride read only memory |
US6610586B1 (en) | 2002-09-04 | 2003-08-26 | Macronix International Co., Ltd. | Method for fabricating nitride read-only memory |
TWI305046B (ko) * | 2002-09-09 | 2009-01-01 | Macronix Int Co Ltd | |
JP2004152924A (ja) * | 2002-10-30 | 2004-05-27 | Renesas Technology Corp | 半導体記憶素子および半導体装置 |
US7339822B2 (en) * | 2002-12-06 | 2008-03-04 | Sandisk Corporation | Current-limited latch |
JP2004281662A (ja) * | 2003-03-14 | 2004-10-07 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
US6706599B1 (en) * | 2003-03-20 | 2004-03-16 | Motorola, Inc. | Multi-bit non-volatile memory device and method therefor |
KR100525910B1 (ko) * | 2003-03-31 | 2005-11-02 | 주식회사 하이닉스반도체 | 플래시 메모리 셀의 프로그램 방법 및 이를 이용한 낸드플래시 메모리의 프로그램 방법 |
JP4878743B2 (ja) * | 2003-10-02 | 2012-02-15 | 旺宏電子股▲ふん▼有限公司 | Nand型不揮発性メモリセルの作動方法 |
US7049651B2 (en) * | 2003-11-17 | 2006-05-23 | Infineon Technologies Ag | Charge-trapping memory device including high permittivity strips |
US7241654B2 (en) * | 2003-12-17 | 2007-07-10 | Micron Technology, Inc. | Vertical NROM NAND flash memory array |
-
2004
- 2004-02-24 US US10/785,785 patent/US7072217B2/en active Active
-
2005
- 2005-02-15 KR KR1020067017023A patent/KR100852849B1/ko active IP Right Grant
- 2005-02-15 JP JP2007500871A patent/JP4866835B2/ja active Active
- 2005-02-15 EP EP05713587A patent/EP1719185A1/en not_active Ceased
- 2005-02-15 EP EP11008691A patent/EP2416367A3/en not_active Withdrawn
- 2005-02-15 WO PCT/US2005/004765 patent/WO2005083797A1/en active Application Filing
- 2005-02-15 CN CN2005800056006A patent/CN1922737B/zh active Active
- 2005-02-17 TW TW094104614A patent/TWI267990B/zh active
-
2006
- 2006-05-11 US US11/432,019 patent/US7616482B2/en active Active
- 2006-05-11 US US11/432,020 patent/US7577027B2/en not_active Expired - Fee Related
-
2009
- 2009-10-19 US US12/581,674 patent/US7911837B2/en not_active Expired - Lifetime
-
2010
- 2010-11-04 JP JP2010247676A patent/JP2011066436A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4330930A (en) | 1980-02-12 | 1982-05-25 | General Instrument Corp. | Electrically alterable read only memory semiconductor device made by low pressure chemical vapor deposition process |
US6288943B1 (en) * | 2000-07-12 | 2001-09-11 | Taiwan Semiconductor Manufacturing Corporation | Method for programming and reading 2-bit p-channel ETOX-cells with non-connecting HSG islands as floating gate |
WO2003030264A1 (en) * | 2001-09-28 | 2003-04-10 | Advanced Micro Devices, Inc. | Non volatile memory cell structure using multilevel trapping dielectric |
WO2003038907A1 (en) * | 2001-10-31 | 2003-05-08 | Sandisk Corporation | Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements |
EP1324380A2 (en) * | 2001-12-20 | 2003-07-02 | Saifun Semiconductors Ltd | Non-volatile memory device and method of fabrication |
US20030193062A1 (en) * | 2002-04-16 | 2003-10-16 | Fuh-Cheng Jong | Nonvolatile memory cell for prevention from second bit effect |
Also Published As
Publication number | Publication date |
---|---|
EP2416367A3 (en) | 2012-04-04 |
CN1922737B (zh) | 2010-05-05 |
US20100039869A1 (en) | 2010-02-18 |
JP4866835B2 (ja) | 2012-02-01 |
EP2416367A2 (en) | 2012-02-08 |
WO2005083797A1 (en) | 2005-09-09 |
US7072217B2 (en) | 2006-07-04 |
US20050185466A1 (en) | 2005-08-25 |
US20060203554A1 (en) | 2006-09-14 |
CN1922737A (zh) | 2007-02-28 |
TW200532925A (en) | 2005-10-01 |
US7616482B2 (en) | 2009-11-10 |
EP1719185A1 (en) | 2006-11-08 |
TWI267990B (en) | 2006-12-01 |
JP2011066436A (ja) | 2011-03-31 |
KR20060118596A (ko) | 2006-11-23 |
JP2007523501A (ja) | 2007-08-16 |
US7577027B2 (en) | 2009-08-18 |
US7911837B2 (en) | 2011-03-22 |
US20060203555A1 (en) | 2006-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100852849B1 (ko) | 비대칭성 전하 트래핑을 갖는 다중-상태 nand 메모리 셀, 전자 시스템, 다중-상태 nand 메모리 셀을 프로그래밍, 소거 또는 판독하기 위한 방법, 및 다중 상태 nand 메모리 셀의 스트링 어레이를 판독하기 위한 방법 | |
US7190616B2 (en) | In-service reconfigurable DRAM and flash memory device | |
US9847343B2 (en) | Charge trapping nonvolatile memory devices, methods of fabricating the same, and methods of operating the same | |
KR20070042585A (ko) | 집적 dram-nvram 멀티-레벨 메모리 | |
US7502262B2 (en) | NAND type flash memory array and method for operating the same | |
US20060278913A1 (en) | Non-volatile memory cells without diffusion junctions | |
US7184316B2 (en) | Non-volatile memory cell array having common drain lines and method of operating the same | |
US6798694B2 (en) | Method for reducing drain disturb in programming | |
KR101314328B1 (ko) | 비휘발성 메모리 소자 및 그 동작 방법 | |
US6510085B1 (en) | Method of channel hot electron programming for short channel NOR flash arrays | |
US8329535B2 (en) | Multi-level-cell trapping DRAM | |
US7088623B2 (en) | Non-volatile memory technology suitable for flash and byte operation application | |
KR20170131843A (ko) | 불휘발성 sram 메모리 셀, 및 불휘발성 반도체 기억 장치 | |
CN107093457B (zh) | 半导体器件 | |
US8455974B2 (en) | N well implants to separate blocks in a flash memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120719 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20130719 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140721 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150716 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160721 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170720 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180801 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190813 Year of fee payment: 12 |