JP2011066436A - 電荷を非対称に捕獲する多値メモリセル - Google Patents

電荷を非対称に捕獲する多値メモリセル Download PDF

Info

Publication number
JP2011066436A
JP2011066436A JP2010247676A JP2010247676A JP2011066436A JP 2011066436 A JP2011066436 A JP 2011066436A JP 2010247676 A JP2010247676 A JP 2010247676A JP 2010247676 A JP2010247676 A JP 2010247676A JP 2011066436 A JP2011066436 A JP 2011066436A
Authority
JP
Japan
Prior art keywords
memory cell
nand type
type multi
drain
control gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010247676A
Other languages
English (en)
Inventor
Kirk Prall
プラル、カーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JP2011066436A publication Critical patent/JP2011066436A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7887—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7923—Programmable transistors with more than two possible different levels of programmation

Abstract

【課題】高メモリ密度、低電力消費、及び高信頼性を達成可能なＮＡＮＤ型多値メモリセルを提供する。
【解決手段】ＮＡＮＤ型多値メモリセルは、２つのドレイン／ソース領域を基板に有する。２つのドレイン／ソース領域の間における基板の上方には、酸化物−窒化物−酸化物構造体が形成される。このうち窒化物層は、電荷を非対称に捕獲する層として機能する。酸化物−窒化物−酸化物構造体の上方には、制御ゲートが配置される。ドレイン／ソース領域に非対称のバイアスをかけることで、ドレイン／ソース領域に高い電圧が生じ、これによってドレイン／ソース領域の略近傍における電荷捕獲層にＧＩＤＬ（ゲートに起因するドレインでの電流漏れ）正孔注入処理を行い、正孔を非対称な分布で注入する。
【選択図】図１

Description

本発明はメモリセルに関し、より詳細には、不揮発性多値メモリセルに関する。
メモリデバイスには、様々な種類や大きさのものがある。その中には、その性質が揮発性であり、能動的な電力供給なしにはデータを保持できないものがある。一般的な揮発性メモリとしては、コンデンサとして形成される複数のメモリセルを有するＤＲＡＭがある。コンデンサにおける電荷の存在又は不存在により、メモリセルに記憶された２値のデータが示される。動的なメモリデバイスは、不揮発性メモリよりもデータ保持に手間がかかるが、一般に読み出し処理や書き込み処理は速い。
別の構成としては、不揮発性メモリデバイスも利用可能である。例えば、浮遊ゲート型メモリデバイスは、浮遊ゲート型トランジスタを用いてデータを記憶する不揮発性メモリである。トランジスタの閾値電圧を変化させることにより、メモリセルにデータを書き込み、電力供給が停止してもデータは保持される。トランジスタに消去処理を行うことで、トランジスタの閾値電圧を元に戻すことができる。メモリは、消去ブロック毎に配置される。消去ブロックにおける全てのメモリセルは、一度に消去される。これらの不揮発性メモリデバイスは、一般にフラッシュメモリと呼ばれる。
フラッシュメモリでは、浮遊ゲート技術や電荷捕獲技術を用いることができる。浮遊ゲートセルは、ソース及びドレイン領域を有し、これらの領域が横方向に相互に離間されることで中間チャネル領域が形成される。ソース及びドレイン領域は、シリコン基板の共通水平面に形成される。浮遊ゲートは、ドープされたポリシリコンから構成されることが一般的であるが、チャネル領域の上方に配置され、酸化物によりセルにおける他の構成要素から電気的に絶縁される。浮遊ゲート技術における不揮発性メモリの機能は、絶縁された浮遊ゲートに記憶された電荷の存在又は不存在により実現される。電荷捕獲技術では、電子又は正孔を捕獲及び保持する絶縁捕獲部に保持された電荷の存在又は不存在により不揮発性メモリとして機能する。
メモリメーカが競争力を維持するため、メモリ設計者は、フラッシュメモリデバイスの密度向上を常に図っている。一般に、フラッシュメモリデバイスの密度を向上するためには、メモリセル間の隙間を減少させたり、メモリセルを微細化したりすることが必要である。デバイスの構成要素の多くは、微細化によりセルの動作に問題を発生させる可能性がある。例えば、ソース／ドレイン領域間のチャネルを短くすると、激しい短チャネル効果を生じ得る。加えて、セルサイズを微細化することに伴い、セルの一端から他端への電荷の移動が問題として顕在化してくる。
上記の理由により、及び、本明細書を読み、その内容を理解することで当業者に明らかとなる後述する他の理由により、当該分野では、より高密度のメモリデバイスが求められている。
メモリ密度に関する上述の課題及びその他の課題は、本発明により解決され、また、以下の説明を読み、その内容を検討することにより理解されよう。
本発明は、ＮＡＮＤ型多値メモリ構造体に係るものである。この構造体は、第１の導電材料からなる基板を有する。前記基板内には、第１及び第２の活性領域が形成される。前記第１及び第２の活性領域は、第２の導電材料からなる。一実施形態において、前記第１の導電材料はｐ型材料であり、前記第２の導電材料はｎ型材料である。
前記第１及び第２の活性領域の中間領域の上方には、制御ゲートが形成される。前記制御ゲート及び前記基板の間には、電荷捕獲層が配置される。前記電荷捕獲層は、第１の誘電体層により前記制御ゲートから絶縁され、且つ第２の誘電体層により前記基板から絶縁される。前記電荷捕獲層は、前記第１及び第２の活性領域に対する非対称のバイアスに応じて、非対称に電荷を捕獲することができる。これにより、前記第１の活性領域近傍で第１のデータビットを、前記第２の活性領域近傍で第２のデータビットを保持可能となる。
本発明のさらに別の実施形態は、上記内容から派生した方法及び装置を含む。
図１は、本発明に係る非対称の電荷捕獲によりＮＡＮＤ型多値メモリセルに書き込み処理する一実施形態の断面図である。 図２は、本発明に係る非対称の電荷捕獲によりＮＡＮＤ型多値メモリセルに書き込み処理する別の実施形態の断面図である。 図３は、本発明に係る非対称の電荷捕獲によりＮＡＮＤ型多値メモリセルを消去する一実施形態の断面図である。 図４は、本発明に係る非対称の電荷捕獲を行うＮＡＮＤ型多値メモリセルのさらに別の実施形態の断面図である。 図５は、本発明に係る非対称の電荷捕獲によりＮＡＮＤ型多値メモリセルを読み出す一実施形態の断面図である。 図６は、本発明に係るＮＡＮＤ型多値メモリセルアレイの一部を示す図である。 図７は、図６の実施形態を動作させるための電圧の表を示す図である。 図８は、本発明に係る電子システムの一実施形態のブロック図である。
以下、添付の図面を参照しつつ、本発明について詳述する。添付図面は、本願開示の一部を構成するものであり、これらの図面に基づき、本発明に係る特定の実施形態が示される。各図面において、実質的に同様の構成要素には、同一の参照符号を付すものとする。各実施形態は、当業者が本発明を実施可能な程度に開示される。本発明の範囲から外れない限り、他の実施形態も可能であり、また、構造的、論理的及び電気的変更も可能である。以下で用いる語句「ウェハ」又は「基板」は、土台となるあらゆる半導体構造体を含む。両語句は、シリコン・オン・サファイア（ＳＯＳ）技術、シリコン・オン・インシュレータ（ＳＯＩ）技術、薄膜トランジスタ（ＴＦＴ）技術、ドープ済及び非ドープ半導体、土台となる半導体構造体により支持されるシリコンのエピタキシャル層、並びに、当業者にとって周知の他の半導体構造体を含むものである。また、以下の説明においては、語句「ウェハ」又は「基板」に言及する場合、それより前の処理工程により、土台となる半導体構造体における領域／接合部が形成されていてもよい。さらに、語句「ウェハ」又は「基板」は、上記のような領域／接合部を含む下部層を含む。従って、以下の説明は限定的に解釈すべきではなく、本発明の範囲は、添付の特許請求の範囲及びその均等の範囲によってのみ決定される。
浮遊ゲート型メモリの電荷は、浮遊ゲートに拡がるガウス面を形成する。本発明に係る電荷捕獲型メモリの電荷は、局在し、拡がることがない。この特性により、多値セルを形成する能力及び非対称の電荷が実現される。
図１は、非対称の電荷捕獲によりＮＡＮＤ型多値メモリセルに書き込み処理する一実施形態の断面図である。本実施形態は、２つの活性領域１０５、１０７を有する基板１０１を備える。各活性領域１０５、１０７は、実行される処理及び印加される電圧に応じて、交互にドレイン領域又はソース領域として機能する。
一実施形態では、ドレイン及びソース領域１０５、１０７はｎ型導電層であり、基板１０１はｐ型導電層である。他の実施形態として、上記導電層の型を反対にすることもできる。
ドレイン／ソース領域１０５、１０７間に形成されたチャネルの上方には、酸化物−窒化物−酸化物（ＯＮＯ）構造体１０３、１０９、１１１が配置される。窒化物層１０３は、第１の酸化物層１１１により基板１０１から絶縁され、第２の酸化物層１０９により制御ゲート１００から絶縁される。窒化物層１０３は、本発明に係る非対称の電荷を保持する電荷捕獲層である。本発明において、誘電体層及び／又は電荷捕獲層の数量は限定されない。
また、本発明において、誘電体層や電荷捕獲層の組成は限定されない。一実施形態では、酸化物は、酸化アルミニウムとすることができる。電荷捕獲層は、シリコンナノ結晶層とすることができる。他の実施形態として、別の材料からなる誘電体層及び／又は電荷捕獲層を用いることができる。
図１の実施形態では、電荷捕獲層１０３の左側に１つのデータビットに書き込み処理する様子が示されている。この書き込み処理は、比較的高い負の電圧を制御ゲート１００に印加することにより実行される。この電圧によりチャネルがオフとなり、ドレイン領域１０５からソース領域１０７への電流漏れが防止される。一実施形態では、ゲート電圧は−１０〜−１５Ｖに設定される。他の実施形態として、別の値のゲート電圧範囲を用いてもよい。
ドレイン領域１０５及びソース領域１０７には、非対称のバイアスがかけられる。一実施形態では、正の５Ｖがドレイン領域１０５に印加され、ソース領域１０７は接地される（すなわち、０Ｖ）。接合部の左側における、制御ゲート１００及び接合電界両方からの大きな電位により、ＧＩＤＬ（ｇａｔｅ ｉｎｄｕｃｅｄ ｄｒａｉｎ ｌｅａｋａｇｅ: ゲートに起因するドレインでの電流漏れ）状態が発生する。このＧＩＤＬ状態では、左側の接合部近傍において電荷捕獲層１０３に正孔が注入される。注入された正孔は、事前の消去状態における電子との間で中性化し、閾値電圧を低下させる。
右側の接合部は、接合バイアスがゼロであるため、電界が小さくなる。このため、正孔を注入する程のバイアス状態とはならない。チャネル右側の電子は正孔により補償されないため、当初の書き込み状態又は消去状態がそのまま残る。
図２は、非対称の電荷捕獲によりＮＡＮＤ型多値メモリセルに書き込み処理する第２の実施形態の断面図を示す。図２の実施形態では、電荷捕獲層１０３の右側に１つのデータビットに書き込み処理する様子が示されている。この書き込み処理は、比較的高い負の電圧を制御ゲート１００に印加することにより実行される。この電圧によりチャネルがオフとなり、ドレイン領域１０７からソース領域１０５への電流漏れが防止される。一実施形態では、ゲート電圧は−１０〜−１５Ｖに設定される。他の実施形態として、別の値のゲート電圧範囲を用いてもよい。
ドレイン領域１０７及びソース領域１０５には、非対称のバイアスがかけられる。一実施形態では、正の５Ｖがドレイン領域１０７に印加され、ソース領域１０５は接地される（すなわち、０Ｖ）。接合部の右側における、制御ゲート１００及び接合電界両方からの大きな電位により、ＧＩＤＬ状態が発生する。このＧＩＤＬ状態では、右側の接合部近傍において電荷捕獲層１０３に正孔が注入される。注入された正孔は、事前の消去状態における電子との間で中性化し、閾値電圧を低下させる。
左側の接合部は、接合バイアスがゼロであるため、電界が小さくなる。これにより、正孔を注入する程のバイアス状態とはならない。チャネル左側の電子は正孔により補償されないため、上述した書き込み状態がそのまま残る。
図３は、非対称の電荷捕獲によりＮＡＮＤ型多値メモリセルを消去する一実施形態の断面図である。電荷が均一に広がった反転領域３０１から、電子を電荷捕獲層３０３へとトンネルさせることにより、消去処理が行われる。これにより、電荷捕獲層１０３に捕獲された電荷が均一且つ連続的に広がり、閾値レベルが高くなる。一実施形態では、１０〜２０Ｖの正のゲート電圧を印加することにより消去処理が行われる。ドレイン領域及びソース領域は、いずれも接地される（すなわち、０Ｖ）。他の実施形態として、別の電圧及び別の電圧範囲を用いてもよい。
図４は、非対称の電荷捕獲を行うＮＡＮＤ型多値メモリセルのさらに別の実施形態の断面図を示す。本実施形態では、制御ゲートを電荷捕獲層４０３内に延在させることにより、不連続な電荷捕獲層４０３を形成する。これにより、感度が向上し、データ保持能力が向上し、二次放出に抵抗することができる。
図５は、ソース／ドレイン領域に対する非対称のバイアスを用いる本発明に係るＮＡＮＤ型多値メモリセルの左側における読み出し方法を示す。セルの右側のソース／ドレイン領域５０１に対して比較的高いバイアスをかけることにより、左側のデータビット５００を読み出すことができる。一実施形態において、このドレイン電圧は１〜３Ｖである。ソースとして機能する左側のドレイン／ソース領域５０３は接地される。電圧ＶGは３〜６Ｖの正の電圧である。他の実施形態として、別の電圧及び別の電圧範囲を用いてもよい。
右側のデータビット５０２は、上記と反対の処理により読み出される。この実施形態では、左側のドレイン／ソース領域５０３は接地され、右側のソース／ドレイン領域５０１には、比較的大きな電圧（例えば、１〜３Ｖ）が印加される。この読み出し実施形態におけるＶGは３〜６Ｖである。他の実施形態として、別の電圧及び別の電圧範囲を用いてもよい。
図６は、本発明に係るＮＡＮＤ型多値メモリセルの２つの列アレイを示す。図７には、このメモリアレイにおいて選択された列の動作モード毎の電圧の表が示される。
図６のＮＡＮＤ型メモリアレイは、上述したＮＡＮＤ型多値メモリセルを複数含む２つのＮＡＮＤ列をその一部として含む。第１のＮＡＮＤ列６０１が選択されるとき、第２のＮＡＮＤ列６０２は選択されない。選択された第１のＮＡＮＤ列６０１は、ドレイン電圧Ｖdが供給される選択ゲート６０５と、ソース電圧Ｖsが供給される選択ゲート６０６とを有する。また、選択された第１のＮＡＮＤ列６０１は、それぞれゲート電圧ＶWL1〜ＶWL3を制御するために接続された３つのＮＡＮＤ型多値メモリセル６１０〜６１２を備える。図６のＮＡＮＤ列は説明のためのものであり、実際のメモリにおけるＮＡＮＤ列はより多くのセルを有する。
図７の電圧の表には、２種類の消去処理が示されている。第１の消去処理では、上述のように、ドレイン電圧Ｖd及びソース電圧Ｖsが０Ｖであり、制御ゲート電圧ＶHが１０〜２０Ｖである。この実施形態では、選択ゲート６０５、６０６の制御ゲートはＶH／２に接続される。消去処理に関する他の実施形態として、アレイの両側から同時にＧＩＤＬ正孔注入を用いてもよい。
第２の消去処理では、オープン接続（Ｏ／Ｃ）としてドレイン及びソース端子をフローティング状態としておく。この実施形態では、選択ゲート６０５、６０６もフローティング状態である。
真ん中のセル６１１の左側のビットに対する書き込み処理の間、ＶWL2は−ＶH（例えば、−１０〜−２０Ｖ）であり、ＶdはＶDP（例えば、３〜６Ｖ）であり、Ｖsはグラウンドに接続される。選択ゲート６０５、６０６の制御ゲートは、ＶX1に接続され、ＮＡＮＤ列６０１における他のセル６１０、６１２の制御ゲートはＶX2に接続される。一実施形態において、ＶX1はＶX2と略等しく、これはＶDP＋ＶTと略等しい。ＶTは当該分野において周知のセルの閾値電圧である。真ん中のセル６１１の右側のビットに対する書き込み処理では、左側のビットと略同一の電圧が用いられるが、この場合、ＶsはＶDPに接続され、Ｖdはグラウンドに接続される。他の実施形態として、同様の結果をもたらす別の実施形態を用いることもできる。
真ん中のセル６１１の左側のビットに対する読み出し処理の間、ＶWL2はＶR（例えば、３〜６Ｖ）であり、ＶdはＶDRであり、Ｖsはグラウンドに接続される。選択ゲート６０５、６０６の制御ゲートはＶY1に接続され、ＮＡＮＤ列６０１における他のセル６１０、６１２の制御ゲートはＶY2に接続される。一実施形態において、ＶY1はＶY2と略等しく、これはＶDR＋ＶTと略等しい。ここで、ＶDRは４〜６Ｖである。真ん中のセル６１１の右側のビットに対する読み出し処理では、左側のビットと略同一の電圧が用いられるが、この場合、Ｖsはグラウンドに接続され、ＶdはＶDRに接続される。他の実施形態として、同様の結果をもたらす別の実施形態を用いることもできる。
図８には、本発明に係るＮＡＮＤ型多値メモリセルを組み込み可能なメモリデバイス８００の機能ブロック図が示されている。メモリデバイス８００は、プロセッサ８１０に接続される。プロセッサ８１０としては、マイクロプロセッサその他の制御回路を用いることができる。メモリデバイス８００及びプロセッサ８１０は、電子システム８２０の一部を構成する。メモリデバイス８００は、本発明の理解を容易にするため、本発明の特徴事項に絞るように簡略化されている。
メモリデバイス８００は、メモリセルアレイ８３０を有する。一実施形態では、メモリセルは、不揮発性浮遊ゲート型メモリセルとし、行及び列からなる複数のバンクにメモリアレイ８３０を配置する。
また、アドレス入力端子Ａ０〜Ａｘ ８４２に送信されたアドレス信号をラッチするアドレスバッファ回路８４０が設けられる。アドレス信号は、行デコーダ８４４及び列デコーダ８４６により受信及びデコードされ、メモリアレイ８３０へのアクセスに用いられる。当業者であれば、アドレス入力端子の数は、本発明の効果を伴ったまま、メモリアレイ８３０の密度及び構造に依存可能であることが理解されよう。すなわち、アドレスの数は、メモリセルの数の増加並びにバンク及びブロックの数の増加に伴って増加する。
メモリデバイス８００は、センス／バッファ回路８５０を用いて、メモリアレイの列における電圧又は電流の変化を検出することにより、メモリアレイ８３０のデータを読み出す。一実施形態において、センス／バッファ回路８５０は、メモリアレイ８３０からデータ列を読み出し及びこれをラッチするように接続される。データ入出力バッファ回路８６０により、複数のデータ入出力端子８６２とコントローラ８１０との間で双方向データ通信が可能となる。メモリアレイ８３０にデータを書き込むために書き込み回路８５５が設けられる。
制御回路８７０において、プロセッサ８１０から制御端子８７２に送信された信号をデコードする。この信号は、データ読み出し処理、データ書き込み処理、消去処理といったメモリアレイ８３０に対する処理を制御するために用いられる。制御回路８７０としては、ステートマシン、シーケンサその他の制御装置を用いることができる。
図８に示すフラッシュメモリデバイスは、メモリの特徴の基本的理解を促進するために簡略化されている。フラッシュメモリの内部回路及び機能のより詳細については、当業者にとって周知である。
結び
以上のように、本発明に係るＮＡＮＤ型多値メモリセルは、非対称に電荷を保持できる電荷捕獲型メモリであり、２つのデータビットを記憶することができる。このメモリセルは、電荷捕獲機能により、高メモリ密度、低電力消費、及び高信頼性が達成される。
ここでは具体的な実施形態について説明したが、当業者にとって、上記の実施形態に代えて、同一の目的を達成することのできるあらゆる構成が利用可能であろう。本発明に関する多くの応用が当業者にとって明らかであろう。従って、本願は、本発明に関するあらゆる応用及び改変を包含することを意図している。本発明は、添付の特許請求の範囲及びその均等の範囲によってのみ限定されることが明らかに意図されている。

Claims (32)

  1. 第１の導電材料からなる基板と、
    前記基板内に形成され、第２の導電材料からなる第１及び第２の活性領域と、
    前記第１及び第２の活性領域の中間領域の上方に形成された制御ゲートと、
    前記制御ゲート及び前記基板の間に形成された電荷捕獲層と、
    を有するＮＡＮＤ型多値メモリセルであって、
    前記電荷捕獲層は、第１の誘電体層により前記制御ゲートから絶縁され、且つ第２の誘電体層により前記基板から絶縁され、
    前記電荷捕獲層は、前記第１及び第２の活性領域に対する非対称のバイアスに応じて、前記第１の活性領域近傍の第１のデータビット及び前記第２の活性領域近傍の第２のデータビットについて非対称に電荷を捕獲する
    ことを特徴とするＮＡＮＤ型多値メモリセル。
  2. 請求項１記載のＮＡＮＤ型多値メモリセルにおいて、
    前記第１の導電材料は、ｐ型導電材料であることを特徴とするＮＡＮＤ型多値メモリセル。
  3. 請求項１記載のＮＡＮＤ型多値メモリセルにおいて、
    前記第２の導電材料は、ｎ型導電材料であることを特徴とするＮＡＮＤ型多値メモリセル。
  4. 請求項１記載のＮＡＮＤ型多値メモリセルにおいて、
    前記第１の活性領域はドレイン領域であり、前記第２の活性領域はソース領域であることを特徴とするＮＡＮＤ型多値メモリセル。
  5. 請求項１記載のＮＡＮＤ型多値メモリセルにおいて、
    前記第１の誘電体層は、酸化アルミニウムからなることを特徴とするＮＡＮＤ型多値メモリセル。
  6. 請求項１記載のＮＡＮＤ型多値メモリセルにおいて、
    前記第２の誘電体層は、酸化アルミニウムからなることを特徴とするＮＡＮＤ型多値メモリセル。
  7. 請求項１記載のＮＡＮＤ型多値メモリセルにおいて、
    前記電荷捕獲層は、窒化物からなることを特徴とするＮＡＮＤ型多値メモリセル。
  8. 請求項１記載のＮＡＮＤ型多値メモリセルにおいて、
    前記電荷捕獲層は、シリコンナノ結晶からなることを特徴とするＮＡＮＤ型多値メモリセル。
  9. 請求項１記載のＮＡＮＤ型多値メモリセルにおいて、
    前記電荷捕獲層は、ゲートに起因してドレインで電流漏れを発生させる正孔注入処理により消去処理を実行することを特徴とするＮＡＮＤ型多値メモリセル。
  10. 請求項１記載のＮＡＮＤ型多値メモリセルにおいて、
    前記電荷捕獲層は、ゲートに起因してドレインで電流漏れを発生させる正孔注入処理により書き込み処理を実行することを特徴とするＮＡＮＤ型多値メモリセル。
  11. 請求項１記載のＮＡＮＤ型多値メモリセルにおいて、
    前記電荷捕獲層は、電子注入により消去処理を実行することを特徴とするＮＡＮＤ型多値メモリセル。
  12. 請求項１記載のＮＡＮＤ型多値メモリセルにおいて、
    前記電荷捕獲層は、電子注入により書き込み処理を実行することを特徴とするＮＡＮＤ型多値メモリセル。
  13. 第１の導電材料からなる基板と、
    前記基板内に形成され、第２の導電材料からなる第１及び第２の活性領域と、
    前記第１及び第２の活性領域の中間領域の上方に形成された制御ゲートと、
    前記制御ゲート及び前記基板の間に形成された電荷捕獲層と、
    を有するＮＡＮＤ型多値メモリセルであって、
    前記電荷捕獲層は、前記第１及び第２の活性領域に対する非対称のバイアスに応じて、前記第１の活性領域近傍の第１のデータビット及び前記第２の活性領域近傍の第２のデータビットについて非対称に電荷を捕獲する
    ことを特徴とするＮＡＮＤ型多値メモリセル。
  14. 請求項１３記載のＮＡＮＤ型多値メモリセルにおいて、
    前記基板及び前記制御ゲートから前記電荷捕獲層を絶縁させる複数の誘電体層をさらに有することを特徴とするＮＡＮＤ型多値メモリセル。
  15. 第１の導電材料からなる基板と、
    前記基板内に形成され、第２の導電材料からなる第１及び第２の活性領域と、
    前記第１及び第２の活性領域の中間領域の上方に形成された制御ゲートと、
    前記制御ゲート及び前記基板の間に形成された不連続な電荷捕獲層と、
    を有するＮＡＮＤ型多値メモリセルであって、
    前記電荷捕獲層は、第１の誘電体層により前記制御ゲートから絶縁され、且つ第２の誘電体層により前記基板から絶縁され、
    前記電荷捕獲層は、前記制御ゲートから延在する少なくとも１つの延在部により複数の部分に分割され、前記複数の部分のそれぞれは、他の部分とは別に電荷を保持可能である
    ことを特徴とするＮＡＮＤ型多値メモリセル。
  16. 列を形成するように配置された複数のＮＡＮＤ型多値メモリセルと、複数の選択ゲートとを有するメモリアレイであって、
    前記複数のＮＡＮＤ型多値メモリセルのそれぞれは、ドレイン領域、ソース領域及び電荷捕獲層を有し、
    前記電荷捕獲層は、前記ドレイン領域及び前記ソース領域に対する非対称のバイアスに応じて、前記ドレイン領域近傍の第１のデータビット及び前記ソース領域近傍の第２のデータビットについて非対称に電荷を捕獲し、
    前記複数の選択ゲートのうち、第１の選択ゲートは、前記列の一端に配置され、第２の選択ゲートは、前記列の他端に配置され、
    前記複数のＮＡＮＤ型多値メモリセルのうちの１つのＮＡＮＤ型多値メモリセルの書き込み処理中に、前記第１の選択ゲートを介してドレイン電圧が印加され、且つ前記第２の選択ゲートを介してソース電圧が印加され、
    前記ドレイン電圧及び前記ソース電圧は、前記第１及び第２のデータビットの書き込み状態に応じて異なる電圧レベルとされる
    ことを特徴とするメモリアレイ。
  17. 請求項１６記載のメモリアレイにおいて、
    前記第１データビットが書き込まれるとき、前記ソース電圧は略０Ｖであり、前記ドレイン電圧は３〜６Ｖであり、
    前記第２データビットが書き込まれるとき、前記ドレイン電圧は略０Ｖであり、前記ソース電圧は３〜６Ｖである
    ことを特徴とするメモリアレイ。
  18. 請求項１６記載のメモリアレイにおいて、
    前記１つのＮＡＮＤ型多値メモリセルの制御ゲートには、略−１０〜−２０Ｖの電圧が印加されることを特徴とするメモリアレイ。
  19. 制御ゲートと、第１及び第２の活性領域と、前記第１及び第２の活性領域それぞれの近傍において非対称に電荷を捕獲する電荷捕獲層と、を有するＮＡＮＤ型多値メモリセルの書き込み方法であって、
    前記制御ゲートに負のゲート電圧を印加するステップと、
    前記第２の活性領域を接地させるステップと、
    前記第１の活性領域に正の電圧を印加し、ゲートに起因してドレインで電流漏れを発生させる正孔注入処理を、前記第１の活性領域の略近傍において、前記電荷捕獲層に対して行うことにより、正孔を非対称な分布で注入するステップと、
    を有することを特徴とするＮＡＮＤ型多値メモリセルの書き込み方法。
  20. 請求項１９記載のＮＡＮＤ型多値メモリセルの書き込み方法において、
    前記第１の活性領域を接地するステップと、
    前記第２の活性領域に正の電圧を印加し、ゲートに起因してドレインで電流漏れを発生させる正孔注入処理を、前記第２の活性領域の略近傍において、前記電荷捕獲層に対して行うことにより、正孔を非対称な分布で注入するステップと、
    をさらに有することを特徴とするＮＡＮＤ型多値メモリセルの書き込み方法。
  21. 請求項１９記載のＮＡＮＤ型多値メモリセルの書き込み方法において、
    前記電荷捕獲層は、前記制御ゲートの延在部により分割された不連続な電荷捕獲層であることを特徴とするＮＡＮＤ型多値メモリセルの書き込み方法。
  22. 制御ゲートと、第１及び第２の活性領域と、前記第１及び第２の活性領域それぞれの近傍において、第１及び第２のデータビットを示す電荷を非対称に捕獲する電荷捕獲層と、を有するＮＡＮＤ型多値メモリセルの消去方法であって、
    前記制御ゲートに正の電圧を印加するステップと、
    前記第１及び第２の活性領域を接地し、ゲートに起因してドレインで電流漏れを発生させる正孔注入処理を、前記電荷捕獲層に対して行うことにより、前記第１及び第２のデータビットを消去するステップと、
    を有することを特徴とするＮＡＮＤ型多値メモリセルの消去方法。
  23. 制御ゲートと、第１及び第２の活性領域と、前記第１及び第２の活性領域それぞれの近傍において、第１及び第２のデータビットを示す電荷を非対称に捕獲する電荷捕獲層と、を有するＮＡＮＤ型多値メモリセルの消去方法であって、
    前記制御ゲートに正の電圧を印加するステップと、
    前記第１及び第２の活性領域を接地し、前記電荷捕獲層に対して電子注入を行うことにより、前記第１及び第２のデータビットを消去するステップと、
    を有することを特徴とするＮＡＮＤ型多値メモリセルの消去方法。
  24. 制御ゲートと、第１及び第２の活性領域と、前記第１及び第２の活性領域それぞれの近傍において、第１及び第２のデータビットを示す電荷を非対称に捕獲する電荷捕獲層と、を有するＮＡＮＤ型多値メモリセルの読み出し方法であって、
    前記制御ゲートに正の読み出し電圧を印加するステップと、
    前記第２の活性領域に正のドレイン電圧を印加するステップと、
    前記第１の活性領域を接地し、前記第１のデータビットを読み出すステップと、
    を有することを特徴とするＮＡＮＤ型多値メモリセルの読み出し方法。
  25. 請求項２４記載のＮＡＮＤ型多値メモリセルの読み出し方法において、
    前記第１の活性領域に前記正のドレイン電圧を印加するステップと、
    前記第２の活性領域を接地し、前記第２のデータビットを読み出すステップと、
    をさらに有することを特徴とするＮＡＮＤ型多値メモリセルの読み出し方法。
  26. 請求項２４記載のＮＡＮＤ型多値メモリセルの読み出し方法において、
    前記正の読み出し電圧は略３〜６Ｖであり、前記正のドレイン電圧は略４〜６Ｖである
    ことを特徴とするＮＡＮＤ型多値メモリセルの読み出し方法。
  27. プロセッサ及びＮＡＮＤ型フラッシュメモリデバイスを有する電子システムであって、
    前記プロセッサは、前記電子システムの動作を制御し、
    前記ＮＡＮＤ型フラッシュメモリデバイスは、複数のメモリセルを有し、
    前記複数のメモリセルのそれぞれは、
    第１の導電材料からなる基板と、
    前記基板内に形成され、第２の導電材料からなる第１及び第２の活性領域と、
    前記第１及び第２の活性領域の中間領域の上方に形成された制御ゲートと、
    前記制御ゲート及び前記基板の間に形成された電荷捕獲層と、
    を有し、
    前記電荷捕獲層は、前記第１及び第２の活性領域に対する非対称のバイアスに応じて、前記第１の活性領域近傍の第１のデータビット及び前記第２の活性領域近傍の第２のデータビットについて非対称に電荷を捕獲する
    ことを特徴とする電子システム。
  28. 制御ゲートと、第１及び第２のソース／ドレイン領域と、前記第１及び第２のソース／ドレイン領域それぞれの近傍において、第１及び第２のデータビットを示す電荷を非対称に捕獲する電荷捕獲層と、を有するＮＡＮＤ型多値メモリセルの消去方法であって、
    前記制御ゲートに電圧を印加するステップと、
    前記第１及び第２のソース／ドレイン領域に非対称の電圧を印加し、前記第１及び第２のデータビットを消去するステップと、
    を有することを特徴とするＮＡＮＤ型多値メモリセルの消去方法。
  29. 制御ゲートと、第１及び第２のソース／ドレイン領域と、前記第１及び第２のソース／ドレイン領域それぞれの近傍において、第１及び第２のデータビットを示す電荷を非対称に捕獲する電荷捕獲層と、を有するＮＡＮＤ型多値メモリセルの書き込み方法であって、
    前記制御ゲートに電圧を印加するステップと、
    前記第１及び第２のソース／ドレイン領域に非対称の電圧を印加し、前記第１及び第２のデータビットに書き込み処理をするステップと、
    を有することを特徴とするＮＡＮＤ型多値メモリセルの書き込み方法。
  30. 制御ゲートと、第１及び第２のソース／ドレイン領域と、前記第１及び第２のソース／ドレイン領域それぞれの近傍において、第１及び第２のデータビットを示す電荷を非対称に捕獲する電荷捕獲層と、をそれぞれが有する複数のＮＡＮＤ型多値メモリセルからなる列アレイの読み出し方法であって、
    前記制御ゲートに読み出し電圧を印加するステップと、
    前記第２のソース／ドレイン領域に第１のドレイン電圧を印加し、且つ前記第１のソース／ドレイン領域を接地することで、前記第１のデータビットを読み出すステップと、
    前記第１のソース／ドレイン領域に第２のドレイン電圧を印加し、且つ前記第２のソース／ドレイン領域を接地することで、前記第２のデータビットを読み出すステップと、
    を有することを特徴とする列アレイの読み出し方法。
  31. 請求項３０記載の列アレイの読み出し方法において、
    前記第１及び第２のドレイン電圧は、略同一であることを特徴とする列アレイの読み出し方法。
  32. 制御ゲートと、第１及び第２のソース／ドレイン領域と、前記第１及び第２のソース／ドレイン領域それぞれの近傍において、第１及び第２のデータビットを示す電荷を非対称に捕獲する電荷捕獲層と、を有するＮＡＮＤ型多値メモリセルの消去方法であって、
    前記制御ゲートに電圧を印加するステップと、
    ゲートに起因してドレインで電流漏れを発生させる正孔注入処理を、前記第１及び第２のソース／ドレイン領域から行うのと略同時に、前記第１及び第２のデータビットを消去するステップと、
    を有することを特徴とするＮＡＮＤ型多値メモリセルの消去方法。
JP2010247676A 2004-02-24 2010-11-04 電荷を非対称に捕獲する多値メモリセル Pending JP2011066436A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/785,785 US7072217B2 (en) 2004-02-24 2004-02-24 Multi-state memory cell with asymmetric charge trapping

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007500871A Division JP4866835B2 (ja) 2004-02-24 2005-02-15 電荷を非対称に捕獲する多値メモリセル

Publications (1)

Publication Number Publication Date
JP2011066436A true JP2011066436A (ja) 2011-03-31

Family

ID=34861685

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007500871A Active JP4866835B2 (ja) 2004-02-24 2005-02-15 電荷を非対称に捕獲する多値メモリセル
JP2010247676A Pending JP2011066436A (ja) 2004-02-24 2010-11-04 電荷を非対称に捕獲する多値メモリセル

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2007500871A Active JP4866835B2 (ja) 2004-02-24 2005-02-15 電荷を非対称に捕獲する多値メモリセル

Country Status (7)

Country Link
US (4) US7072217B2 (ja)
EP (2) EP1719185A1 (ja)
JP (2) JP4866835B2 (ja)
KR (1) KR100852849B1 (ja)
CN (1) CN1922737B (ja)
TW (1) TWI267990B (ja)
WO (1) WO2005083797A1 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
EP1774620B1 (en) 2004-06-23 2014-10-01 Peregrine Semiconductor Corporation Integrated rf front end
US7170785B2 (en) * 2004-09-09 2007-01-30 Macronix International Co., Ltd. Method and apparatus for operating a string of charge trapping memory cells
US7307888B2 (en) * 2004-09-09 2007-12-11 Macronix International Co., Ltd. Method and apparatus for operating nonvolatile memory in a parallel arrangement
US7247907B2 (en) * 2005-05-20 2007-07-24 Silicon Storage Technology, Inc. Bidirectional split gate NAND flash memory structure and array, method of programming, erasing and reading thereof, and method of manufacturing
US7485526B2 (en) * 2005-06-17 2009-02-03 Micron Technology, Inc. Floating-gate structure with dielectric component
US20080076371A1 (en) 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
US8742502B2 (en) 2005-07-11 2014-06-03 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US7910993B2 (en) * 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
US9653601B2 (en) 2005-07-11 2017-05-16 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US7890891B2 (en) * 2005-07-11 2011-02-15 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US7489546B2 (en) * 2005-12-20 2009-02-10 Micron Technology, Inc. NAND architecture memory devices and operation
US7450422B2 (en) * 2006-05-11 2008-11-11 Micron Technology, Inc. NAND architecture memory devices and operation
US7525841B2 (en) * 2006-06-14 2009-04-28 Micron Technology, Inc. Programming method for NAND flash
US7551467B2 (en) * 2006-08-04 2009-06-23 Micron Technology, Inc. Memory device architectures and operation
JP2008166528A (ja) * 2006-12-28 2008-07-17 Spansion Llc 半導体装置およびその製造方法
US7898863B2 (en) * 2007-08-01 2011-03-01 Micron Technology, Inc. Method, apparatus, and system for improved read operation in memory
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
EP2255443B1 (en) 2008-02-28 2012-11-28 Peregrine Semiconductor Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
US8643079B2 (en) 2008-05-05 2014-02-04 Micron Technology, Inc. Nanocrystal formation using atomic layer deposition and resulting apparatus
US7692972B1 (en) 2008-07-22 2010-04-06 Actel Corporation Split gate memory cell for programmable circuit device
KR101569894B1 (ko) * 2008-11-12 2015-11-17 삼성전자주식회사 불 휘발성 메모리 장치의 프로그램 방법
JP5275052B2 (ja) * 2009-01-08 2013-08-28 株式会社東芝 不揮発性半導体記憶装置
US8723260B1 (en) 2009-03-12 2014-05-13 Rf Micro Devices, Inc. Semiconductor radio frequency switch with body contact
US9318336B2 (en) 2011-10-27 2016-04-19 Globalfoundries U.S. 2 Llc Non-volatile memory structure employing high-k gate dielectric and metal gate
US8829967B2 (en) 2012-06-27 2014-09-09 Triquint Semiconductor, Inc. Body-contacted partially depleted silicon on insulator transistor
US8729952B2 (en) 2012-08-16 2014-05-20 Triquint Semiconductor, Inc. Switching device with non-negative biasing
US9590674B2 (en) 2012-12-14 2017-03-07 Peregrine Semiconductor Corporation Semiconductor devices with switchable ground-body connection
US8847672B2 (en) 2013-01-15 2014-09-30 Triquint Semiconductor, Inc. Switching device with resistive divider
US9214932B2 (en) 2013-02-11 2015-12-15 Triquint Semiconductor, Inc. Body-biased switching device
US8923782B1 (en) 2013-02-20 2014-12-30 Triquint Semiconductor, Inc. Switching device with diode-biased field-effect transistor (FET)
US8977217B1 (en) 2013-02-20 2015-03-10 Triquint Semiconductor, Inc. Switching device with negative bias circuit
US9203396B1 (en) 2013-02-22 2015-12-01 Triquint Semiconductor, Inc. Radio frequency switch device with source-follower
US20150236798A1 (en) 2013-03-14 2015-08-20 Peregrine Semiconductor Corporation Methods for Increasing RF Throughput Via Usage of Tunable Filters
US9406695B2 (en) 2013-11-20 2016-08-02 Peregrine Semiconductor Corporation Circuit and method for improving ESD tolerance and switching speed
US9379698B2 (en) 2014-02-04 2016-06-28 Triquint Semiconductor, Inc. Field effect transistor switching circuit
US9831857B2 (en) 2015-03-11 2017-11-28 Peregrine Semiconductor Corporation Power splitter with programmable output phase shift
US9972392B2 (en) 2015-03-21 2018-05-15 NEO Semiconductor, Inc. SONOS byte-erasable EEPROM
US9948281B2 (en) 2016-09-02 2018-04-17 Peregrine Semiconductor Corporation Positive logic digitally tunable capacitor
US10505530B2 (en) 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
US11211399B2 (en) 2019-08-15 2021-12-28 Micron Technology, Inc. Electronic apparatus with an oxide-only tunneling structure by a select gate tier, and related methods
US11476849B2 (en) 2020-01-06 2022-10-18 Psemi Corporation High power positive logic switch
WO2021246825A1 (ko) * 2020-06-05 2021-12-09 한양대학교 산학협력단 강유전체 물질 기반의 3차원 플래시 메모리 및 그 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203917A (ja) * 2000-10-26 2002-07-19 Sony Corp 不揮発性半導体記憶装置およびその製造方法
JP2003068892A (ja) * 2001-08-24 2003-03-07 Sony Corp 不揮発性半導体メモリ装置の製造方法
JP2003163292A (ja) * 2001-08-13 2003-06-06 Halo Lsi Inc ツインｎａｎｄ素子構造、そのアレイ動作およびその製造方法
JP2005116150A (ja) * 2003-10-02 2005-04-28 Macronix Internatl Co Ltd Ｎａｎｄ型不揮発性メモリセルの作動方法

Family Cites Families (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US622768A (en) * 1899-04-11 hellwig
US649877A (en) * 1899-11-22 1900-05-15 William G Shedd Measure for liquid gold.
US4184207A (en) 1978-01-27 1980-01-15 Texas Instruments Incorporated High density floating gate electrically programmable ROM
US4330930A (en) 1980-02-12 1982-05-25 General Instrument Corp. Electrically alterable read only memory semiconductor device made by low pressure chemical vapor deposition process
US4420504A (en) 1980-12-22 1983-12-13 Raytheon Company Programmable read only memory
JPS61150369A (ja) 1984-12-25 1986-07-09 Toshiba Corp 読み出し専用半導体記憶装置およびその製造方法
US4881114A (en) 1986-05-16 1989-11-14 Actel Corporation Selectively formable vertical diode circuit element
JPH07120720B2 (ja) * 1987-12-17 1995-12-20 三菱電機株式会社 不揮発性半導体記憶装置
US5241496A (en) 1991-08-19 1993-08-31 Micron Technology, Inc. Array of read-only memory cells, eacch of which has a one-time, voltage-programmable antifuse element constructed within a trench shared by a pair of cells
US5357462A (en) * 1991-09-24 1994-10-18 Kabushiki Kaisha Toshiba Electrically erasable and programmable non-volatile semiconductor memory with automatic write-verify controller
US5467305A (en) 1992-03-12 1995-11-14 International Business Machines Corporation Three-dimensional direct-write EEPROM arrays and fabrication methods
US5379253A (en) 1992-06-01 1995-01-03 National Semiconductor Corporation High density EEPROM cell array with novel programming scheme and method of manufacture
US5330930A (en) 1992-12-31 1994-07-19 Chartered Semiconductor Manufacturing Pte Ltd. Formation of vertical polysilicon resistor having a nitride sidewall for small static RAM cell
US5378647A (en) 1993-10-25 1995-01-03 United Microelectronics Corporation Method of making a bottom gate mask ROM device
US5397725A (en) 1993-10-28 1995-03-14 National Semiconductor Corporation Method of controlling oxide thinning in an EPROM or flash memory array
US5429967A (en) 1994-04-08 1995-07-04 United Microelectronics Corporation Process for producing a very high density mask ROM
US5576236A (en) 1995-06-28 1996-11-19 United Microelectronics Corporation Process for coding and code marking read-only memory
US5768192A (en) 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
JP3191693B2 (ja) 1996-08-29 2001-07-23 日本電気株式会社 半導体記憶装置の製造方法
US6028342A (en) 1996-11-22 2000-02-22 United Microelectronics Corp. ROM diode and a method of making the same
US6097059A (en) * 1996-12-27 2000-08-01 Sanyo Electric Co., Ltd. Transistor, transistor array, method for manufacturing transistor array, and nonvolatile semiconductor memory
US5792697A (en) 1997-01-07 1998-08-11 United Microelectronics Corporation Method for fabricating a multi-stage ROM
TW319904B (en) 1997-01-20 1997-11-11 United Microelectronics Corp Three dimensional read only memory and manufacturing method thereof
US5801401A (en) 1997-01-29 1998-09-01 Micron Technology, Inc. Flash memory with microcrystalline silicon carbide film floating gate
TW347581B (en) 1997-02-05 1998-12-11 United Microelectronics Corp Process for fabricating read-only memory cells
US6190966B1 (en) 1997-03-25 2001-02-20 Vantis Corporation Process for fabricating semiconductor memory device with high data retention including silicon nitride etch stop layer formed at high temperature with low hydrogen ion concentration
US6297096B1 (en) 1997-06-11 2001-10-02 Saifun Semiconductors Ltd. NROM fabrication method
US5966603A (en) 1997-06-11 1999-10-12 Saifun Semiconductors Ltd. NROM fabrication method with a periphery portion
IL125604A (en) 1997-07-30 2004-03-28 Saifun Semiconductors Ltd Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
TW406378B (en) 1998-02-03 2000-09-21 Taiwan Semiconductor Mfg The structure of read-only memory (ROM) and its manufacture method
US6030871A (en) 1998-05-05 2000-02-29 Saifun Semiconductors Ltd. Process for producing two bit ROM cell utilizing angled implant
US6215148B1 (en) 1998-05-20 2001-04-10 Saifun Semiconductors Ltd. NROM cell with improved programming, erasing and cycling
US6348711B1 (en) 1998-05-20 2002-02-19 Saifun Semiconductors Ltd. NROM cell with self-aligned programming and erasure areas
US6133102A (en) 1998-06-19 2000-10-17 Wu; Shye-Lin Method of fabricating double poly-gate high density multi-state flat mask ROM cells
KR100331545B1 (ko) * 1998-07-22 2002-04-06 윤종용 다단계 화학 기상 증착 방법에 의한 다층 질화티타늄막 형성방법및 이를 이용한 반도체 소자의 제조방법
TW380318B (en) 1998-07-29 2000-01-21 United Semiconductor Corp Manufacturing method for flash erasable programmable ROM
US6251731B1 (en) 1998-08-10 2001-06-26 Acer Semiconductor Manufacturing, Inc. Method for fabricating high-density and high-speed nand-type mask roms
US6184089B1 (en) 1999-01-27 2001-02-06 United Microelectronics Corp. Method of fabricating one-time programmable read only memory
US6134156A (en) 1999-02-04 2000-10-17 Saifun Semiconductors Ltd. Method for initiating a retrieval procedure in virtual ground arrays
US6081456A (en) 1999-02-04 2000-06-27 Tower Semiconductor Ltd. Bit line control circuit for a memory array using 2-bit non-volatile memory cells
US6256231B1 (en) 1999-02-04 2001-07-03 Tower Semiconductor Ltd. EEPROM array using 2-bit non-volatile memory cells and method of implementing same
US6181597B1 (en) 1999-02-04 2001-01-30 Tower Semiconductor Ltd. EEPROM array using 2-bit non-volatile memory cells with serial read operations
US6108240A (en) 1999-02-04 2000-08-22 Tower Semiconductor Ltd. Implementation of EEPROM using intermediate gate voltage to avoid disturb conditions
US6147904A (en) 1999-02-04 2000-11-14 Tower Semiconductor Ltd. Redundancy method and structure for 2-bit non-volatile memory cells
US6157570A (en) 1999-02-04 2000-12-05 Tower Semiconductor Ltd. Program/erase endurance of EEPROM memory cells
US6487050B1 (en) 1999-02-22 2002-11-26 Seagate Technology Llc Disc drive with wear-resistant ramp coating of carbon nitride or metal nitride
US6044022A (en) 1999-02-26 2000-03-28 Tower Semiconductor Ltd. Programmable configuration for EEPROMS including 2-bit non-volatile memory cell arrays
US6174758B1 (en) 1999-03-03 2001-01-16 Tower Semiconductor Ltd. Semiconductor chip having fieldless array with salicide gates and methods for making same
US6208557B1 (en) 1999-05-21 2001-03-27 National Semiconductor Corporation EPROM and flash memory cells with source-side injection and a gate dielectric that traps hot electrons during programming
JP2000334976A (ja) * 1999-05-31 2000-12-05 Canon Inc インクジェット記録装置、インク供給装置、およびインク供給方法
US6218695B1 (en) 1999-06-28 2001-04-17 Tower Semiconductor Ltd. Area efficient column select circuitry for 2-bit non-volatile memory cells
US6255166B1 (en) 1999-08-05 2001-07-03 Aalo Lsi Design & Device Technology, Inc. Nonvolatile memory cell, method of programming the same and nonvolatile memory array
US6204529B1 (en) 1999-08-27 2001-03-20 Hsing Lan Lung 8 bit per cell non-volatile semiconductor memory structure utilizing trench technology and dielectric floating gate
US6303436B1 (en) 1999-09-21 2001-10-16 Mosel Vitelic, Inc. Method for fabricating a type of trench mask ROM cell
FR2799570B1 (fr) * 1999-10-08 2001-11-16 Itt Mfg Enterprises Inc Commutateur electrique perfectionne a effet tactile a plusieurs voies et a organe de declenchement unique
US6240020B1 (en) 1999-10-25 2001-05-29 Advanced Micro Devices Method of bitline shielding in conjunction with a precharging scheme for nand-based flash memory devices
US6175523B1 (en) 1999-10-25 2001-01-16 Advanced Micro Devices, Inc Precharging mechanism and method for NAND-based flash memory devices
US6429063B1 (en) 1999-10-26 2002-08-06 Saifun Semiconductors Ltd. NROM cell with generally decoupled primary and secondary injection
JP4923318B2 (ja) * 1999-12-17 2012-04-25 ソニー株式会社 不揮発性半導体記憶装置およびその動作方法
US6291854B1 (en) 1999-12-30 2001-09-18 United Microelectronics Corp. Electrically erasable and programmable read only memory device and manufacturing therefor
US6272043B1 (en) 2000-01-28 2001-08-07 Advanced Micro Devices, Inc. Apparatus and method of direct current sensing from source side in a virtual ground array
US6201737B1 (en) 2000-01-28 2001-03-13 Advanced Micro Devices, Inc. Apparatus and method to characterize the threshold distribution in an NROM virtual ground array
US6222768B1 (en) 2000-01-28 2001-04-24 Advanced Micro Devices, Inc. Auto adjusting window placement scheme for an NROM virtual ground array
TW439276B (en) 2000-02-14 2001-06-07 United Microelectronics Corp Fabricating method of read only memory
US6243300B1 (en) 2000-02-16 2001-06-05 Advanced Micro Devices, Inc. Substrate hole injection for neutralizing spillover charge generated during programming of a non-volatile memory cell
US6266281B1 (en) 2000-02-16 2001-07-24 Advanced Micro Devices, Inc. Method of erasing non-volatile memory cells
US6215702B1 (en) 2000-02-16 2001-04-10 Advanced Micro Devices, Inc. Method of maintaining constant erasing speeds for non-volatile memory cells
US6275414B1 (en) 2000-05-16 2001-08-14 Advanced Micro Devices, Inc. Uniform bitline strapping of a non-volatile memory cell
US6269023B1 (en) 2000-05-19 2001-07-31 Advanced Micro Devices, Inc. Method of programming a non-volatile memory cell using a current limiter
US6288943B1 (en) 2000-07-12 2001-09-11 Taiwan Semiconductor Manufacturing Corporation Method for programming and reading 2-bit p-channel ETOX-cells with non-connecting HSG islands as floating gate
US6282118B1 (en) 2000-10-06 2001-08-28 Macronix International Co. Ltd. Nonvolatile semiconductor memory device
US6602805B2 (en) 2000-12-14 2003-08-05 Macronix International Co., Ltd. Method for forming gate dielectric layer in NROM
US6487114B2 (en) * 2001-02-28 2002-11-26 Macronix International Co., Ltd. Method of reading two-bit memories of NROM cell
US6461949B1 (en) 2001-03-29 2002-10-08 Macronix International Co. Ltd. Method for fabricating a nitride read-only-memory (NROM)
TW480677B (en) 2001-04-04 2002-03-21 Macronix Int Co Ltd Method of fabricating a nitride read only memory cell
TW480678B (en) 2001-04-13 2002-03-21 Macronix Int Co Ltd Method for producing nitride read only memory (NROM)
JP4776801B2 (ja) * 2001-04-24 2011-09-21 株式会社半導体エネルギー研究所 メモリ回路
US6576511B2 (en) 2001-05-02 2003-06-10 Macronix International Co., Ltd. Method for forming nitride read only memory
TW494541B (en) 2001-05-28 2002-07-11 Macronix Int Co Ltd Method for producing silicon nitride read-only-memory
US20020182829A1 (en) 2001-05-31 2002-12-05 Chia-Hsing Chen Method for forming nitride read only memory with indium pocket region
US6531887B2 (en) 2001-06-01 2003-03-11 Macronix International Co., Ltd. One cell programmable switch using non-volatile cell
US6580135B2 (en) 2001-06-18 2003-06-17 Macronix International Co., Ltd. Silicon nitride read only memory structure and method of programming and erasure
TW495974B (en) 2001-06-21 2002-07-21 Macronix Int Co Ltd Manufacturing method for nitride read only memory
US6432778B1 (en) 2001-08-07 2002-08-13 Macronix International Co. Ltd. Method of forming a system on chip (SOC) with nitride read only memory (NROM)
US6720614B2 (en) * 2001-08-07 2004-04-13 Macronix International Co., Ltd. Operation method for programming and erasing a data in a P-channel sonos memory cell
US6617204B2 (en) 2001-08-13 2003-09-09 Macronix International Co., Ltd. Method of forming the protective film to prevent nitride read only memory cell charging
TW495977B (en) 2001-09-28 2002-07-21 Macronix Int Co Ltd Erasing method for p-channel silicon nitride read only memory
US20030062567A1 (en) * 2001-09-28 2003-04-03 Wei Zheng Non volatile dielectric memory cell structure with high dielectric constant capacitive coupling layer
TW507369B (en) 2001-10-29 2002-10-21 Macronix Int Co Ltd Silicon nitride read only memory structure for preventing antenna effect
US6925007B2 (en) * 2001-10-31 2005-08-02 Sandisk Corporation Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements
US6897522B2 (en) 2001-10-31 2005-05-24 Sandisk Corporation Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements
US6514831B1 (en) 2001-11-14 2003-02-04 Macronix International Co., Ltd. Nitride read only memory cell
US6486028B1 (en) 2001-11-20 2002-11-26 Macronix International Co., Ltd. Method of fabricating a nitride read-only-memory cell vertical structure
US6417053B1 (en) 2001-11-20 2002-07-09 Macronix International Co., Ltd. Fabrication method for a silicon nitride read-only memory
US6583007B1 (en) * 2001-12-20 2003-06-24 Saifun Semiconductors Ltd. Reducing secondary injection effects
US6885585B2 (en) 2001-12-20 2005-04-26 Saifun Semiconductors Ltd. NROM NOR array
KR100437466B1 (ko) 2001-12-27 2004-06-23 삼성전자주식회사 비휘발성 메모리소자 및 그 제조방법
US6421275B1 (en) 2002-01-22 2002-07-16 Macronix International Co. Ltd. Method for adjusting a reference current of a flash nitride read only memory (NROM) and device thereof
TW521429B (en) 2002-03-11 2003-02-21 Macronix Int Co Ltd Structure of nitride ROM with protective diode and method for operating the same
US6498377B1 (en) 2002-03-21 2002-12-24 Macronix International, Co., Ltd. SONOS component having high dielectric property
JP2003282744A (ja) 2002-03-22 2003-10-03 Seiko Epson Corp 不揮発性記憶装置
TW529168B (en) 2002-04-02 2003-04-21 Macronix Int Co Ltd Initialization method of P-type silicon nitride read only memory
TWI242215B (en) 2002-04-16 2005-10-21 Macronix Int Co Ltd Nonvolatile memory cell for prevention from second bit effect
JP3983105B2 (ja) * 2002-05-29 2007-09-26 Ｎｅｃエレクトロニクス株式会社 不揮発性半導体記憶装置の製造方法
TW554489B (en) 2002-06-20 2003-09-21 Macronix Int Co Ltd Method for fabricating mask ROM device
US20040000689A1 (en) * 2002-06-28 2004-01-01 Erh-Kun Lai Dual-bit MONOS/SONOS memory structure with non-continuous floating gate
US6607957B1 (en) 2002-07-31 2003-08-19 Macronix International Co., Ltd. Method for fabricating nitride read only memory
US6610586B1 (en) 2002-09-04 2003-08-26 Macronix International Co., Ltd. Method for fabricating nitride read-only memory
TWI305046B (ja) * 2002-09-09 2009-01-01 Macronix Int Co Ltd
JP2004152924A (ja) * 2002-10-30 2004-05-27 Renesas Technology Corp 半導体記憶素子および半導体装置
US7339822B2 (en) * 2002-12-06 2008-03-04 Sandisk Corporation Current-limited latch
JP2004281662A (ja) * 2003-03-14 2004-10-07 Toshiba Corp 半導体記憶装置及びその製造方法
US6706599B1 (en) * 2003-03-20 2004-03-16 Motorola, Inc. Multi-bit non-volatile memory device and method therefor
KR100525910B1 (ko) * 2003-03-31 2005-11-02 주식회사 하이닉스반도체 플래시 메모리 셀의 프로그램 방법 및 이를 이용한 낸드플래시 메모리의 프로그램 방법
US7049651B2 (en) * 2003-11-17 2006-05-23 Infineon Technologies Ag Charge-trapping memory device including high permittivity strips
US7241654B2 (en) * 2003-12-17 2007-07-10 Micron Technology, Inc. Vertical NROM NAND flash memory array

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203917A (ja) * 2000-10-26 2002-07-19 Sony Corp 不揮発性半導体記憶装置およびその製造方法
JP2003163292A (ja) * 2001-08-13 2003-06-06 Halo Lsi Inc ツインｎａｎｄ素子構造、そのアレイ動作およびその製造方法
JP2003068892A (ja) * 2001-08-24 2003-03-07 Sony Corp 不揮発性半導体メモリ装置の製造方法
JP2005116150A (ja) * 2003-10-02 2005-04-28 Macronix Internatl Co Ltd Ｎａｎｄ型不揮発性メモリセルの作動方法

Also Published As

Publication number Publication date
EP2416367A3 (en) 2012-04-04
TW200532925A (en) 2005-10-01
CN1922737B (zh) 2010-05-05
US20060203554A1 (en) 2006-09-14
US20100039869A1 (en) 2010-02-18
JP2007523501A (ja) 2007-08-16
US20050185466A1 (en) 2005-08-25
TWI267990B (en) 2006-12-01
CN1922737A (zh) 2007-02-28
KR100852849B1 (ko) 2008-08-18
KR20060118596A (ko) 2006-11-23
US7072217B2 (en) 2006-07-04
US7616482B2 (en) 2009-11-10
WO2005083797A1 (en) 2005-09-09
US7577027B2 (en) 2009-08-18
US7911837B2 (en) 2011-03-22
EP1719185A1 (en) 2006-11-08
EP2416367A2 (en) 2012-02-08
US20060203555A1 (en) 2006-09-14
JP4866835B2 (ja) 2012-02-01

Similar Documents

Publication Publication Date Title
JP4866835B2 (ja) 電荷を非対称に捕獲する多値メモリセル
US9847343B2 (en) Charge trapping nonvolatile memory devices, methods of fabricating the same, and methods of operating the same
US6377490B1 (en) Nonvolatile semiconductor memory device and method for driving the same
US6493262B1 (en) Method for operating nonvolatile memory cells
US7184318B2 (en) Semiconductor memory device
KR20050096843A (ko) 불휘발성 반도체 기억장치
US20080130372A1 (en) Trench memory structures and operation
KR100735929B1 (ko) 낸드형 플래시 메모리 어레이 및 그 동작 방법
CN111508541A (zh) 非易失性存储器的非对称传输场效应晶体管
US20060278913A1 (en) Non-volatile memory cells without diffusion junctions
KR20090006174A (ko) 메모리 디바이스들을 소거하고 메모리 디바이스를 멀티 레벨로 프로그램하기 위한 방법들
JP2005184029A (ja) 不揮発性記憶素子及び半導体集積回路装置
KR20080069865A (ko) 비휘발성 메모리 소자 및 그 동작 방법
US8144514B2 (en) One-transistor floating-body DRAM cell device with non-volatile function
KR20040031655A (ko) 단일비트 비휘발성 메모리셀 및 그것의 프로그래밍 및삭제방법
KR20170131843A (ko) 불휘발성 sram 메모리 셀, 및 불휘발성 반도체 기억 장치
US7088623B2 (en) Non-volatile memory technology suitable for flash and byte operation application
KR20050077203A (ko) 공통의 드레인 라인들을 구비하는 비휘발성 메모리 셀어레이 및 그의 동작 방법
JP2005184028A (ja) 不揮発性記憶素子
US6711065B2 (en) 1 T flash memory recovery scheme for over-erasure
TWI489593B (zh) 反及閘快閃記憶體之熱載子程式化
JP2008172251A (ja) 不揮発性記憶素子及び半導体集積回路装置
JP2003173689A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120118

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120118

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130419

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130419

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130502

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130716