CN102054532A - 一种使sonos电晶体兼具开关以及记忆体的方法 - Google Patents

Abstract

本发明公开了一种使SONOS电晶体兼具开关以及记忆体的方法。该方法利用记忆体的源极端或是漏极端进行FN穿遂，进而改变漏极端或源极端附近的上方电荷储存层内的电子储存状态，并利用栅极感应漏极漏电流变化判别漏极或源极的记忆状态，在运作过程中电晶体一直保持稳定的临界电压。本发明可以使单一电晶体同时具有开关与记忆体双重特性，且具备二位元的记忆效果，且能提供与一般记忆体相比较高的记忆密度。

Description

一种使SONOS电晶体兼具开关以及记忆体的方法

技术领域

本发明是有关于一种使SONOS电晶体兼具开关以及记忆体的方法，特别是有关于一种具有可以保持稳定临界电压的方法。

背景技术

目前，一般的快闪记忆体(flash type nonvolatile memory)判别记忆状态的方式系在栅极(gate)施加一个介于写入(program)与抹除(erase)临界电压(Threshold voltage)之间的读取电压Vread来读取相对应的电流，借此判别记忆状态为“0”或“1”。而这写入与抹除之间的临界电压差(或记忆窗口memory window)的大小会影响记忆状态的误判机率，记忆窗口范围要大，才可避免记忆状态的误判。一旦记忆体的临界电压改变，电晶体就无法在开与关之间正确的切换，因此无法作为开关(switch)使用。

传统的快闪式记忆体写入方式主要有两种：FN穿遂写入(Fowler-Nordheim tunneling)或是通道热电子(channel-hot-electron)写入，而抹除方式则为FN穿遂为主。一般热电子写入SONOS记忆体的优点为可令记忆体具有二位元(two bits)的记忆效果，此时将电子储存在靠近源极(source)或漏极(drain)端上方的氮化硅(Si3N4)层，使单一记忆胞(cell)在源极与漏极端能单独储存讯息，达成二位元效果。缺点则是通道热电子写入时需消耗大量能量(power consumption)，若同时写入多个记忆胞，功率消耗是一个大问题。此外热电子写入记忆体会产生劣化降低可靠度(reliability)。至于FN穿遂写入的优点在于不需要消耗大量的功率，可是FN穿遂后电子会被注入至整个通道上方的氮化硅层中，无法达成二位元的记忆效果。

鉴于现有技术的各项问题，为了能够兼顾解决之，本发明人基于多年研究开发与诸多实务经验，提出一种使SONOS电晶体兼具开关以及记忆体的方法，以作为改善上述问题的实现方式与依据。

发明内容

本发明可提供一种非挥发性记忆体写入与抹除之方法，其可利用SONOS电晶体的源极端或是漏极端进行FN穿遂，改变漏极端或源极端附近的上方电荷储存层内的电子储存状态，并利用栅极感应漏极漏电流(GIDL)变化判别漏极或源极的记忆状态，使SONOS电晶体具备二位元的记忆效果，具有较高的记忆密度。相较于一般二位元的记忆效果利用通道热电子方法写入需消耗大量能量(power consumption)，利用此非挥发性记忆体写入与抹除的方法所消耗的能量较一般现有技术少。

本发明亦可提供一种使SONOS电晶体兼具开关以及记忆体的方法，利用上述SONOS电晶体的源极端或是漏极端进行FN穿遂，此时通道上方电荷储存层内的电荷变化不大，FN穿遂主要在电晶体的源极端或是漏极端上方进行。运作时，电晶体一直保持稳定的临界电压，使SONOS电晶体不但具备记忆体功能，同时保留开关特性。因此当电晶体作为逻辑电路或者是LCD画素开关切换时，能在同一电晶体中存储额外的资料，且能增加电路设计或使用上的弹性。其中，SONOS电晶体包含一栅极、一电荷储存层、一源极、一漏极和一基底。且该一种使SONOS电晶体兼具开关以及记忆体的方法之步骤包含：

先给予栅极一较大或是操作时间较久的第一操作电压，此时源极和漏极接地，通道中的电子会注入该电晶体的电荷储存层之中，此时，该电晶体的栅极感应漏极漏电流(GIDL)与临界电压(Vt)增加，临界电压由一第一临界电压增加至一第二临界电压后，停止供应该第一操作电压，此步骤结束。

抹除动作。进行抹除动作时，首先分别就漏极和源极个别操作，选择源极或是漏极给予一抹除电压，以下以漏极为例，漏极加设该抹除电压后，此时栅极与源极接地，使得漏极附近上方的电荷储存层中的电子被抹除(或是电洞注入电荷储存层)。源极的操作方式亦同。此方法抑制漏极或源极端的栅极感应漏极电流，且源极端和漏极端的上方可分别存储电子，因此SONOS电晶体具有二位元记忆效果，并且具备较高的记忆密度。

写入动作，执行写入动作时，给予栅极一写入电压，此时源极和漏极接地。因为提供给该栅极的该写入电压比该第一操作电压较小(或是操作时间较短)，因此不会影响到该电晶体的临界电压值，而栅极-漏极以及栅极-源极附近可产生较大的电场，电子将会注入漏极端与源极端上方的电荷储存层中，再度形成栅极感应漏极漏电流(GIDL)。

读取动作，读取源极端的记忆状态，给予栅极一第一判断电压，且给予源极端一第二判断电压，漏极接地，利用栅极感应漏极漏电流(GIDL)判定源极端的记忆状态。同理，读取漏极端的记忆状态，给予栅极该第一判断电压，且给予漏极端该第二判断电压，源极接地，利用栅极感应漏极漏电流(GIDL)判定漏极端的记忆状态。

本发明主要利用单边FN穿遂的原理，以维持电晶体操作时临界电压值稳定。又因为本发明使用FN穿遂做写入的动作，使得现有技术的微缩化受限于该通道热电子的夹止区大小的问题得以改善，以提供了一种更容易微缩化的一种设计。

根据本发明的再一目的，提出一种具有二位元的记忆效果的记忆体的操作方法。

根据本发明的又一目的，提出一种可固定记忆体临界电压值的操作方法。

此外，本发明更提出一种利用FN穿遂操作记忆体以达成省电目的操作方法。

此外，本发明更提出一种可提高读取电压范围的操作方法。

承上所述，依本发明的具有提供一种使SONOS电晶体兼具开关以及记忆体的方法，其可具有一或多个下述优点：

(1)具有稳定的临界电压值；

(2)可结合平面显示器；

(3)操作电压比传统的FN穿遂操作电压较小

(4)具有二位元的记忆效果，且较习知的通道热电子写入方式更省电；

(5)与通道热电子写入比较，具有较佳的可靠度；

(6)与传统的借由临界电压改变进而判读记忆状态方式相较而言，利用栅极感应漏极漏电流变化判读记忆状态具有较大的读取电压范围，进而降低误判的机率。

兹为使贵审查委员对本发明的技术特征及所达到的功效有更进一步之了解与认识，谨佐以较佳的实施例及配合详细的说明如后。

附图说明

图1是本发明的SONOS结构的非挥发性记忆体示意图；

图2是本发明的一较佳实施例的操作流程图；

图3是本发明的另一较佳实施例的操作流程图；

图4是本发明的一较佳实施例的第一次操作示意图；

图5是本发明之一的较佳实施例的S1操作下的电流-电压特性图；

图6是本发明之一的较佳实施例的抹除操作示意图；

图7是本发明的一较佳实施例的抹除操作下的电流-电压特性图；

图8是本发明的一较佳实施例的写入操作示意图；

图9是本发明的一较佳实施例的写入操作下的电流-电压特性图；

图10是本发明的一较佳实施例的开关与记忆体双重特性电流-电压图。

【主要元件符号说明】

1：电晶体

2：栅极

22：电荷储存层

3：源极

4：漏极

5：基底

具体实施方式

以下将参照相关图式，说明依本发明较佳实施例的一种使SONOS电晶体兼具开关以及记忆体的方法，为使便于理解，下述实施例中的相同元件以相同的符号标示来说明。

请参阅图1，图1是本发明的SONOS(Silicon-oxide-nitride-oxide-silicon)结构的非挥发性记忆体示意图。该电晶体1包含一栅极2、一电荷储存层22、一源极3、一漏极4和一基底5。该电晶体1可为一薄膜电晶体或场效电晶体。其中该SONOS电晶体的电荷储存层为一氮化硅层、氧化铝层、氧化钽层或氧化钛层

请参阅图2，图2系本发明的另一较佳实施例的操作流程图。本发明操作于一SONOS(Silicon-oxide-nitride-oxide-silicon)结构的非挥发性记忆体之上，该电晶体1包含一栅极2、一电荷储存层22、一源极3、一漏极4和一基底5。首先，步骤S1，提供该栅极2一第一操作电压，电子利用FN穿遂至该电荷储存层22，并逐渐累积于该电荷储存层22中，使该电晶体1的该临界电压值由一第一临界电压增加至一第二临界电压(步骤S2)。此步骤是为了确定该电晶体1操作时可以维持稳定的临界电压值于该第二临界电压。步骤S3为执行该电晶体1为一开关模式或一记忆体模式，若作为该开关模式使用则进入操作区块B，若为该记忆体模式则进入操作区块A。步骤S5，此时给与该栅极1一第二操作电压，并判断该第二操作电压是否大于该电晶体1的该第二临界电压的值。若该第二操作电压小于该第二临界电压，则该电晶体1呈现为截止(turn off)状态(步骤S52)，若该第二操作电压大于该第二临界电压，则该电晶体1呈现为导通(turn on)状态(步骤S51)，并直接至步骤S9操作结束。

若步骤S3执行该电晶体1为于该记忆体模式使用，则可进入进记忆体操作区块A，以继续以下的步骤。步骤S4，读取该电晶体1内的记忆体状态借由给予该栅极2之一第一判断电压，且分别给予该漏极4或该源极3一第二判断电压，借此产生一栅极感应漏极漏电流(GIDL)。利用该栅极感应漏极漏电流的变化去判定源极3或漏极4内资讯的储存状态。步骤S6为写入步骤，此时给予该栅极2一写入电压，该源极3和该漏极4接地(步骤S61)，使电子被注入到该电荷储存层22中内。最后操作结束S9。

请参考图3，图3系本发明的另一较佳实施例的操作流程图。本发明操作于一SONOS(Silicon-oxide-nitride-oxide-silicon)结构的非挥发性记忆体之上，该电晶体1包含一栅极2、一电荷储存层22、一源极3、一漏极4和一基底5。首先，步骤S1，提供该栅极2一第一操作电压，电子利用FN穿遂至该电荷储存层22，并逐渐累积于该电荷储存层22中，使该电晶体1的该临界电压值由一第一临界电压增加至一第二临界电压(步骤S2)。此步骤是为了确定该电晶体1操作时可以维持稳定的临界电压值于该第二临界电压。

步骤S3为执行该电晶体1为一开关模式或一记忆体模式，若作为该开关模式使用则进入操作区块B，若为记忆体模式则进入区块A。步骤S5，此时给与该栅极1一第二操作电压，并判断该第二操作电压是否大于该电晶体1的该第二临界电压的值。若该第二操作电压小于该第二临界电压，则该电晶体1呈现为截止(turn off)状态(步骤S52)，若该第二操作电压大于该第二临界电压，则该电晶体1呈现为导通(turn on)状态(步骤S51)，并直接至步骤S9操作结束。若步骤S3执行该电晶体1为于该记忆体模式，则可进入记忆体操作区块A，以继续以下的步骤。步骤S4，读取该电晶体1内的记忆体状态借借由给予该栅极2的一第一判断电压，且分别给予该漏极4和该源极3一第二判断电压，借借此产生一栅极感应漏极漏电流(GIDL)。利用该栅极感应漏极漏电流的变化去判定该源极3或该漏极4内的资讯的储存状态。步骤S7为抹除步骤，依使用者的需求可选择抹除该源极3或是该漏极4上方的该电荷储存层22电子。若要抹除该源极3端(步骤81)，则给予该源极3一抹除电压，该栅极1和该漏极4接地，即可抹除该源极3端上方存储的信息(步骤811)。且该抹除电压操作于该源极3端，可以抑制该源极3端的栅极感应漏极电流的产生。若要抹除该漏极4端存储的信息，则进入步骤S82。给予该漏极4一抹除电压，该栅极1和该源极3接地(步骤S821)，即可抹除该漏极4端上方该电荷储存层22的电子。最后，直接至步骤S9操作结束。请参考图4和图5，图4系本发明的一较佳实施例的第一次操作示意图，图5系本发明的一较佳实施例的S1操作下的电流-电压特性图。本发明操作于一电晶体1之上，该电晶体为一SONOS记忆体结构。又该电晶体1包含一栅极2、一电荷储存层22、一源极3、一漏极4和一基底5。其中该SONOS电晶体的电荷储存层系为一氮化硅层、氧化铝层、氧化钽层或氧化钛层。本实施例提供一第一操作电压的电压值以20V为例，操作时间为1秒为例，该源极3和该漏极4接地，此时利用FN穿遂原理，电子就会穿越至通道上方进入该电荷储存层22中，电荷累积会使该电晶体1的电压-电流特性曲线改变，该电晶体1的一临界电压值也会逐渐由一第一临界电压VT增加至一第二临界电压VT’，当该临界电压值稳定至该第二临界电压VT’时，视为一饱和状态，即可停止提供该第一操作电压。这时该源极3和该漏极4附近的电子会产生较大的栅极感应漏极电流(GIDL)。图5是图4操作时的电流-电压曲线，由图5中可以清楚看见在较长操作的时间或是较大的操作电压，该临界电压的电压值由该第一临界电压VT增加到该第二临界电压VT’，此时可以停止提供该第一操作电压。此后的操作都是在该第二临界电压VT’的前提下。请参考图6和图7，图6系本发明的一较佳实施例的抹除操作示意图，图7系本发明的一较佳实施例的抹除操作下的电流-电压特性图。在本实施例中给予该漏极4一抹除电压，该抹除电压于本实施例为15伏特的电压，且提供时间为1毫秒，该栅极2与该源极3则为接地的状态。此时该漏极4附近上方的该电荷储存层22内的电子抹除(或电洞注入该电荷储存层22)。因为当该抹除电压作用于该漏极4上，会使栅极感应漏极电流的量产生变化，请参考图7，可以明显的看出栅极感应漏极电流明显减少，且由于此步骤所影响的电子为靠近该漏极4的少量电子，所以该电晶体1的临界电压不受影响。同理，亦可以给予该源极3该抹除电压，其亦为一15伏特电压，且提供时间为1毫秒，该栅极1和该漏极4则为接地的状态。如此，则可将该源极3附近上方的该电荷储存层22内的电子抹除(或电洞注入该电荷储存层22中)。

请参考图8和图9，图8系本发明之一较佳实施例的写入操作示意图，图8系本发明的一较佳实施例的写入操作下的电流-电压特性图。利用FN穿遂来增加栅极感应漏极电流值，相较于第一次操作的第一操作电压，操作于一以较小的偏压或较短的栅极偏压时间，使电子再度注入该源极3和该漏极4上方的该电荷储存层22内，此时栅极感应漏极漏电流再度变大。在本实施例中，给予该栅极2一写入电压，本实施例的该写入电压为18伏特的电压，且提供时间为10毫秒，该源极3与该漏极4则为接地的状态。因为此时提供该栅极2的该写入电压的电压值与时间都不足以将大量电子注入通道上方的的该电荷储存层22内，因此不影响到该电晶体1的临界电压。在操作上，只需重复抹除与写入的动作，利用此操作步骤可以有效的抑制与增加栅极感应漏极漏电流。又因可以分别就该源极3和该漏极4作抹除和存储的动作，该源极3和该漏极4分别视为个别的储存状态，此举将可以提高记忆体密度并达到二位元效果。

请参考图10，图10是本发明的一较佳实施例的开关与记忆体双重特性电流-电压图。从电流-电压图中可以看出操作区块A为当作记忆体使用的情况，操作区块B则为当作开关使用的情况。作为该开关模式使用时，当该电晶体1的丨第二操作电压大于该第二临界电压的电压值时，该电晶体1即可呈现为导通(turn on)的状态。当该电晶体1的该第二操作电压小于第二临界电压的电压值，此时该电晶体1可呈现为截止(turn off)的状态。当作用于操作区块A时，作为该记忆体模式使用，以漏极4端为例，当该电晶体1操作的电压在栅极感应漏极漏电流的侦测范围内时，所侦测到的栅极感应漏极漏电流大小变化，可用于判读该漏极4端的记忆体状态。实际操作时，该源极3为接地状态，并给予该漏极4一2V电压，该栅极1一-5V电压，并量测源-漏极电流。反之，以相同的方法判断源极端记忆状态。

以上所述仅为举例性，而非为限制性者。任何未脱离本发明的精神与范畴，而对其进行的等效修改或变更，均应包含于后附的权利要求书中。

Claims (7)

1.一种使SONOS电晶体兼具开关以及记忆体的方法，该电晶体包含一栅极、一源极、一漏极和一电荷储存层，其步骤包含：

提供该栅极一第一操作电压用以累积电子于该电荷储存层中，并使该电晶体之一临界电压的电压值由一第一临界电压增加至一第二临界电压，且该电晶体的该临界电压稳定维持在该第二临界电压；

执行一开关模式或一记忆体模式；

进入该开关模式，判断提供给该栅极之一第二操作电压是否高于该第二临界电压，若高于该临界电压则导通，若否则截止；

进入该记忆体模式，给予该栅极一第一判断电压，并提供一第二判断电压至该源极或该漏极，借以判断该电晶体内的记体状态；

执行写入操作，给与栅极一写入电压，源极和漏极为接地状态；

执行抹除操作，提供一抹除电压于该漏极或源极，其余两极接地；

其中，该开关模式与该记忆体模式为两独立模式，运作结束后即可结束操作。

2.如权利要求1所述的使SONOS电晶体兼具开关以及记忆体的方法，其中该电晶体执行写入操作时，提供写入电压加设于该栅极之上，且漏极和源极呈现为接地状态，使电子注入该电晶体的电荷储存层中。

3.如权利要求1所述的使SONOS电晶体兼具开关以及记忆体的方法，其中该电晶体执行抹除状态时，提供该源极该抹除电压，该栅极与该漏极呈现为接地状态，以抹除该源极上方的该电荷储存层的电子。

4.如权利要求1所述的使SONOS电晶体兼具开关以及记忆体的方法，其中该电晶体执行抹除状态时，提供该漏极该抹除电压，其栅极与该源极呈现为接地状态，以抹除该漏极上方的该电荷储存层的电子。

5.如权利要求1所述的使SONOS电晶体兼具开关以及记忆体方法，其中该电晶体为一场效电晶体或薄膜电晶体。

6.如权利要求1所述的使SONOS电晶体兼具开关以及记忆体方法，其中该电晶体当作记忆体使用时，该源极与漏极系分别操作，使该电晶体具有二位元的记忆效果。

7.如权利要求1所述的使SONOS电晶体兼具开关以及记忆体的方法，其中该SONOS电晶体的电荷储存层为一氮化硅层、氧化铝层、氧化钽层或氧化钛层。

Images