TWI423261B - A method of making SONOS transistors both switch and memory - Google Patents

A method of making SONOS transistors both switch and memory Download PDF

Info

Publication number
TWI423261B
TWI423261B TW098136270A TW98136270A TWI423261B TW I423261 B TWI423261 B TW I423261B TW 098136270 A TW098136270 A TW 098136270A TW 98136270 A TW98136270 A TW 98136270A TW I423261 B TWI423261 B TW I423261B
Authority
TW
Taiwan
Prior art keywords
transistor
voltage
memory
gate
source
Prior art date
Application number
TW098136270A
Other languages
English (en)
Other versions
TW201115578A (en
Inventor
Ting Chang Chang
Shih Ching Chen
Te Chih Chen
Fu Yen Jian
Yong En Syu
Original Assignee
Acer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Acer Inc filed Critical Acer Inc
Priority to TW098136270A priority Critical patent/TWI423261B/zh
Priority to US12/644,575 priority patent/US8427879B2/en
Publication of TW201115578A publication Critical patent/TW201115578A/zh
Application granted granted Critical
Publication of TWI423261B publication Critical patent/TWI423261B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

一種使SONOS電晶體兼具開關以及記憶體的方法
本發明是有關於一種使SONOS電晶體兼具開關以及記憶體的方法，特別是有關於一種具有可以保持穩定臨界電壓的方法。
目前，一般的快閃記憶體(flash type nonvolatile memory)判別記憶狀態的方式係在閘極(gate)施加一個介於寫入(program)與抹除(erase)臨界電壓(Threshold voltage)之間的讀取電壓Vread 來讀取相對應的電流，藉此判別記憶狀態為“0”或“1”。而這寫入與抹除之間的臨界電壓差(或記憶窗口memory window)的大小會影響記憶狀態的誤判機率，記憶窗口範圍要大，才可避免記憶狀態的誤判。一旦記憶體的臨界電壓改變，電晶體就無法在開與關之間正確的切換，因此無法作為開關(switch)使用。
傳統的快閃式記憶體寫入方式主要有兩種：FN穿遂寫入(Fowler-Nordheim tunneling)或是通道熱電子(channel-hot-electron)寫入，而抹除方式則為FN穿遂為主。一般熱電子寫入SONOS記憶體的優點為可令記憶體具有二位元(two bits)的記憶效果，此時將電子儲存在靠近源極(source)或汲極(drain)端上方的氮化矽(Si3 N4 )層，使單一記憶胞(cell)在源極與汲極端能單獨儲存訊息，達成二位元效果。缺點則是通道熱電子寫入時需消耗大量能量(power consumption)，若同時寫入多個記憶胞，功率消耗是一個大問題。此外熱電子寫入記憶體會產生劣化降低可靠度(reliability)。至於FN穿遂寫入的優點在於不需要消耗大量的功率，可是FN穿遂後電子會被注入至整個通道上方的氮化矽層中，無法達成二位元的記憶效果。
鑑於習知技藝之各項問題，為了能夠兼顧解決之，本發明人基於多年研究開發與諸多實務經驗，提出一種使SONOS電晶體兼具開關以及記憶體的方法，以作為改善上述問題之實現方式與依據。
本發明可提供一種非揮發性記憶體寫入與抹除之方法，其可利用SONOS電晶體的源極端或是汲極端進行FN穿遂，改變汲極端或源極端附近的上方電荷儲存層內的電子儲存狀態，並利用閘極感應汲極漏電流(GIDL)變化判別汲極或源極的記憶狀態，使SONOS電晶體具備二位元的記憶效果，具有較高的記憶密度。相較於一般二位元的記憶效果利用通道熱電子方法寫入需消耗大量能量(power consumption)，利用此非揮發性記憶體寫入與抹除之方法所消耗之能量較一般習知技藝少。
本發明亦可提供一種使SONOS電晶體兼具開關以及記憶體的方法，利用上述SONOS電晶體的源極端或是汲極端進行FN穿遂，此時通道上方電荷儲存層內的電荷變化不大，FN穿遂主要在電晶體的源極端或是汲極端上方進行。運作時，電晶體一直保持穩定的臨界電壓，使SONOS電晶體不但具備記憶體功能，同時保留開關特性。因此當電晶體作為邏輯電路或者是LCD畫素開關切換時，能在同一電晶體中存儲額外的資料，且能增加電路設計或使用上的彈性。
其中SONOS電晶體包含一閘極、一電荷儲存層、一源極、一汲極和一基底。且該一種使SONOS電晶體兼具開關以及記憶體的方法之步驟包含：先給予閘極一較大或是操作時間較久之第一操作電壓，此時源極和汲極接地，通道中的電子會注入該電晶體之電荷儲存層之中，此時，該電晶體之閘極感應汲極漏電流(GIDL)與臨界電壓(Vt )增加，臨界電壓由一第一臨界電壓增加至一第二臨界電壓後，停止供應該第一操作電壓，此步驟結束。
抹除動作。進行抹除動作時，首先分別就汲極和源極個別操作，選擇源極或是汲極給予一抹除電壓，以下以汲極為例，汲極加設該抹除電壓後，此時間極與源極接地，使得汲極附近上方的電荷儲存層中的電子被抹除(或是電洞注入電荷儲存層)。源極的操作方式亦同。此方法抑制汲極或源極端的閘極感應汲極電流，且源極端和汲極端的上方可分別存儲電子，因此SONOS電晶體具有二位元記憶效果，並且具備較高的記憶密度。
寫入動作，執行寫入動作時，給予閘極一寫入電壓，此時源極和汲極接地。因為提供給該閘極的該寫入電壓比該第一操作電壓較小(或是操作時間較短)，因此不會影響到該電晶體之臨界電壓值，而閘極-汲極以及閘極-源極附近可產生較大的電場，電子將會注入汲極端與源極端上方的電荷儲存層中，再度形成閘極感應汲極漏電流(GIDL)。
讀取動作，讀取源極端的記憶狀態，給予閘極一第一判斷電壓，且給予源極端一第二判斷電壓，汲極接地，利用閘極感應汲極漏電流(GIDL)判定源極端的記憶狀態。同理，讀取汲極端的記憶狀態，給予閘極該第一判斷電壓，且給予汲極端該第二判斷電壓，源極接地，利用閘極感應汲極漏電流(GIDL)判定汲極端的記憶狀態。
本發明主要利用單邊FN穿遂的原理，以維持電晶體操作時臨界電壓值穩定。又，因為本發明使用FN穿遂做寫入的動作，使得習知技藝之微縮化受限於該通道熱電子的夾止區大小的問題得以改善，以提供了一種更容易微縮化的一種設計。
根據本發明之再一目的，提出一種具有二位元的記憶效果的記憶體的操作方法。
根據本發明之又一目的，提出一種可固定記憶體臨界電壓值的操作方法。
此外，本發明更提出一種利用FN穿遂操作記憶體以達成省電目的操作方法。
此外，本發明更提出一種可提高讀取電壓範圍的操作方法。
承上所述，依本發明之具有提供一種使SONOS電晶體兼具開關以及記憶體的方法，其可具有一或多個下述優點：
(1)具有穩定的臨界電壓值；
(2)可結合平面顯示器；
(3)操作電壓比傳統的FN穿遂操作電壓較小；
(4)具有二位元的記憶效果，且較習知的通道熱電子寫入方式更省電；
(5)與通道熱電子寫入比較，具有較佳的可靠度；
(6)與傳統的藉由臨界電壓改變進而判讀記憶狀態方式相較而言，利用閘極感應汲極漏電流變化判讀記憶狀態具有較大的讀取電壓範圍，進而降低誤判的機率。
茲為使　貴審查委員對本發明之技術特徵及所達到之功效有更進一步之瞭解與認識，謹佐以較佳之實施例及配合詳細之說明如後。
以下將參照相關圖式，說明依本發明較佳實施例之一種使SONOS電晶體兼具開關以及記憶體的方法，為使便於理解，下述實施例中之相同元件係以相同之符號標示來說明。
請參閱圖1，圖1係本發明之SONOS(Silicon-oxide-nitride-oxide-silicon)結構之非揮發性記憶體示意圖。該電晶體1包含一閘極2、一電荷儲存層22、一源極3、一汲極4和一基底5。該電晶體1可為一薄膜電晶體或場效電晶體。其中該SONOS電晶體之電荷儲存層係為一氮化矽層、氧化鋁層、氧化鉭層或氧化鈦層。
請參閱圖2，圖2係本發明之另一較佳實施例之操作流程圖。本發明操作於一SONOS(Silicon-oxide-nitride-oxide-silicon)結構之非揮發性記憶體之上，該電晶體1包含一閘極2、一電荷儲存層22、一源極3、一汲極4和一基底5。首先，步驟S1，提供該閘極2一第一操作電壓，電子利用FN穿遂至該電荷儲存層22，並逐漸累積於該電荷儲存層22中，使該電晶體1之該臨界電壓值由一第一臨界電壓增加至一第二臨界電壓(步驟S2)。此步驟是為了確定該電晶體1操作時可以維持穩定的臨界電壓值於該第二臨界電壓。步驟S3為執行該電晶體1為一開關模式或一記憶體模式，若作為該開關模式使用則進入操作區塊B，若為該記憶體模式則進入操作區塊A。步驟S5，此時給與該閘極1一第二操作電壓，並判斷該第二操作電壓是否大於該電晶體1之該第二臨界電壓之值。若該第二操作電壓小於該第二臨界電壓，則該電晶體1呈現為截止(turn off)狀態(步驟S52)，若該第二操作電壓大於該第二臨界電壓，則該電晶體1呈現為導通(turn on)狀態(步驟S51)，並直接至步驟S9操作結束。
若步驟S3執行該電晶體1為該記憶體模式使用，則可進入進記憶體操作區塊A，以繼續以下的步驟。步驟S4，讀取該電晶體1內的記憶體狀態藉由給予該閘極2之一第一判斷電壓，且分別給予該汲極4或該源極3一第二判斷電壓，藉此產生一閘極感應汲極漏電流(GIDL)。利用該閘極感應汲極漏電流之變化去判定源極3或汲極4內資訊的儲存狀態。步驟S6為寫入步驟，此時給予該閘極2一寫入電壓，該源極3和該汲極4接地(步驟S61)，使電子被注入到該電荷儲存層22中內。最後操作結束S9。
請參考圖3，圖3係本發明之另一較佳實施例之操作流程圖。本發明操作於一SONOS(Silicon-oxide-nitride-oxide-silicon)結構之非揮發性記憶體之上，該電晶體1包含一閘極2、一電荷儲存層22、一源極3、一汲極4和一基底5。首先，步驟S1，提供該閘極2一第一操作電壓，電子利用FN穿遂至該電荷儲存層22，並逐漸累積於該電荷儲存層22中，使該電晶體1之該臨界電壓值由一第一臨界電壓增加至一第二臨界電壓(步驟S2)。此步驟是為了確定該電晶體1操作時可以維持穩定的臨界電壓值於該第二臨界電壓。
步驟S3為執行該電晶體1為一開關模式或一記憶體模式，若作為該開關模式使用則進入操作區塊B，若為記憶體模式則進入區塊A。步驟S5，此時給予該閘極1一第二操作電壓，並判斷該第二操作電壓是否大於該電晶體1之該第二臨界電壓之值。若該第二操作電壓小於該第二臨界電壓，則該電晶體1呈現為截止(turn off)狀態(步驟S52)，若該第二操作電壓大於該第二臨界電壓，則該電晶體1呈現為導通(turn on)狀態(步驟S51)，並直接至步驟S9操作結束。
若步驟S3執行該電晶體1為該記憶體模式，則可進入記憶體操作區塊A，以繼續以下的步驟。步驟S4，讀取該電晶體1內的記憶體狀態藉由給予該閘極2之一第一判斷電壓，且分別給予該汲極4和該源極3一第二判斷電壓，藉此產生一閘極感應汲極漏電流(GIDL)。利用該閘極感應汲極漏電流之變化去判定該源極3或該汲極4內之資訊的儲存狀態。步驟S7為抹除步驟，依使用者的需求可選擇抹除該源極3或是該汲極4上方之該電荷儲存層22電子。若要抹除該源極3端(步驟81)，則給予該源極3一抹除電壓，該閘極1和該汲極4接地，即可抹除該源極3端上方存儲之資訊(步驟811)。且該抹除電壓操作於該源極3端，可以抑制該源極3端之閘極感應汲極電流的產生。若要抹除該汲極4端存儲之資訊，則進入步驟S82。給予該汲極4一抹除電壓，該閘極1和該源極3接地(步驟S821)，即可抹除該汲極4端上方該電荷儲存層22之電子。最後，直接至步驟S9操作結束。
請參考圖4和圖5，圖4係本發明之一較佳實施例之第一次操作示意圖，圖5係本發明之一較佳實施例之S1操作下的電流-電壓特性圖。本發明操作於一電晶體1之上，該電晶體係為一SONOS記憶體結構。又該電晶體1包含一閘極2、一電荷儲存層22、一源極3、一汲極4和一基底5。其中該SONOS電晶體之電荷儲存層係為一氮化矽層、氧化鋁層、氧化鉭層或氧化鈦層。本實施例提供一第一操作電壓之電壓值以20V為例，操作時間為1秒為例，該源極3和該汲極4接地，此時利用FN穿遂原理，電子就會穿越至通道上方進入該電荷儲存層22中，電荷累積會使該電晶體1之電壓-電流特性曲線改變，該電晶體1之一臨界電壓值也會逐漸由一第一臨界電壓VT 增加至一第二臨界電壓VT ’，當該臨界電壓值穩定至該第二臨界電壓VT ’時，視為一飽和狀態，即可停止提供該第一操作電壓。這時該源極3和該汲極4附近的電子會產生較大的閘極感應汲極電流(GIDL)。圖5是圖4操作時的電流-電壓曲線，由圖5中可以清楚看見在較長操作的時間或是較大的操作電壓，該臨界電壓之電壓值由該第一臨界電壓VT 增加到該第二臨界電壓VT ’，此時可以停止提供該第一操作電壓。此後的操作都是在該第二臨界電壓VT ’的前提下。
請參考圖6和圖7，圖6係本發明之一較佳實施例之抹除操作示意圖，圖7係本發明之一較佳實施例之抹除操作下的電流-電壓特性圖。在本實施例中給予該汲極4一抹除電壓，該抹除電壓於本實施例為15伏特的電壓，且提供時間為1毫秒，該閘極2與該源極3則為接地之狀態。此時該汲極4附近上方之該電荷儲存層22內的電子抹除(或電洞注入該電荷儲存層22)。因為當該抹除電壓作用於該汲極4上，會使閘極感應汲極電流的量產生變化，請參考圖7，可以明顯的看出閘極感應汲極電流明顯減少，且由於此步驟所影響的電子為靠近該汲極4之少量電子，所以該電晶體1的臨界電壓不受影響。同理，亦可以給予該源極3該抹除電壓，其亦為一15伏特電壓，且提供時間為1毫秒，該閘極1和該汲極4則為接地之狀態。如此，則可將該源極3附近上方之該電荷儲存層22內的電子抹除(或電洞注入該電荷儲存層22中)。
請參考圖8和圖9，圖8係本發明之一較佳實施例之寫入操作示意圖，圖8係本發明之一較佳實施例之寫入操作下的電流-電壓特性圖。利用FN穿遂來增加閘極感應汲極電流值，相較於第一次操作之第一操作電壓，操作於一以較小的偏壓或較短的閘極偏壓時間，使電子再度注入該源極3和該汲極4上方之該電荷儲存層22內，此時閘極感應汲極漏電流再度變大。在本實施例中，給予該閘極2一寫入電壓，本實施例之該寫入電壓為18伏特的電壓，且提供時間為10毫秒，該源極3與該汲極4則為接地之狀態。因為此時提供該閘極2之該寫入電壓之電壓值與時間都不足以將大量電子注入通道上方的之該電荷儲存層22內，因此不影響到該電晶體1之臨界電壓。在操作上，只需重複抹除與寫入的動作，利用此操作步驟可以有效的抑制與增加閘極感應汲極漏電流。又因可以分別就該源極3和該汲極4作抹除和存儲的動作，該源極3和該汲極4分別視為個別的儲存狀態，此舉將可以提高記憶體密度並達到二位元效果。
請參考圖10，圖10係本發明之一較佳實施例之開關與記憶體雙重特性電流-電壓圖。從電流-電壓圖中可以看出操作區塊A為當作記憶體使用的情況，操作區塊B則為當作開關使用的情況。作為該開關模式使用時，當該電晶體1之一第二操作電壓大於該第二臨界電壓之電壓值時，該電晶體1即可呈現為導通(turn on)之狀態。當該電晶體1之該第二操作電壓小於第二臨界電壓之電壓值，此時該電晶體1可呈現為截止(turn off)之狀態。當作用於操作區塊A時，作為該記憶體模式使用，以汲極4端為例，當該電晶體1操作的電壓在閘極感應汲極漏電流的偵測範圍內時，所偵測到的閘極感應汲極漏電流大小變化，可用於判讀該汲極4端的記憶體狀態。實際操作時，該源極3為接地狀態，並給予該汲極4一2V電壓，該閘極1一-5V電壓，並量測源-汲極電流。反之，以相同的方法判斷源極端記憶狀態。
以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。
1．．．電晶體
2．．．閘極
22．．．電荷儲存層
3．．．源極
4．．．汲極
5．．．基底
S1至S9為方法步驟。
圖1係本發明之SONOS結構之非揮發性記憶體示意圖；
圖2係本發明之一較佳實施例之操作流程圖；
圖3係本發明之另一較佳實施例之操作流程圖；
圖4係本發明之一較佳實施例之第一次操作示意圖；
圖5係本發明之一較佳實施例之S1操作下的電流-電壓特性圖；
圖6係本發明之一較佳實施例之抹除操作示意圖；
圖7係本發明之一較佳實施例之抹除操作下的電流-電壓特性圖；
圖8係本發明之一較佳實施例之寫入操作示意圖；
圖9係本發明之一較佳實施例之寫入操作下的電流-電壓特性圖；
圖10係本發明之一較佳實施例之開關與記憶體雙重特性電流-電壓圖。

Claims (7)

  1. 一種使SONOS電晶體兼具開關以及記憶體的方法，該電晶體係包含一閘極、一源極、一汲極和一電荷儲存層，其步驟包含：提供該閘極一第一操作電壓用以累積電子於該電荷儲存層中，並使該電晶體之一臨界電壓之電壓值係由一第一臨界電壓增加至一第二臨界電壓，且該電晶體之該臨界電壓係穩定維持在該第二臨界電壓；執行一開關模式或一記憶體模式；進入該開關模式，判斷提供給該閘極之一第二操作電壓是否高於該第二臨界電壓，若該第二操作電壓大於該第二臨界電壓，則該電晶體呈現為導通狀態，若該第二操作電壓小於該第二臨界電壓，則該電晶體呈現為截止狀態；進入該記憶體模式，給予該閘極一第一判斷電壓，並提供一第二判斷電壓至該源極或該汲極，藉以判斷該電晶體內的記體狀態；執行寫入操作，給與閘極一寫入電壓，源極和汲極為接地狀態；執行抹除操作，提供一抹除電壓於該汲極以及該源極之其中之一者，而其中另一者則不提供抹除電壓，且該閘極係接地； 其中，該開關模式與該記憶體模式為兩獨立模式，運作結束後即可結束操作；其中，提供該第一操作電壓給該閘極之第一操作時間係大於當執行寫入過程中，提供該寫入電壓給該閘極之第二操作時間。
  2. 如申請專利範圍第1項所述之一種使SONOS電晶體兼具開關以及記憶體的方法，其中該電晶體執行寫入操作時，提供寫入電壓加設於該閘極之上，且汲極和源極呈現為接地狀態，使電子注入該電晶體的電荷儲存層中。
  3. 如申請專利範圍第1項所述之一種使SONOS電晶體兼具開關以及記憶體的方法，其中該電晶體執行抹除狀態時，提供該源極該抹除電壓，該閘極與該汲極呈現為接地狀態，以抹除該源極上方之該電荷儲存層之電子。
  4. 如申請專利範圍第1項所述之一種使SONOS電晶體兼具開關以及記憶體的方法，其中該電晶體執行抹除狀態時，提供該汲極該抹除電壓，其閘極與該源極呈現為接地狀態，以抹除該汲極上方之該電荷儲存層之電子。
  5. 如申請專利範圍第1項所述之一種使SONOS電晶體兼具開關以及記憶體方法，其中該電晶體係為一場效電晶體或薄膜電晶體。
  6. 如申請專利範圍第1項所述之一種使SONOS電晶體兼具開關以及記憶體方法，其中該電晶體當作記憶體使用時，該源極與汲極係分別操作，使該電晶體具有二位元的記憶效果。
  7. 如申請專利範圍第1項所述之一種使SONOS電晶體兼具開關以及記憶體的方法，其中該SONOS電晶體之電荷儲存層係為一氮化矽層、氧化鋁層、氧化鉭層或氧化鈦層。
TW098136270A 2009-10-27 2009-10-27 A method of making SONOS transistors both switch and memory TWI423261B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098136270A TWI423261B (zh) 2009-10-27 2009-10-27 A method of making SONOS transistors both switch and memory
US12/644,575 US8427879B2 (en) 2009-10-27 2009-12-22 Method for enabling a SONOS transistor to be used as both a switch and a memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098136270A TWI423261B (zh) 2009-10-27 2009-10-27 A method of making SONOS transistors both switch and memory

Publications (2)

Publication Number Publication Date
TW201115578A TW201115578A (en) 2011-05-01
TWI423261B true TWI423261B (zh) 2014-01-11

Family

ID=43898330

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098136270A TWI423261B (zh) 2009-10-27 2009-10-27 A method of making SONOS transistors both switch and memory

Country Status (2)

Country Link
US (1) US8427879B2 (zh)
TW (1) TWI423261B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102219516B1 (ko) * 2014-04-10 2021-02-25 삼성디스플레이 주식회사 표시 기판
CN109817624B (zh) * 2019-01-22 2020-09-25 上海华虹宏力半导体制造有限公司 存储器及其操作方法
KR20220032288A (ko) 2020-09-07 2022-03-15 삼성전자주식회사 비휘발성 메모리 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577161B2 (en) * 2001-06-01 2003-06-10 Macronix International Co., Ltd. One cell programmable switch using non-volatile cell with unidirectional and bidirectional states
US6788111B2 (en) * 2001-06-01 2004-09-07 Macronix International Co., Ltd. One cell programmable switch using non-volatile cell
US6916708B2 (en) * 2003-12-04 2005-07-12 Taiwan Semiconductor Manufacturing Company Method of forming a floating gate for a stacked gate flash memory device
US7099181B2 (en) * 2003-08-29 2006-08-29 Hynix Semiconductor Inc. Non-volatile dynamic random access memory
US20070200156A1 (en) * 2006-02-24 2007-08-30 Jorg Wunderlich Single-charge tunnelling device
US7319613B2 (en) * 2004-02-10 2008-01-15 Micron Technology, Inc. NROM flash memory cell with integrated DRAM

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101498873B1 (ko) * 2008-07-08 2015-03-04 삼성전자주식회사 디램 및 비휘발성 메모리 특성을 갖는 메모리 소자의 구동방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577161B2 (en) * 2001-06-01 2003-06-10 Macronix International Co., Ltd. One cell programmable switch using non-volatile cell with unidirectional and bidirectional states
US6788111B2 (en) * 2001-06-01 2004-09-07 Macronix International Co., Ltd. One cell programmable switch using non-volatile cell
US7099181B2 (en) * 2003-08-29 2006-08-29 Hynix Semiconductor Inc. Non-volatile dynamic random access memory
US6916708B2 (en) * 2003-12-04 2005-07-12 Taiwan Semiconductor Manufacturing Company Method of forming a floating gate for a stacked gate flash memory device
US7319613B2 (en) * 2004-02-10 2008-01-15 Micron Technology, Inc. NROM flash memory cell with integrated DRAM
US20070200156A1 (en) * 2006-02-24 2007-08-30 Jorg Wunderlich Single-charge tunnelling device

Also Published As

Publication number Publication date
US20110096610A1 (en) 2011-04-28
US8427879B2 (en) 2013-04-23
TW201115578A (en) 2011-05-01

Similar Documents

Publication Publication Date Title
US7429767B2 (en) High performance multi-level non-volatile memory device
US5774400A (en) Structure and method to prevent over erasure of nonvolatile memory transistors
US7405974B2 (en) Semiconductor memory device, page buffer resource assigning method and circuit therefor, computer system and mobile electronic device
US7110293B2 (en) Non-volatile memory element with oxide stack and non-volatile SRAM using the same
US20070045718A1 (en) Band engineered nano-crystal non-volatile memory device utilizing enhanced gate injection
US20080043516A1 (en) Non-volatile, static random access memory with regulated erase saturation and program window
US6990022B2 (en) Semiconductor memory device and portable electronic apparatus
JP2005197738A (ja) 半導体素子
US6922363B2 (en) Method for operating a NOR-array memory module composed of P-type memory cells
US20060203560A1 (en) Driving method of nonvolatile memory and nonvolatile memory used in the same method
TWI423261B (zh) A method of making SONOS transistors both switch and memory
US6751125B2 (en) Gate voltage reduction in a memory read
JP2004335056A (ja) 複数のメモリセルを有する半導体記憶装置をプログラムする方法および消去する方法
US6970385B2 (en) Non-volatile semiconductor memory device suppressing write-back fault
US7170791B2 (en) Programming verification method of nonvolatile memory cell, semiconductor memory device, and portable electronic apparatus having the semiconductor memory device
US8274830B2 (en) Constant current read mode or constant current data retention mode nonvolatile memory device
CN105226065A (zh) 一种双位sonos存储器及其编译、擦除和读取方法
US6992933B2 (en) Programming verification method of nonvolatile memory cell, semiconductor memory device, and portable electronic apparatus having the semiconductor memory device
TWI415127B (zh) 用於具有兩位元記憶胞之虛擬接地陣列的高第二位元操作區間
JP2002026154A (ja) 半導体メモリおよび半導体装置
US7804711B2 (en) Methods of operating two-bit non-volatile flash memory cells
TWI389321B (zh) 程式化非揮發性記憶體之方法
JP2006066009A (ja) 半導体集積回路
US6982906B2 (en) Electrically programmable and electrically erasable semiconductor memory device
CN102054532B (zh) 一种使sonos电晶体兼具开关以及记忆体的方法